DE2801680A1 - Verfahren zur herstellung einer halbleitereinrichtung - Google Patents

Verfahren zur herstellung einer halbleitereinrichtung

Info

Publication number
DE2801680A1
DE2801680A1 DE19782801680 DE2801680A DE2801680A1 DE 2801680 A1 DE2801680 A1 DE 2801680A1 DE 19782801680 DE19782801680 DE 19782801680 DE 2801680 A DE2801680 A DE 2801680A DE 2801680 A1 DE2801680 A1 DE 2801680A1
Authority
DE
Germany
Prior art keywords
layer
polyoxide
polysilicon
substrate
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19782801680
Other languages
English (en)
Inventor
Terry George Athanas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CTU of Delaware Inc
Original Assignee
Mostek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mostek Corp filed Critical Mostek Corp
Publication of DE2801680A1 publication Critical patent/DE2801680A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

DR. BERG DIPL.-ING STAPF
DIPL.-ING. SCHWABE DR. DR. SANDMAiR
PATENTANWÄLTE
Postfach 860245 · 8000 München 86
•7·
Anwaltsakte: 28 752
16. Januar 1978
Mostek Corporation Texas, USA
Verfahren zur Herstellung einer Halbleitereinrichtung
Die Erfindung betrifft allgemein Halbleitereinrichtungen und im besonderen Metalloxyd-Halbleiter-Feldeffekttransistoren und damit in Verbindung stehende Verfahren zur Herstellung integrierter Schaltkreise.
-2-
809829/0950
t (089) 98 82 72 Telegramme:
988273 „__.--___ BERGSTAPFPATENT München
988274 VII/VIII TELEX: 983310 /M 0524560BERGd
Bankkonten: Hypo-Bank München 4410122850 (BLZ 70020011) Swift Code: HYPO DE MM Bayer. Vereinsbank München 453100 (BLZ 70020270) Posischeck München 65343-808 (BLZ 70010080)
Herkömmliche Verfahren zur Herstellung integrierter Schaltkreise haben die Aufbringung von Siliciumdioxyd in einer Anzahl von Bereichen angewandt, und insbesondere zum Zwecke der Maskierung von Siliciumnitrid. Häufig wird die Bildung einer Oxydmaske durch selektives Ätzen unter Verwendung einer Maske aus einer lichtempfindlichen Abdeckmasse (Fotolack, Fotoresist) des gleichen Musters, das für die Oxydmaske gewünscht wird, erreicht. Aufgedampftes Siliciumdioxyd neigt dazu, harte Partikelchen zu enthalten, was es schwierig macht, die gute Maskenbegrenzung der lichtempfindlichen Abdeckmasse im Oxyd zu wiederholen. Wenn eine große Anzahl von Siliciumplättchen gleichzeitig mit Siliciumdioxyd bedampft wird, treten von Plättchen zu Plättchen Dickenabweichungen auf. Solche Abweichungen machen eine Ätzdauer nötig, die lang genug ist, um durch das dickste erwartete Oxyd zu schneiden, was Überätzung dünnerer Oxydschichten und demzufolge ein unerwünschtes Unterschneiden bzw. Unterhöhlen der lichtempfindlichen Abdeckmasse erzeugt. Solche Probleme werden noch durch die relativ schnelle Ätzgeschwindigkeit aufgedampften Siliciumdioxyds (z.B. verglichen mit gewachsenem Oxyd) erhöht, was die Steuerung der Ätzung schwieriger macht.
Diese und weitere Nachteile des Standes der Technik werden in großem Ausmaß durch die Erfindung beseitigt oder gemildert.
809829/0950 ~3~
- y-
Gemäß der Erfindung wird polvkristallines Silicium (nachfolgend meist als "Polvsilicium" bezeichnet) auf einer Halbleitereinrichtung abgeschieden und dann in Siliciumdioxyd (nachfolgend meist als "Polvoxvd" bezeichnet) verwandelt. Das Polysilicium wird bevorzugt in einem Heißwandofen im Vakuum aufgedampft. Die Oxydation des Polysiliciums findet vorzugsweise in einer feuchten oxidierenden Umgebung bei einer Temperatur statt, die ausreicht um die Polysiliciumschicht in eine Polyoxydschicht umzuwandeln, die die allgemeinen Charakteristiken eines direkt auf Silicium gewachsenen thermischen Oxyds hat. Das Polyoxyd kann jedoch andere Oberflächen als Silicium überdecken, da ein wesentlicher Gesichtspunkt der Erfindung die Schaffung einer Oxydationsmaske durch Ätzen eines Musters eines oxidationsresistenten Materials durch eine Polyoxvdmaske ist. Eine besondere Anwendung dieses wichtigen Gesichtspunkts der Erfindung bringt die Benutzung einer Oxydationsmaske aus Siliciumnitrid bei der Bildung eines isoplanaren Feldoxyds, das wirksame Flächen bzw. Bereiche in einem Halbleitersubstrat bestimmt, mit sich. Polyoxyd hat gegenüber abgeschiedenem Siliciumdioxyd dadurch Vorteile, daß Polyoxyd eine kleinere Ätzgeschwindigkeit und eine gleichmäßigere Dicke und Zusammensetzung im Vergleich zum abgeschiedenen Siliciumdioxyd hat, wodurch eine bessere Maskenabgrenzung möglich wird und sich eine feinere Steuerung der Anordnung des Feldoxyds und der dazwischen liegenden wirksamen Flächen bzw. Bereiche ergibt.
009829/0950 _n_
Ein zusätzlicher Vorteil der Erfindung ist die verhältnismäßig niedritre Temperatur, bei der eine Polvoxydschicht erzeugt werden kann, was die Bildung von Passivierungs- und
Stabilisierungsschichten bei Temperaturen erlaubt, die die Diffusionsprofile in der Halbleitereinrichtung nicht beeinträchtigen.
Ein weiterer Vorteil der Verwendung von Polyoxyd gegenüber abgeschiedenem Siliciumdioxyd liegt darin, daß eine große
Anzahl von Plättchen senkrecht auf ihrer Kante
und in geringem Abstand in einem Schiffchen zur Behandlung in einem HeiBwandofen angeordnet werden kann, im Gegensatz zu der kleinvolumigeren Kaltwandanordnung, die üblicherweise benutzt wird um Siliciumdioxyd aufzubringen. Darüber
hinaus bleiben die Plättchen geeigneterweise während der
nachfolgenden Oxvdation der Plättchen an ihrer Stelle im
Schiffchen.
Die Erfindung schafft also ein Verfahren zur Herstellung
einer Halbleitereinrichtung, bei der polykristallines
Silicium im Vakuum aufgedampft und dann in Siliciumdioxyd
umgewandelt wird, wobei eine Reihe von Vorteilen gegenüber der direkten Aufbringung von Siliciumdioxyd erzielt werden. Das Verfahren läßt sich insbesondere bei der Herstellung
isoplanarer integrierter MOSFET-Schaltungen verwenden.
-5-809829/0950
Nachfolgend wird die Erfindung anhand einer bevorzugten Ausfuhrungsform unter Bezugnahme auf die Zeichnungen im einzelnen erläutert, wobei auf die Zeichnungen wegen deren großer Klarheit und Übersichtlichkeit bezüglich der Offenbarung ausdrücklich hingewiesen wird.
Fig. 1-15 zeigen schematische Schnitte einer Einrichtung gemäß der Erfindung in verschiedenen Stufen eines Herstellungsverfahrens für die Einrichtung.
In Figur 1 ist ein schematischer Schnitt einer erfindungsgemäßen Einrichtung, die insgesamt mit 10 bezeichnet ist, in einer frühen Phase des Herstellungsverfahrens gezeigt. Ein Siliciumplättchen mit p-Leitfähigkeit, das einen spezifischen Widerstand vorzugsweise von ungefähr 5 bis 30 Ohm«cm hat, wird als Substrat 12 verwandt. Auf der oberen Oberfläche I1I des Substrates 12 ist eine Siliciumdioxydschicht 16 aufgewachsen, die vorzugsweise eine Dicke von ungefähr 600 Ä (60 nm) hat. Eine Siliciumnitridschicht 18 mit einer Dicke von ungefähr 650 Ä (65 nm) wird auf der Siliciumdioxvdschicht 16 unter Benutzung bekannter Heißwand- oder Kaltwand-Reaktionskammer-Techniken abgeschieden. Eine oberste Schicht 20 aus Polysilicium wird auf der Siliciumnitridschicht 18 vorzugsweise in einem Heißwandofen unter Benutzung bekannter Vakuum-Aufdampftechniken aufgedampft.
-6-809829/0950
Die Einrichtung 10 wird dann einer oxidierenden Umgebung in Dampf, vorzugsweise bei ungefähr 95O0C für eine zur völligen Oxidation der Polvsiliciumschicht 20 aus Figur 1 ausreichende Zeitspanne ausgesetzt, wodurche eine PoIyoxydschicht 20', wie in Figur 2 gezeigt, erzeugt wird. Die Schicht 20' ist vorzugsweise ungefähr 2500 8 (250 nm) dick, was wegen des Wachstums während der Oxidation ungefähr das zweifache der Dicke der ursprünglichen Polysiliciumschicht 20 ist.
Gemäß Figur 3 wird ein Muster 22 aus lichtempfindlicher Abdeckmasse auf der Polyoxydschicht 20· unter Verwendung üblicher Fotomaskierungstechniken abgeschieden, wonach die unmaskierten Bereiche der Schicht 20' weggeätzt werden. Nach dem Ätzschritt wird eine Ionenimplantation im bekannter Weise, wie durch die Pfeile angedeutet, durchgeführt wobei vorzugsweise Bor benutzt wird, das P+ -Bereiche 24 in den nicht durch das Polyoxyd 20' bedeckten Teilen des Substrats 12 erzeugt. Isoliert zwischen den Bereichen 24 ist die Fläche wo die aktiven Elemente in der Einrichtung 10 ausgebildet werden.
Figur 3 zeigt ein wesentliches Merkmal des vorliegenden Verfahrens, bei dem das Auflösungsvermögen bei der Abgrenzung der Maske 22 aus einer lichtempfindlichen Masse im wesentlichen in der Polyoxydsehicht 20' durch die Steuerbarkeit, mit der das Polyoxyd geätzt werden kann, reproduziert
809829/0950
-7-
no
wird. Ein Unterschneiden bzw. Unterhöhlen der lichtempfindlichen Masse durch seitliches tftzen des darunterliegenden Oxyds ist ein wesentliches Problem des Standes der Technik, das durch die Benutzung von Polyoxyd als Material der Schicht 20' wesentlich gemildert wird. Die Neigung, die Maske 22 durch seitliches Ätzen der Schicht 20' zu unterhöhlen ist im Vergleich vermindert, da Polyoxyd gesteuerter als das beim Stande der Technik benutzte abgeschiedene Oxyd geätzt werden kann. Eine solche größere Steuerung des Ätzens ist aufgrund der qualitativen Vorteile des Polyoxyds gegenüber dem abgeschiedenen Oxyd möglich. Polyoxyd hat eine geringere Xtzgeschwindigkeit, eine gleichmäßigere Dicke von Plättchen zu Plättchen, und eine verhältnismäßig saubere, von Teilchen freie Zusammensetzung.
Als nächstes wird die Schicht aus lichtempfindlicher Masse 22 entfernt und die Bereiche der Nitridschicht 18, die nicht durch die Polyoxydschicht 20* bedeckt sind, werden unter Verwendung bekannter Methoden weggeätzt um den Aufbau der Figur 4 zu erzeugen. Da die Polyoxydschicht 20' während der Ätzung der Nitridschicht 18 als Maske wirkt, wird ein hoher Grad von AuflÄsung in den Aufbau der Figur *» fortgepflanzt.
Nachfolgend wird auf Figur 5 Bezug genommen. In Dampf wird eine Isoplanar-Feld-Oxidation für ungefähr 6 bis 8 Stunden bei ungefähr 10000C durchgeführt, was eine relativ dicke "Feld"-Oxydschicht 26, vorzugsweise ungefähr SOOO Ä (1300 nm) dick, ergibt, die tjm die gestapelten Schichten 16,
809829/09B0
-8-
28U1680
18 und 20' herum angeordnet ist. Das Feldoxyd 26 dringt in das Substrat 12 bis zu einer Tiefe von ungefähr 5000 Ä (500 nm) ein, wobei es das Bor-Implantat 2h in eine größere Tiefe darunter treibt. Das Feldoxyd 26 definiert einen Bereich im Substrat 12 zur Bildung eines aktiven Elements wie eines MOSFET. Da das Feldoxyd 26 durch die Schicht 18, die oxidationsresistentes Siliciumnitrid aufweist, definiert ist, ist es ersichtlich, daß die gesteuerte Ätzung der PoIvoxydschicht 20f ein bestimmender Faktor bei der Erreichung einer präzisen Anordnung im Raum des Substrates ist, wodurch nicht nur die Ausbeute, sondern auch die Elementdichte in dem Substrat beeinflußt wird.
Als nächstes wird die Polyoxydschicht 20' durch Ätzung mit Fluorwasserstoffsäure in bekannter Weise entfernt, was auch die Dicke des Feldoxyds 26 vermindert. Dann werden die Nitridschicht 18 und die Oxydschicht 16 auf herkömmliche Weise entfernt, wodurch der in Figur 6 gezeigte Aufbau erzeugt wird. Bei der Entfernung der Oxydschicht 16 wird die Dicke des Feldoxyds 26 wieder etwas vermindert. Als Alternative zur obigen Abfolge der Schritte kann es vorteilhaft sein, die Polyoxydschicht 20' vor dem Aufwachsen des Feldoxyds 26 zu entfernen, wodurch die Ätzung des Feldoxyds 26 begrenzt wird.
Nach einem Oberfiachenreinigungsschritt wird eine "Kanal11
-9-809829/0950
-y-
(channel)- Oxyd-oder "Steuerelektroden"(gate)- Oxydschicht 28 bis zu einer Dicke von 900 I (QO nm) wie in Figur 7 gezeigt gezüchtet. Dies wird von einem Tonenimplantationsschritt unter Nutzung bekannter Techniken gefolgt. Es kann entweder ein Feldeffekttransistor (FRT) der Arbeitsweise mit Anreicherungsschicht oder ein Feldeffekttransistor (FF/T) der Arbeitsweise mit Sperrschicht je nach dem LeitfShigkeitstyp der Ionen und dem Dotierungsgrad erzeugt werden, wie in der US 3 898 105, auf die verwiesen wird, beschrieben ist.
Wie in Figur 8 gezeigt, wird eine Polvsiliciumschicht 30 auf dem Kanaloxyd 28 bis zur Dicke von ungefähr 5000 Ä (500 nm) unter Verwendung von Vakuumbedampfung in einem Heißwandofen, ähnlich wie in Verbindung mit Schicht 20 in Figur beschrieben, abgeschieden. Die Polysiliciumschicht 30 schafft eine Einrichtung zur Bildung einer Steuerelektrode (gate) eines MOSFET durch die weiter unten beschriebene nachfolgende Behandlung.
Dann wird eine teilweise Oxidation der Polysiliciumschicht 30 durchgeführt, um eine Polyoxydschicht 32 von ungefähr 700 S (70 nm) Dicke oberhalb der Polysiliciumschicht 30 wie in Figur 9 gezeigt zu erzeugen.
Als nächstes wird ein Steuerelektrodenbereich durch ein Muster 31I aus einer lichtempfindlichen Abdeckmasse abge-
809829/0950
-10-
- yts-
grenzt, und die Oxydschicht 32, die nicht durch die lichtempfindliche Abdeckmasse 31* bedeckt ist, wird weggeätzt um den in Figur IO gezeigten Aufbau zu erzeugen.
Die lichtempfindliche Abdeckmasse 31 wird entfernt (siehe Figur 11) und läßt die Polyoxydschicht 32 als Maske für die Ätzung des Polysiliciums 30 zur Erzeugung des gezeigten Aufbaus zurück. Da beide Schichten 32 und 30 gesteuert geatzt werden können, wird ein gut definierter Kanal erzielt, wie dem Fachmann ersichtlich ist.
Als nächstes wird eine Ktzung durchgeführt, die die Polyoxydschicht 32 und die Bereiche der Oxydschicht 28, die nicht durch das Polysilicium 30 bedeckt sind, entfernt, wodurch ein Kanaloxyd-Streifen 28, der durch einen Polysiliciumstreifen bedeckt ist, zurückgelassen wird. Danach wird ein Dotierungsmittel vom η-Typ, vorzugsweise Phosphor, unter Benutzung bekannter Methoden diffundiert, um N+-Quellen (source) - und Senken (drain) -Bereiche 36 und 38 im Substrat 12 zu erzeugen, die einen Kanalbereich 10 in Übereinstimmung mit dem Aufbau nach Figur 12 erzeugen. Die N -Bereiche 36 und 38 haben vorzugsweise einen spezifischen (Flächen)widerstand von ungefähr 20 bis 25 Ohm/Quadrat. Der Phosphor diffundiert auch in das Polysilicium 30 (wie durch Punktieren angedeutet ist), wodurch die Schicht 30 stark η-dotiert und damit hoch leitend wird.
-11-809829/0950
' 28Ü1680
Al-
Dann wird eine dünne, thermische Oxydschicht 42, wie in Figur 13 gezeigt, gezüchtet. Die Oxydschicht k2 wird vorzugsweise in Dampf bei ungefähr 950 bis zu einer Dicke von ungefähr 700 S gezüchtet.
Eine Schicht 44 aus Polysilicium (siehe Figur 14), vor zugsweise ungefähr 2500 K (250 nm) dick, wird unter Benutzung der gleichen Techniken wie sie oben in Verbindung mit der Bildung der Schichten 20 und 30 beschrieben worden ist, abgeschieden. Danach wird ein Dotierungsschritt durchgeführt, um an allen Seiten ein stabilisierendes Material einzuführen, mit dem Zweck, Verunreinigungen wie Natrium daran zu hindern, in die darunterliegenden Oxydschichten zu wandern, insbesondere das Steuerelektrodenoxyd 28. Die Dotierung wird vorzugsweise durch Phosphordiffusion durchgeführt, das leicht in die Polysiliciumschicht eintritt ohne das darunterliegende Oxyd zu durchwandern. Stabilisation durch Phosphordiffusion im Siliciumdioxyd wurde schon vorher durchgeführt. Hier ist zu erkennen, daß ein besonderer Vorteil der Erfindung, der die Stabilisierung erheblich erleichtert, darin liegt, daß Phosphor mit viel größerer Geschwindigkeit in Polysilicium hineindiffundiert als in Siliciumdioxyd.
Die Polyeiliciumschicht 44 wird dann in Dampf bei einer Temperatur, die 95O0C nicht überschreitet, oxidiert, wodurch eine Polyoxyd-Stabilisierungssehicht 44' erzeugt
809829/0950
-12-
28Ü1680
wird, die sich auf ungefähr 5000 S (500 nm) Dicke ausdehnt. Ein weiterer Vorteil der Erfindung liegt in der verhältnismäßig großen Geschwindigkeit, mit der das n-dotierte Polysilicium oxidiert. Diese verhältnismäßig große Oxidationsgeschwindigkeit liefert eine günstige Verminderung der Ofen~ zeit an diesem Punkt des Verfahrens. Danach werden Anschlußfenster geöffnet und metallene Quellen (source)-, Senken (drain)- und Steuerelektroden (gate) -Anschlüsse 46, 48 und 50 gebildet, wobei vorzugsweise Aluminiumablagerung in bekannter Weise benutzt wird, um den in Figur 15 gezeigten Aufbau zu erzeugen, der "Siliciumgate"-Aufbau genannt wird. Aufgrund der hohen Leitfähigkeit der Polysiliciumschicht 30 wird ein Steuersignal, das an den Anschluß 50 angelegt wird, durch die Polysiliciumschicht 30 übertragen, wodurch der Kanal 40 durch die Oxydschicht 28 in einer Weise, die dem Fachmann auf dem Gebiet der Feldeffekttransistoren bekannt ist, moduliert wird. Die Polysiliciumschicht 30 kann in einer vorbestimmten Höhe oberhalb des Kanals 40 angeordnet sein, in Abhängigkeit von der Dicke der Oxydschicht 28.
Ein besonderer Vorteil der Ablagerungs- und Oxidationsschritte gemäß Figur 14 und 15 liegt darin, daß die Oxidation bei einer Temperatur durchgeführt werden kann, die niedrig genug ist, um eine ungünstige Änderung der Charakteristika der darunterliegenden Bereiche der Einrichtung 10 zu verhindern. Zum Beispiel ist die unerwünschte seitliche Diffusion der Bereiche 36 und 38 durch die Verwendung des Stabilisierungs-
809829/0950
-13-
Verfahrens der vorliegenden Erfindung praktisch beseitigt. Während Temperaturen, die 95O°C beträchtlich überschreiten, eine unerwünschte seitliche Diffusion von Verunreinigungen in den Bereichen 36 und 38 verursachen, ist 95O°C eine hinreichend hohe Temperatur, um Polysilicium zu einem Polyoxyd mit Eigenschaften eines guten thermischen Oxyds umzuwandeln
Schließlich wird ein Qlaspassivierungsschritt durchgeführt, um die Einrichtung 10 in bekannter Weise gegen Umwelteinflüsse zu passivieren. Vorzugsweise wird eine phosphorstabilisierte Glasschicht durch Aufbringen eines phosphor-dotierten Oxyds bei niedriger Temperatur gebildet.
Obwohl eine bevorzugte Ausführungsform der Erfindung im einzelnen beschrieben wurde, ist es klar, daß verschiedene Änderungen, Substitutionen und Abwandlungen dabei durchgeführt werden können, ohne den Bereich der Erfindung zu verlassen. So können, wenn auch Silicium als bevorzugtes Substratmaterial bezeichnet wurde, andere halbleitende Elemente und Verbindungen vorteilhaft bei gewissen Anwendungen verwandt werden; wenn auch das Substrat 12 als vom p-Typ gezeigt wurde, kann eine Einrichtung mit einem Substrat vom η-Typ durch ähnliche Verfahrensschritte erzeugt werden, wie dem Fachmann klar sein wird; wenn auch Phosphor und Bor als bevorzugte Dotierungsmittel bezeichnet wurden, können hierfür andere bekannte n- und p-Dotierungsmittel eingesetzt werden. Diese und andere bekannte Ab-
809829/0950
-14-
weichungen des oben beschriebenen Verfahrens der Anwendung der Erfindung liegen in deren Bereich.
-Patentansprüche-
809829/09BO

Claims (1)

  1. 2Bi) i 68Q
    Patentansprüche:
    11.; Verfahren zur Bildung einer isolierenden Schicht auf einer Halbleitereinrichtung, dadurch gekennzeichnet , daß das Verfahren folgende Schritte aufweist:
    (a) daß ein Substrat aus Halbleitermaterial vorbereitet wird,
    (b) daß eine Schicht aus Polysilicium Ober dem Substrat abgeschieden wird, und daß
    (c) die gesamte Polysiliciumschicht oxidiert wird, um eine isolierende Schicht aus Polyoxyd zu Bilden.
    2. Verfahren zur genauen Bildung einer Oxidationsmaske, dadurch gekennzeichnet, daß das Verfahren folgende Schritte aufweist:
    (a) daß eine Schicht aus oxidationsresistentem Material gebildet wird,
    (b) daß eine Polysiliciumschicht auf der oxidationsresistenten Schicht aufgebracht wird,
    (c) daß das Polysilicium einer oxidierenden Umgebung ausgesetzt wird, um eine Polyoxydschicht zu bilden,
    (d) daß ausgewählte Bereiche des Polyoxyds einer Saurer ätzung ausgesetzt werden, um eine Polyoxydmaske zu bilden und
    (e) daß die Polyoxydmaske dazu benutzt wird, Bereiche der oxidationsresistenten Schicht zu entfernen, um dadurch
    -16-809829/0950
    ORIG/MAL INSPECTED
    S /.BüibSO
    eine Oxidationsmaske für eine Schicht unterhalb des oxidationsresistenten Materials zu bilden.
    3. Verfahren nach Anspruch 2, dadurch gekennzeichnet , daß es dazu benutzt wird, einen aktiven Bereich eines Halbleitersubstrats genau zu definieren, wobei das oxidationsresistente Material Siliciumnitrid aufweist, und daß nachfolgend auf Schritt (e) das Substrat einer oxidierenden Umgehung ausgesetzt wird, wodurch ein dickes Tsoplanar-Oxyd im Feldbereich um die Siliciumnitrid-Oxidationsmaske herum gezüchtet wird.
    1K Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß eine thermische Oxydschicht vor dem Schritt (a) auf dem Halbleitersubstrat gebildet wird, und daß das Siliciumnitrid auf die thermische Oxydschicht aufgebracht wird.
    5. Halbleitereinrichtung, dadurch gekennzeichnet , daß sie eine isolierende Schicht aus Polyoxyd aufweist.
    6. Halbleitereinrichtung, dadurch gekennzeichnet , daß sie eine Stabilisierungsschicht aus Polyoxyd aufweist.
    809829/0950
    - vr-
    3 2 B ü 1680
    7. Halbleitereinrichtung, gekennzeichnet durch ein Substrat, ein Tsoplanar-Feld-Oxvd, durch das aktive Bereiche im Substrat festgelegt werden, eine Stabilisierungsschicht aus Polvoxvd, die über dem Feldoxvd und den aktiven Rereichen angeordnet ist, und durch Kontakte, die durch Fenster in der Stabilisierungsschicht im elektrischen Zusammenwirken mit ausgewählten aktiven Bereichen angeordnet sind.
    8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet , daß die Stabilisierungsschicht aus Polvoxvd eine oxidierte , im Vakuum aufgedampfte Schicht aus polvkristallinem Silicium, mit einer stabilisierenden Verunreinigung, aufweist.
    9. Einrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet , daß sie ein Siliciumgate aufweist, das innerhalb einer Oxvdschicht angeordnet ist, die sich zwischen der Stabilisierungsschicht und einem aktiven Bereich befindet, wobei, das Siliciumgate stark dotiertes Polysilicium aufweist.
    10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet , daß sie mindestens einen MOSFET aufweist, wobei der MOSFET einen Kanalbereich mit p-Leitfähigkeit, der in dem Substrat unterhalb des
    Silicium-gates angeordnet ist und stark dotierte Quellen- und Senkenbereiche mit η-Leitfähigkeit aufweist, wobei der Quellenbereich, der Senkenbereich und das Silicium-gate gleichzeitig durch eine Phosphordiffusion dotiert worden sind.
    11. Verfahren zur Stabilisierung einer Halbleitereinrichtung, dadurch gekennzeichnet, daß es folgende Schritte aufweist:
    (a) daß Polysilicium auf einer Halbleitereinrichtung aufgebracht wird,
    (b) daß das Polysilicium mit einer stabilisierenden Substanz dotiert wird und
    (c) daß das Polysilicium in Polyoxyd umgewandelt wird.
    12. Verfahren zur Stabilisierung nach Anspruch 11, dadurch gekennzeichnet, daß die stabilisierende Substanz in Schritt (b) Phosphor ist, und daß im Schritt (c) die Umwandlung von Polysilicium in Polyoxyd dadurch erreicht wird, daß das Polysilicium in Dampf in einem Heißwandofen bei einer Temperatur, oxidiert wird, die ausreicht, um das Polysilicium in Polyoxyd mit den allgemeinen Eigenschaften eines thermischen Oxyds, das direkt auf Silicium gezüchtet wurde, umzuwandeln.
    -19-809829/0950
    t 280168Q
    13. Verfahren zur Stabilisierung nach Anspruch 12, dadurch gekennzeichnet, daß die Temperatur in dem Heißwandofen ungefähr 950 C beträgt.
    IM. Verfahren zur Herstellung einer Isoplanar-MOS-Einrichtung, dadurch gekennzeichnet, daß es folgende Schritte aufweist:
    (a) daß ein dickes Isoplanar-Feld-Oxyd um einen aktiven Bereich in einem Halbleitersubstrat herum gezüchtet wird,
    (b) daß eine MOS-Einrichtun^ indem aktiven Bereich gebildet wird,
    (c) daß ein dünnes thermisches Oxvd in dem aktiven Bereich gezüchtet wird,
    (d) daß eine Polysiliciumschicht über sowohl dem dicken Peldoxyd und dem dünnen thermischen Oxyd abgeschieden wird,
    (e) daß die ganze Polysiliciumschicht oxidiert wird, um eine Polyoxydschicht zu erzeugen, und daß
    (f) Kontakte durch Fenster in der Polyoxydschicht gebildet werden.
    15. Verfahren nach Anspruch IM, dadurch gekennzeichnet , daß bei Schritt (e) die Polysiliciumschicht in Dampf bei einer Temperatur, die tief genug ist, um eine schädliche Änderung der Charakteristika
    809829/0950
    -20-
    - 26 -
    Q 2ÖU168Q
    im Substrat zu verhindern,dennoch bei einer Temperatur, die hoch genug ist, um ein Polyoxyd mit den allgemeinen Charakteristika eines thermischen Oxvds, das direkt auf Silicium gezüchtet wurde zu erzeugen, oxidiert wird.
    16. Verfahren nach Anspruch I1I oder 15, dadurch gekennzeichnet , daß es vor dem Oxidationsschritt (e) den Schritt aufweist, eine stabilisierende Substanz in die Polysiliciumschicht zu diffundieren.
    17. Verfahren nach einem der Ansprüche l*i bis l6, dadurch gekennzeichnet, daß es vor dem Schritt (a) den Schritt aufweist, daß Ionen unter Benutzung einer Implantationsmaske in ausgewählte Bereiche des Substrats implantiert werden, und daß dann das gleiche Maskenmuster benutzt wird, um das Isoplanar-Feld-Oxyd im Schritt (a) zu züchten, und dadurch die Ionen in eine größere Tiefe im Substrat zu treiben.
    809829/0950
DE19782801680 1977-01-17 1978-01-16 Verfahren zur herstellung einer halbleitereinrichtung Ceased DE2801680A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US75980377A 1977-01-17 1977-01-17

Publications (1)

Publication Number Publication Date
DE2801680A1 true DE2801680A1 (de) 1978-07-20

Family

ID=25057013

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782801680 Ceased DE2801680A1 (de) 1977-01-17 1978-01-16 Verfahren zur herstellung einer halbleitereinrichtung

Country Status (5)

Country Link
JP (1) JPS5812732B2 (de)
DE (1) DE2801680A1 (de)
FR (1) FR2377703A1 (de)
GB (1) GB1593694A (de)
IT (1) IT1089298B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3334557A1 (de) * 1982-09-24 1984-04-05 Hitachi Microcomputer Engineering Ltd., Kodaira, Tokyo Permanentspeicher
DE3434727A1 (de) * 1983-09-24 1985-04-11 Sharp K.K., Osaka Verfahren zur herstellung von siliciumcarbid(sic)-metalloxidhalbleiter-(mos)-bauteilen

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268951A (en) * 1978-11-13 1981-05-26 Rockwell International Corporation Submicron semiconductor devices
JPS5941870A (ja) * 1982-08-25 1984-03-08 Toshiba Corp 半導体装置の製造方法
GB2131407B (en) * 1982-11-12 1987-02-04 Rca Corp Method of formation of silicon dioxide layer
JPS59184547A (ja) * 1983-04-04 1984-10-19 Agency Of Ind Science & Technol 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3966501A (en) * 1973-03-23 1976-06-29 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
JPS5536185B2 (de) * 1973-05-08 1980-09-19
US3911168A (en) * 1973-06-01 1975-10-07 Fairchild Camera Instr Co Method for forming a continuous layer of silicon dioxide over a substrate
US3874920A (en) * 1973-06-28 1975-04-01 Ibm Boron silicide method for making thermally oxidized boron doped poly-crystalline silicon having minimum resistivity
US3899373A (en) * 1974-05-20 1975-08-12 Ibm Method for forming a field effect device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3334557A1 (de) * 1982-09-24 1984-04-05 Hitachi Microcomputer Engineering Ltd., Kodaira, Tokyo Permanentspeicher
DE3434727A1 (de) * 1983-09-24 1985-04-11 Sharp K.K., Osaka Verfahren zur herstellung von siliciumcarbid(sic)-metalloxidhalbleiter-(mos)-bauteilen

Also Published As

Publication number Publication date
GB1593694A (en) 1981-07-22
FR2377703B1 (de) 1985-04-12
JPS5812732B2 (ja) 1983-03-10
FR2377703A1 (fr) 1978-08-11
IT1089298B (it) 1985-06-18
JPS5390776A (en) 1978-08-09

Similar Documents

Publication Publication Date Title
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE3019850C2 (de)
DE3628488C2 (de) Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen
DE2745857C2 (de)
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2455730A1 (de) Stabilisierte halbleiter-bauelemente und verfahren zur herstellung derselben
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2160427A1 (de) Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
DE2453279A1 (de) Halbleiteranordnung
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE2141695B2 (de) Verfahren zum herstellen eines monolithischen halbleiterbauelementes

Legal Events

Date Code Title Description
OB Request for examination as to novelty
8127 New person/name/address of the applicant

Owner name: MOSTEK CORP. (N.D.GES.D.STAATES DELAWARE), CARROLL

8110 Request for examination paragraph 44
8131 Rejection