DE2141695B2 - Verfahren zum herstellen eines monolithischen halbleiterbauelementes - Google Patents

Verfahren zum herstellen eines monolithischen halbleiterbauelementes

Info

Publication number
DE2141695B2
DE2141695B2 DE19712141695 DE2141695A DE2141695B2 DE 2141695 B2 DE2141695 B2 DE 2141695B2 DE 19712141695 DE19712141695 DE 19712141695 DE 2141695 A DE2141695 A DE 2141695A DE 2141695 B2 DE2141695 B2 DE 2141695B2
Authority
DE
Germany
Prior art keywords
layer
zones
doped
conductivity type
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712141695
Other languages
English (en)
Other versions
DE2141695A1 (de
Inventor
Bernard Thomas; Panousis Peter Theodore; New Providence N.J. Murphy (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2141695A1 publication Critical patent/DE2141695A1/de
Publication of DE2141695B2 publication Critical patent/DE2141695B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/036—Diffusion, nonselective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines monolithischen Halbleiterbauelementes, bei dem auf eine Hauptfläche eines Halbleiterkör pers eine ununterbrochene, gleichförmige, mit einem Dotierstoff eines ersten Leitungstyps dotierte erste Schicht niedergeschlagen, in dieser eine Vielzahl öffnungen gebildet, sodann eine zweite Schicht auf die erste Schicht und in deren öffnungen niedergeschlagen, danach das Ganze hinreichend hoch erwärmt wird, so daß die Dotierstoffe aus der ersten Schicht in den Halbleiterkörper eindiffundiert werden, und bei dem im Bereich der Öffnungen der ersten Schicht im Halbleiterkörper ein Muster lokaler Zonen eines zweiten Leitungstyps erzeugt wird.
Die Verwendung dotierter Siliciumoxidschichten als Dotierstoffquelle ist bekannt z.B. aus »RCA Review« Bd. 29 (1968) Heft 4, Seiten 533-556 und aus der DT-OS 14 44 520.
Bei der Herstellung zahlreicher Halbleiterbauelemente müssen örtlich voneinander getrennte Oberflächenzonen des einen Leitungstyps durch eine sich über die gesamte obere Oberfläche eines Halbleiterkörpers erstreckende relativ hoch dotierte Oberflächenschicht des anderen Leitungstyps hindurch gebildet werden.
Bisher war es hierzu üblich, eine sehr hohe Dotierstoffkonzentration des einen Leitungstyps in die Schicht dort selektiv einzuführen, wo die Zonen erwünscht sind, um so im Wege einer Überkompensation den Leitungstyp der Schicht umzukehren und diese Zon°n zu erhalten.
Diese Methode bedingt oft unerwünschte, weil festliegende Verhältnisse zwischen Oberflächenkonzentration und Diffusionstiefe. Selbst wenn die dadurch bedingten Beschränkungen im Einzelfall nicht stören sollten, korn M es jedoch häufig vor, daß ein oftmals bedeutender Teil der Dotierstoffe der Schicht vor den dann die Zone bildenden Dotierstoffen hergeschoben wird. Wegen dieses wohlbekannten »Vorschub«-Effektes können die Zonen die Schicht nicht ohne weiteres ganz durchdringen.
Jiese Probleme sind bisher einfach dadurch vermieden worden, daß Zonen des einen Leitungstyps neben Zonen des anderen Leitungstyps erzeugt werden, also nicht zuerst eine durchgehende Schicht a-if der gesamten Oberfläche aufgebracht und dann versucht wird, eine höhere Konzentration des entgegengesetzten Dotierstoffs durch die gewünschten Stellen der Schicht hindurchzuzwingen. Bisher waren aber für die Herstellung nebeneinander liegender Zonen wechselnden Leitungstyps grundsätzlich zwei oder mehr aufeinanderfolgende Maskierschritte erforderlich. Da die Tendenz bei Halbleiterbauelementen zu immer kleineren Geometrien gegangen ist, ist die Ausrichtung aufeinanderfolgender Masken zunehmend schwieriger geworden. Folglich würde das Vermeiden auch nur eines einzigen Markierungsschrittes bereits ein bedeutendes Anwachsen der Produktausbeiite zur Folge haben.
Demgemäß ist es Aufgabe der Erfindung, ein Verfahren zum Herstellen eines monolithischen Halbleiterbauelements anzugeben, das mit möglichst wenig
Maskierungsschritten auskommt und bei dem »Vorschub«-Effekte nicht auftreten.
Gemäß der Erfindung wird diese Aufgabe bei dem Verfahren der einleitend beschriebenen Art dadurch gelöst, daß ein den ersten Leitungstyp aufweisender Halbleiterkörper verwendet wird, daß die zweite Schicht aus einem Material erzeugt wird, das durch Ätzen in einer den Halbleiterkörper und die dotierte erste Schicht im wesentlichen nicht angreifenden Lösung entfernbar ist, und daß die zweite Schicht ohne Anwendung eines photolithographischen Verfahrens mittels einer sie angreifenden, das Halbleitermaterial und die erste Schciht jedoch im wesentlichen nicht angreifenden Lösung abgeätzt wird.
Nicht unerwähnt an dieser Stelle soll jedoch bleiben, daß es zwar weiterhin aus der US-PS 33 88 000 und »IBM Technical Disclosure Bulletin« 1968 Nr. 7, Seiten 864 und 865 bekannt ist, Diffusionsmasken aus mehreren Schichten aus Materialien unterschiedlicher Lösungsgeschwindigkeit zu verwenden. So ist der eingangs erwähnten RCA-Druckschrift die Verwendung einer zusätzlichen Abdeckschicht zu der den Dotierstoff enthaltenden ersten Schicht zu entnehmen, jedoch soll dort diese zusätzliche Abdeckschicht aus bestimmten angegebenen Gründen einfach eine weitere Oxidschicht ohne Dotierstoffe sein. Diese Oxidschicht kann aber, weil aus demselben Material wie die darunterliegende erste Schicht bestehend, nicht selektiv abgeätzt werden, ohne daß gleichzeitig auch aie erste Schicht oder der Halbleiterkörper angegriffen würde. also gerade der entscheidende Vorteil des erfindungseemäßen Verfahrens wieder verloren geht, die öffnungen der ersten Schicht ohne einen zusätzlichen photolithographischen Maskierungsschritt wieder freizulegen für die Eindiffusion von Dotierstoffen des entgegengesetzten Typs.
Weiterbildungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen gekennzeichnet.
Das erfindungsgemäße Verfahren soll nachstehend an zwei Ausführungsbeispielen näher erläutert werden. In der Zeichnung zeigt
F i g. 1 eine Draufsicht auf einen Teil einer Scheibe einer integrierten Halbleiterschaltung, und zwar sind ein Widerstand und ein Transistor dargestellt, die entsprechend dem jrsten Ausführungsbeispie'. des Verfahrens hergestellt sind,
F i g. 2 bis 6 Querschnittsansichten desselben Teiles der Scheibe, in verschiedenen Herstellungsstadien,,
F i g. 7 eine Draufsicht auf einen Transistor und auf Teile zweier benachbarter Transistoren, die cntsprechend dem zweiten Ausführungsbeispiel des Verfahrens hergestellt worden sind,
F i g. 8 eine Querschnitisansicht längs der Schnittlinie 8-8in Fig. 7,
F i g. 9 bis 11 Querschnittsansichten des Scheibenteils in F i g. 7, in den hauptsächlichsten Herstellungsstadien.
Es sei bemerkt, daß die Figuren im Interesse einer besseren Erläuterung nicht unbedingt maßstabsgerecht sind.
In F i g. 1 bis 6 sind eine Draufsicht und Querschnittsansichten eines Teiles einer Halbleiterscheibe dargestellt, die entsprechend einer bevorzugten Ausführung des vorliegenden Verfahrens hergestellt ist. Im einzelnen zeigt Fig. 1 schematisch eine Draufsicht auf einen Widerstand 2± und einen Transistor 3L die auf einem Teil 1_1 einer Einkristall-Halbleiterscheibe hergestellt sind. Die Umrisse in durchgezogenen Linien sind Kontaktfenster, die durch eine isolierende Schicht hindurch auf photolithographischem Wege erzeugt worden sind.
Wie in F i g. 1 gezeigt, ist eine Widerstandszone 27 mit gestrichelten Linien 24 angedeutet Das Gebiet 25 außerhalb des Strichlinienmusters 24 und innerhalb eines rechtwinkeligen Strichlinienmusters 26 ist eine Isolierzone, die die Widerstandszone 27 umgibt. Weiterhin ist in F i g. 1 ein Transistor 3J^ mit einer rechteckigen, gestrichelt gezeichneten Basiszone 38 und einer gestrichelt gezeichneten Kollektor-Ring-Zone 40 dargestellt, die nach außen durch Strichlinien 39 und nach innen durch Strichlinien begrenzt ist. Mit ausgezogenen Linien sind das Emitterkontaktfenster 32, die Basiskontaktfenster 33 und 34 und das Kollektorkontaktfenster 35 dargestellt
Wie aus Fig.2 bis 6 ersichtlich, entspricht die Geometrie unter der Oberfläche des Scheibenteils 1_1 der von sperrschichtisolierten monolithischen integrierten Schaltungen. Als erstes erfolgt (s. Fig. 2) zu deren Herstellung die Bildung eines Musters N-leitender Zonen 42 und 43 relativ niedrigen spezifischen Widerstands in der Oberfläche eines einkrisiallinen Silizium-Halbleiter-Körpers 41. der Bestandteil einer mit auf einen im wesentlichen gleichförmigen spezifischen Widerstand von etwa 5 Ohm/cm dotierten P-leitenden Scheibe sein kann.
Nach Herstellung der Zonen 42 und 43 wird eine P-Ieitende Epitaxieschicht 44 auf der Oberfläche des Halbleiterkörpers 41 und über den N-Zonen 42 und 43 niedergeschlagen, die dabei vergraben werden. Als zweites werden dann sogenannte Tiefkontaktzonen 46 und 48 durch die Epitaxieschicht 44 hindurch zu den Zonen 42 und 43 nach Diffusion oder Ionen-Implantation hergestellt. Die Zonen 46 und 48 sind ringförmige Zonen, deren Geometrie so gewählt ist, daß sie die vergrabenen Zonen 42 und 43 längs deren gesamten Randes schneiden. Die Tiefkontaktzonen 46 und 48 sind typischerweise relativ hoch dotiert, z. B. mit einer Öberflächenkonzentration von etwa 1020 Phosphoratom/cm3.
Nach Erhalt des Aufbaus nach F i g. 2 werden P-Dotierstoffe nichtselektiv in die gesamte Oberfläche der Scheibe zur Herstellung eines gestaffelten Störstellenprofils eindiffundiert, um den Transistorwirkungsgrad zu fördern und um Oberflächenrekombination von Minoritätsladungsträgern zu verhindern.
Das vorliegende Verfahren trägt zur bequemen Herstellung dieses gestaffelten Störstellenprofils bei und, noch wichtiger, zur bequemen, später folgenden Herstellung einer lokalen N-leiter.d^n Emitterzone, die sich von der Oberfläche aus erstreckt und an jenes Störstellenprofil angrenzt und hiervon umgeben wird.
Hierzu wird (s. Fig. 3) eine dotierte Oxidschicht 51 auf der Oberfläche der Scheibe aufgebracht. Im einzelnen wird die Schicht 51 durch einen nichtseleküven Niederschlag in Form einer zusammenhängenden Schicht von etwa 2000 Ä Dicke aus mit Bor dotiertem Siliziumoxid erzeugt, z. B. durch pyrolytische Zersetzung von Silan (SiH4) in einer borhaltigen Atmosphäre, wobei die Scheibe für etwa 30 Minuten auf etwa 300 bis 4000C gehalten wird. Danach werden nach üblichen photolithographischen Methoden öffnungen 32 und 35 in der Schicht 51 erzeugt. Die Öffnung 35 bildet ein ringförmiges Kollektorkontaktfenster, und die öffnung 32 das Emitterkontaktfenster. Jedes Fenster dient dem doppelten Zweck, einerseits das nachfolgende selektive Einbringen von N-Dotierstoffen in den Halbleiter zu ermöglichen und andererseits Kontaktfenster zu schaf-
fen, durch die später niederohmige elektrische Kontakte zu den darunterliegenden Teilen der Halbleiteroberflä che hergestellt werden können. In diesem Stadium bildet die dotierte Schicht 51, die die durch sie hindurchgeformten öffnungen aufweist, dasjenige, was vorliegend als dotierte Oxidmaske 51 bezeichnet wird.
Die dotierte Oxidmaske wird nun mit einer Abdeckschicht 61 bedeckt (Fig.4), bevor die Dotierstoffe aus der Maske in die Schicht 44 eindiflundiert werden. Der Hauptzweck der Abdeckschicht 61 ist, den Bor-Dotierstoff der dotierten Oxidmaske daran zu hindern, während des Diffusionsheizvorganges in die öffnungen zu wandern.
Eine dotierte Oxidmaske während der Diffusion abzudecken, ist an sich bekannt. Jedoch wurde hierzu bisher ein zweiter, undotierter oder dotierter Oxidniederschlag als Abdeckschicht benutzt. Das ist nachteilig, da dann die Abdeckschicht ohne Inkaufnahme eines zweiten photolithographischen Schrittes nicht leicht entfernt werden kann. Das vorliegende Verfahren beruht nun teilweise auf der Erkenntnis, daß die Abdeckschicht 61 aus einem Material bestehen sollte, das mit einem Ätzmittel leicht entfernt werden kann, welches die dotierte Oxidmaske 51 oder das Halbleitermaterial nicht spürbar angreift. Eine 1800-2000 Ä dicke Siliciumnitrid- oder Aluminiumoxidschicht, die beide durch heiße (etwa 18O0C) Phorphorsäure ätzbar sind, ist geeignetes Material für die Abdeckschicht 61.
Nach Herstellung der Abdeckschicht 61 wird das Ganze auf eine Temperatur erhitzt, die ausreichend ist, um die gewünschte Menge Bor aus der dotierten Oxidmaske 51 in den Halbleiter bis auf eine gewünschte Tiefe zu treiben. Eine mit etwa 1021 Boratomen/ccm dotierte Oxidschicht und etwa 30 Minuten langes Heizen auf ungefähr 875°C ergibt z.B. eine etwa 0,2 Mikrometer tiefe eindiffundierte Schicht mit einer Oberflächenkonzentration von etwa 1019 Boratomen/ ecm.
m.
Vorteilhaft wird die Dotierstoffkonzentration im dotierten Oxid so gewählt, daß die in die Halbleiter eindiffundierte resultierende Dotierstoffkonzentration nicht ausreicht, um die N-leitenden Tiefkontaktzonen und 48 in P-Zonen umzuwandeln.
Nach dem Diffundieren der gewünschten Dotierstoffmenge von der dotierten Maske 51 in den Halbleiter wird die Siliciumnitrid-Abdeckschicht 61 durch Eintauchen in Phosphorsäure (H3PO4) von 160-18O0C entfernt. Da heiße Phosphorsäure das dotierte Oxid und den Halbleiter mit nur vernachlässigbarer Geschwindigkeit gegenüber der Ätzgeschwindigkeit für Siliciumnitrid oder Aluminiumoxid angreift, ist das Entfernen der Abdeckschicht 61 ohne Verletzen des darunterliegenden Gebildes sehr einfach und unkritisch.
Fig.5 zeigt die Anordnung nach Entfernen der Abdeckschicht 61. Es sei darauf hingewiesen, daß die öffnungen 32 und 35 wieder frei sind, ohne daß dabei ein erneuter selektiver photolithographischer Schritt erforderlich war. Weiterhin ist in F i g. 5 die Eindiffusionstiefe der Bor-Dotierung während der vorausgegangenen Diffusionsbehandlung durch die gestrichelte linie schematisch dargestellt
Nach Entfernen der Abdeckschicht 61 wird dann das Ganze einer donatorhaltigen Umgebung, z. B. Phosphor, ausgesetzt Um in erster linie durch die öffnung 32 eine Emitterzone 36 zu erzeugen (F i g. 6). Da jedoch der eine photolithographische Prozeß zur Bildung der öffnung 32 benötigt wird, kann man mit vernachlässigbarer Verkomplizierung der photolithographischen Maske ringförmige Öffnungen 35 bilden, so daß de N-Dotierstoffe, die den Emitter erzeugen auch in die Tiefkontaktzone 48 eindiffundiert werden, um de Wirkung der P-Dotierstoffe zu kompensieren die vorher dndiffundiert wurden. Diese Variante ist dort vorteilhaft, wo ein minimaler Kollektorser.enwiderstand angestrebt wird, z.B. in Nichtsättigungs-Log.k- schaltungen mit geringer Verlustleistung, und auch dort vorteilhaft, wo minimale Kollektor- Bas.s-Sperrschichtkapazität und maximale Kollektor-Bas.s-Durchbruchspannung erwünscht ist. .
Die Phosphor-Dotierstoffe können von einer esten Phase aus eingeführt werden, was durch nichtselekt.ves Niederschlagen eines zweiten dotierten Oxides auf die ,« Maske 51 und anschließendes Erhitzen geschieht, oder aus der Gasphase nach bekannten Methoden. Bei jedem der beiden Verfahren dient die dotierte Oxidmaske ^i als Diffusionsmaske, so daß der Phosphor selektiv in den Halbleiter nur durch die Öffnungen 32 und 35 jo eindringen kann. Natürlich kann die dotierte Oxidmaske 51 auch ausreichend dick gemacht werden, um als Maske für eine Phosphoreinführung im Wege der Ionenimplantation zu dienen. Im Regelfall w.rd jedoch der Phosphor-Dotierstofff aus der Gasphase durch etwa ,, 90 Minuten langes Eindiffundierenlassen bei 930 C zur Herstellung einer Oberflächenkonzentration von ungefähr 1021 Phosphoratomen/ccm eingeführt. Nach der Phosphordiffusion aus der Gasphase kann etwa zurückgebliebenes Phosphorglas durch kurzes Atzen in ,o verdünntem HF (etwa 100 zul) entfernt werden.
Als letztes erfolgt (s. F i g. 6) ein zweiter photolithographischer Maskierungsschritt um die Kontaktlens er 22 und 23 für den Widerstand 21^ und die Basiskontaktfenster 33 und 34 für Transistor 31 zu öffnen. Zahlreiche « Anordnungen können gewählt werden, um die Elektroden durch die Kontaktfenster hindurch zu erzeugen unü um die Verbindung zusammenhängender Reihen Funktioneller Elemente untereinander zu erreichen, -ine besonders vorteilhafte Technik hierfür ist die Stutzlci-40 ter-Technologie.
Das vorliegende Verfahren erfordert also weniger photolithographische Prozesse als bisher, vermeidet andererseits aber die oben beschriebenen Beziehungen zwischen Oberflächenkonzentration sowie das >>vor-45 sich-Herschieben« von P-Dotierstoffen unterhalb der N-leitenden Emitterzonen. Man erhält also ein verbessertes Halbleiterbauelement mit dem einzigen zusätzlichen und leicht auszuführenden Schritt eines nichtse.ektiven Aufbringen und Entfernen der Abdeckschicht 50 über der dotierten Oxidmaske.
In den F i g. 7 bis 10 ist ein einfaches, selbstisoherendes Halbleiterbauelement gezeigt, das nach der zweiten Ausführungsfom des vorliegenden Verfahrens hergestellt ist Fig.7 zeigt schematisch eine Draufsicht au! 55 einen typischen Transistor 71 und auf Teile zweier benachbarter gleicher Transistoren 72 und 73 auf einem Teil 74 einer einkristallinen Halbleiterscheibe. M" ausgezogenen Linien sind metallisierte Elektroden, die den elektrischen Kontakt zum Transistor bewirken, 60 dargestellt und mit gestrichelten Linien die Lagen aer PN-Sperrschichten unterhalb der Oberfläche einer passivierenden dielektrischen Schicht z. B. eines Oxids, die über den Halbleiterzonen liegt ausgenommen dort, wo die Elektroden den elektrischen Kontakt mit diesen. 65 Halbleiterzonen vermitteln. Die gestrichelten Linien geben also die Grenzen der verschiedenen die Transistoren bildenden Halbleiterzonen an.
Im einzelnen weist Transistor 71^ eine rechteckige
Emitterzone auf, die durch ein gestricheltes Rechteck 75 dargestellt und durch eine Metallelektrode 76 elektrisch kontaktiert ist, ferner eine Basiszone, die durch ein gestricheltes Rechteck 77 dargestellt und durch eine Metallelektrode 78 elektrisch kontaktiert ist sowie eine s ringförmige Kollektorzone, die durch das Gebiet zwischen den gestrichelt dargestellten Rechtecken 77 und 79 definiert und durch Metallelektroden 80 und 81 elektrisch kontaktiert. Zur Vereinfachung ist nur ein Teil der benachbarten Transistoren 72 und 73 gezeigt.
Fig.8 zeigt eine schematische Schniilansichi der Anordnung nach Fig. 7, die außerdem noch mit den erforderlichen Betriebsspannungsquellen verbunden ist. Es ist eine erste Vorspannung V- vorgesehen, die mit den Kollektorelektroden 80 und 81 verbunden ist, ferner eine zweite Vorspannung V?, die mit der Basiselektrode 78 verbunden ist und schließlich Erde GND, an der die Emitterelektrode 76 liegt. V2 ist typischerweise etwa 0,7 — 0,8 Volt, um eine Basisansteuerung zu schaffen, die den Transistor einschaltet, und \\ ist etwas größer, z. B. 1 — 5 Volt, so daß die Verarmungszone 84, die sich von der ringförmigen Kollektorzone 82 aus erstreckt, vollkommen unter das gesamte Halbleitermaterial reicht, das seitlich durch die Zone 82 eingeschlossen wird. Man sieht, daß, wenn sich diese Verarmungszonen einmal unterhalb des umschlossenen Materials miteinander verbunden haben, das umschlossene Material elektrisch isoliert ist von dem die Zone 82 umgebenden P-Material. das Zone 82 umgibt. Zusätzlich wirkt die Verarmungszone 84 als Einfangzone für Ladungsträger. die von der Zone 83 emittiert worden sind.
Für das vorliegende Verfahren ist der Aufbau eines Halbleiterbauelementes der in F i g. 7 und 8 dargestellten Art von Interesse. Erstens sollte der Hauptteil des P-Ieitenden einkristallinen Materials schwach dotiert sein, um eine weite Ausdehnung der Verarmungszone 84 mit minimaler anliegender Spannung Vi zu ermöglichen. Zweitens sollte ein stärker dotierter P-leitender Oberflächenteil 86 vorhanden sein, um seitliche Raumladungsverarmung zu reduzieren, ferner, um die Verarmungszone 84 von der Grenzfläche zwischen Halbleiter 86 und passivierender dielektrischer Schicht 87 fernzuhalten, wo Oberflächenerzeugung von Minoritätsladungsträgern die Arbeitsweise des Bauelementes schädlich beeinflussen würde, und um eine Potentialbarriere zu schaffen, welche die Diffusion von Minoritätsladungsträgern zur Oberfläche verhindert, an welcher sie rasch rekombinieren würden. Und drittens' sollten N+ -leitende Zonen 82 und 83 ganz durch den Oberflächenteil 86 hindurchreichen, ohne P-Dotierstoffe vor sich hergeschoben zu haben, da jedes Vor-sich-Herschieben der P-Dotierstoffc unter die Zonen 82 und 83 zur Vergrößerung der Spannung führt die erforderlich ist. um die Verarmungszone 84 zu bilden.
Nach dem vorliegenden Verfahren wird ein solches Halbleiterbauelement hergestellt, in dem (s. Fig. 9) auf der Oberfläche einer schwach dotierten P-leitenden einkristallinen Scheibe 85 eine Oxidschicht 88 aufgebracht wird, die mil Bor in einer Konzentration von etwa \0n pro ecm dotiert ist. Sodann werden in der Schicht 88 nach üblichen photolithographischen Methoden öffnungen 82A 83 A 90 und 91 gebildet, durch die N-Dotierstoffc selektiv eingeführt werden.
Danach wird (s. Fig. 10) eine zweite Schicht 89 nichtselektiv auf der Schicht 88 und deren öffnungen abgeschieden. Die Schicht 89 ist vorteilhaft mit Phosphor in einer sehr hohen Konzentration dotiert, z. B. mit etwa 1023 Atomen/ccm.
Bei der zweiten Ausführungsform ist keine gesonderte Abdeckschicht über den dotierten Oxiden nötig, da die dotierten Oxide 88 und 89 wechselseitig zum Schutz dagegen wirken, daß Dotierstoffe in unerwünschte Teile der Halbleiteroberfläche eindringen.
Schließlich wird die Anordnung nach Fig. 10 etwa 30 Minuten lang auf ungefähr 930cC erhitzt, um Bor aus der Schicht 88 und Phosphor aus der Schicht 89 in den Halbleiter einzudiffundieren. Die resultierende Anordnung ist in Fig. 11 gezeigt. Es sei darauf hingewiesen daß die N + -leitenden Zonen weiter ins Halbleiterinnere reichen als die P-ieitenden Zonen, da bei einer gegebenen Temperatur Phosphor etwas schneller diffundiert als Bor. Auch kann die Konzentration des eingeführten Bors unabhängig von den Phosphorkonzentrationen geändert werden, da sie durch gesonderte Quellen 88 und 89 bereitgestellt sind und der Phosphor nicht einer, vorher gebildeten, stark dotierten P-leitenden Oberflächenteil überkompensieren muß.
Man sieht, daß diese Vorteile mit dem vorliegenden Verfahren erreicht werden ohne daß dabei zusätzliche photolithographische Schritte gegenüber bekannten Verfahren erforderlich sind.
Als letztes werden dann noch die Elektroden nach üblichen Methoden in der erforderlichen Anzahl und Anordnung erzeugt.
Zahlreiche Abwandlungen sind möglich, so können die Leitfähigkeitstypen nach wohlbekannten Prinzipien vertauscht werden.
Hierzu 2 Blatt Zeichnungen 609549/225

Claims (6)

Patentansprüche:
1. Verfahren zum Herstellen eines monolithischen Halbleiterbauelementes, bei dem auf eine Hauptfläehe eines Halbleiterkörpers eine ununterbrochene, gleichförmige, mit einem Dotierstoff eines ersten Leitungstyps (P) dotierte erste Schicht niedergeschlagen, in dieser eine Vielzahl öffnungen gebildet, sodann eine zweite Schicht auf die erste Schicht und in deren öffnungen niedergeschlagen, danach das Ganze hinreichend hoch erwärmt wird, so daß die Dotierstoffe aus der ersten Schicht in den Halbleiterkörper eindiffundiert werden, und bei dem im Bereich der öffnungen der ersten Schicht im Halbleiterkörper ein Muster Iokaier Zonen eines zweiten Leitungstyps (N) erzeugt wird, dadurch gekennzeichnet, daß ein den ersten LeitungstyP (P) aufweisender Halbleiterkörper verwendet wird, daß die zweite Schicht aus einem Material erzeugt wird, das durch Ätzen in einer den Halbleiterkörper und die dotierte erste Schicht im wesentlichen nicht angreifenden Lösung entfernbar ist, und daß die zweite Schicht ohne Anwendung eines photolithographischen Verfahrens mittels einer sie angreifenden, das Halbleitermaterial und die erste Schicht jedoch im wesentlichen nicht angreifenden Lösung abgeätzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Siliciumnitrid oder Aluminiumoxid für die zweite Schicht verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß vor dem Niederschlagen der ersten Schicht in der Oberfläche des Halbleiterkörpers eine Vielzahl von einander getrennt angeordncte Zonen des zweiten Leitungstyps gebildet werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Dotierstoffkonzentration der dotierten ersten Schicht so gewählt wird, daß die während der Erwärmung in den Halbleiterkörper eindiffundierenden Dotierstoffe die voneinander getrennt angeordneten Zonen des zweiten Leitungstyps in keinem Teilbereich zu erstem Leitungstyp umzuwandeln vermögen.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in wenigstens einem ausgewählten Abschnitt der Hauptfläche des Halbleiterkörpers ein wenigstens eine Zone aufweisendes erstes Muster von Zonen des zweiten Leitungstyps gebildet wird, daß auf dieser Hauptfläche eine epitaktische Halbleiterschicht des ersten Leitungstyp gebildet wird, in der dann in einem zweiten Muster angeordnete Tiefkontaktzonen des zweiten Leitungstyps gebildet werden, wobei dieses zweite Muster so angeordnet wird, daß wenigstens eine seiner Zonen den gesamten Umfang wenigstens einer der Zonen des ersten Musters schneidet, daß unmittelbar auf der gesamten Oberfläche der epitaktischen Schicht als dotierte erste Schicht eine dotierte Siliziumoxydschicht gebildet wird, daß die öffnungen in der dotierten ersten Schicht jeweils über einer Zone des ersten Musters gebildet werden, und daß das Muster der lokalen Zonen des zweiten Leitungstyps im Bereich der öffnungen der ersten Schicht bis zu einer Tiefe erzeugt wird, die geringer als die Eindiffusionstiefe der den ersten Leitungstyp hervorrufenden Dotierstoffe aus der dotierten ersten Schicht ist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Schicht im wesentlichen aus Siliziumnitrid hergestellt und als Lösung zum Abätzen Phosphorsäure verwendet wird.
DE19712141695 1970-08-26 1971-08-20 Verfahren zum herstellen eines monolithischen halbleiterbauelementes Pending DE2141695B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US6701670A 1970-08-26 1970-08-26

Publications (2)

Publication Number Publication Date
DE2141695A1 DE2141695A1 (de) 1972-04-20
DE2141695B2 true DE2141695B2 (de) 1976-12-02

Family

ID=22073185

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712141695 Pending DE2141695B2 (de) 1970-08-26 1971-08-20 Verfahren zum herstellen eines monolithischen halbleiterbauelementes

Country Status (8)

Country Link
US (1) US3730787A (de)
JP (1) JPS5026915B1 (de)
BE (1) BE771636A (de)
DE (1) DE2141695B2 (de)
FR (1) FR2103520B1 (de)
GB (1) GB1366892A (de)
NL (1) NL7111703A (de)
SE (1) SE361982B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892609A (en) * 1971-10-07 1975-07-01 Hughes Aircraft Co Production of mis integrated devices with high inversion voltage to threshold voltage ratios
US3888706A (en) * 1973-08-06 1975-06-10 Rca Corp Method of making a compact guard-banded mos integrated circuit device using framelike diffusion-masking structure
JPS5128762A (ja) * 1974-09-04 1976-03-11 Tokyo Shibaura Electric Co Tategatasetsugodenkaikokahandotaisochi no seizohoho
GB1503223A (en) * 1975-07-26 1978-03-08 Int Computers Ltd Formation of buried layers in a substrate
US4035823A (en) * 1975-10-06 1977-07-12 Honeywell Inc. Stress sensor apparatus
US4047220A (en) * 1975-12-24 1977-09-06 General Electric Company Bipolar transistor structure having low saturation resistance
US4092662A (en) * 1976-09-29 1978-05-30 Honeywell Inc. Sensistor apparatus
JPS543479A (en) * 1977-06-09 1979-01-11 Toshiba Corp Semiconductor device and its manufacture
US4209350A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming diffusions having narrow dimensions utilizing reactive ion etching
FR2956242A1 (fr) * 2010-02-05 2011-08-12 Commissariat Energie Atomique Procede de realisation de premier et second volumes dopes dans un substrat
TWI501292B (zh) * 2012-09-26 2015-09-21 Ind Tech Res Inst 形成圖案化摻雜區的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566517A (en) * 1967-10-13 1971-03-02 Gen Electric Self-registered ig-fet devices and method of making same
US3541676A (en) * 1967-12-18 1970-11-24 Gen Electric Method of forming field-effect transistors utilizing doped insulators as activator source

Also Published As

Publication number Publication date
US3730787A (en) 1973-05-01
FR2103520A1 (de) 1972-04-14
DE2141695A1 (de) 1972-04-20
JPS5026915B1 (de) 1975-09-04
GB1366892A (en) 1974-09-18
BE771636A (fr) 1971-12-31
SE361982B (de) 1973-11-19
FR2103520B1 (de) 1974-10-18
NL7111703A (de) 1972-02-29

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE2745857C2 (de)
DE3019850C2 (de)
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE3245064C2 (de)
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE2626193A1 (de) Verfahren zum gleichzeitigen herstellen von integrierten bipolaren und komplementaeren feldeffekttransistoren
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2141695B2 (de) Verfahren zum herstellen eines monolithischen halbleiterbauelementes
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2954543C2 (de)
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP1415340A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE102008050298B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen