CN101436534B - 制作器件的方法以及采用该方法形成的已加工材料 - Google Patents

制作器件的方法以及采用该方法形成的已加工材料 Download PDF

Info

Publication number
CN101436534B
CN101436534B CN2008101826598A CN200810182659A CN101436534B CN 101436534 B CN101436534 B CN 101436534B CN 2008101826598 A CN2008101826598 A CN 2008101826598A CN 200810182659 A CN200810182659 A CN 200810182659A CN 101436534 B CN101436534 B CN 101436534B
Authority
CN
China
Prior art keywords
substrate
light
impurity
making device
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101826598A
Other languages
English (en)
Other versions
CN101436534A (zh
Inventor
佐佐木雄一朗
金成国
水野文二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101436534A publication Critical patent/CN101436534A/zh
Application granted granted Critical
Publication of CN101436534B publication Critical patent/CN101436534B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种制作器件的方法以及采用该方法形成的己加工材料。一种形成浅结的方法，其步骤简单，并且具有高精确度和高生产量。建立适于所要施加的电磁波的波长的衬底表面状态。之后，施加电磁波对杂质进行电激活，从而使激励能量在杂质薄膜中得到有效吸收。因此，有效形成了浅结。

Description

制作器件的方法以及采用该方法形成的已加工材料
本申请是申请日为2004年10月8日、题为“制作结的方法以及采用该方法形成的己加工材料”的第200480029733.2号发明专利申请的分案申请。
技术领域
本发明涉及一种制作结的方法以及采用所述方法形成的已加工材料，具体来讲，涉及一种制作用于在半导体衬底上形成电子器件的结的方法，以及一种制作用于在衬底上形成电子器件的结的方法，用于形成液晶屏，在所述衬底的绝缘衬底表面上形成半导体薄膜。
背景技术
例如，在半导体衬底内形成器件区域的过程中，用到了大量的pn结。通过绝缘膜在衬底表面上形成的具有硅薄膜的SOI(绝缘体上硅)已经在诸如DRAM的几种半导体器件中得到了广泛应用。此外，通过在半导体薄膜中集成包含薄膜晶体管(TFT)的液晶驱动电路，尝试液晶的微型化和高速化，使得在衬底表面上形成半导体薄膜的玻璃衬底引起了广泛注意。
如上所述，在形成各种半导体器件的过程中，采用pn结。传统上，为了形成这些pn结，采用了一种方法，在这种方法中，在通过离子注入在n型Si衬底中引入诸如硼的p型杂质之后，通过卤素灯对其进行电激活。
例如，除了离子注入外，作为一种引入p型杂质硼的方法，等离子体掺杂预计将成为能够以非常低的能量有效引入粒子的下一代方法。
作为一种用于对硼离子等注入离子进行电子激活的方法，采用除了已经得到了研究和发展的卤素灯光照之外的氙闪光灯光照、全固体激光器光照或准分子激光器光照。
所有的氙闪光灯光照、固体激光器光照和准分子激光器光照的强度峰值所在的波长均比卤素灯光照的强度峰值所在的波长短。例如，常规的卤素灯光照在1000-1100nm处具有强度峰值，而氙灯光照则在400-500nm的波长处具有强度峰值，准分子激光器光照则在400或更低的波长处具有强度峰值。由于它们的峰值位于较短波长处，所以能够在硅(Si)中得到有效的吸收(参考非专利文献1和2)。这样，通过在衬底表面的较浅部分吸收光能，能够形成浅激活层。
此外，已经提出了一种采用晶体硅和非晶硅之间的光吸收系数差形成浅激活层的方法。具体来讲，在375nm或更长的波长范围内，非晶硅所具有的光吸收效率高于硅晶体。因此，在用光照射之前首先在Si衬底表面上形成非晶层，之后，利用光使非晶层吸收更多的能量，由此形成浅激活层。通过诸如锗的离子注入形成非晶层(参见非专利参考文献1、2、3、4和5)。
通过这些研究，结果表明采用375nm(包含)到800nm(包含)的较短波长光能够使衬底有效吸收光能，由此形成浅结(参见非专利参考文献1和2)。在这些报导当中，在引入杂质之前，预先将衬底表面转变为非晶态，之后引入杂质。在这种情况下，为了引入杂质，采用BF2+或B+离子注入，为了完成事先的非晶变化，采用锗或硅的离子注入。也就是说，必须进行两次离子注入。这导致了工艺的复杂化。此外，为了制作浅结，就BF2+或B+而言，必须将加速电压降至几百伏，以降低射束电流值。这导致了低产量的问题。此外，由于存在很多两次离子注入条件的组合，所以经常分别对硼的引入和电子激活方法进行研究和开发，在这种情况下，仍然不了解适于施加电磁波的波长的衬底表面的状态。
非专利参考文献1：Ext.Abstr.of IWJT，pp23-26，Tokyo，2002。
非专利参考文献2：Symposium on VLSI Technology Digest of TechnicalPapers，pp53-54，Kyoto，2003。
非专利参考文献3：Ext.Abstr.of IWJT，pp31-34，Tokyo，2002。
非专利参考文献4：Ext.Abstr.of IWJT，pp27-28，Tokyo，2002。
非专利参考文献5：2000International Conference on Ion ImplantationTechnology Proceedings，2000，pp.175-177。
发明内容
在制作结的方法当中，在诸如Si衬底的固体衬底中引入杂质之后，通过施加电磁波对所述杂质进行电激活，就杂质引入而言，采用BF2+或B+的离子注入，就之前的非晶变化而言，采用锗或硅的离子注入。在这种情况下，必须执行两次离子注入。这导致了工艺复杂的问题。此外，为了制作浅结，就BF2+或B+的离子注入而言，必须将加速电压降至几百伏，以降低射束电流(beam current)值。这导致了低产量的问题。此外，由于存在很多两次离子注入条件的组合，以及其他原因，因此仍然不知道适于所要施加的电磁波的波长的半导体表面状态。仍然未确定适于所要施加的电磁波的衬底表面的形成方法。
在这种情况下，需要一种形成与所要施加的电磁波波长相适应的衬底表面状态的方法，所述方法与常规离子注入方法相比工艺简单、产量高。
本发明是针对上述情况得到的。本发明的一个目标是提供一种制作结的方法，所述方法能够通过简单的工艺制作具有高精确度和高产量的浅结。
为了取得上述目标，在根据本发明的方法当中，形成适于所要施加的光(电磁波)波长的衬底表面状态，之后施加光照(电磁波)对杂质进行电激活。
在变化的等离子体掺杂条件下在Si衬底中引入硼而创建样本并采用偏振光椭圆率测量仪对每一样本的光学属性进行评估，通过对样本创建的重复试验，本发明的发明人发现，可以利用等离子体条件的改变调整掺杂层的光吸收系数、反射率、光吸收系数和厚度。此外，发明人还从理论上发现，可以将等离子体条件和所施加的对硼进行电激活的光进行适当组合，使得所述样本有效吸收光，从而以高速率电激活杂质，有选择地激励含有硼的层，以优选激活位于层内的硼，防止杂质在Si衬底的较深位置扩散。本发明是在注意了这一点的情况下完成的。
本发明提供了一种制作结的方法，其中，在固体Si衬底中引入了杂质之后，施加电磁波激活杂质，其特征在于在施加电磁波之前施加He等离子体。这是因为，对于375nm到800nm的光而言，通过施加He等离子体极大提高了Si衬底表面的光吸收系数。可以采用Ar等离子体替代He等离子体。另外，采用He或Ar稀释含有用作杂质的元素的等离子体也可以提供相同的效果。
也就是说，所述制作结的方法包括的步骤有：
在半导体衬底的表面上形成薄膜，所述薄膜含有能够在半导体衬底内部被电激活的元素；以及
在所述半导体上施加在大于375nm(包含)的波长处具有强度峰值的光，从而对所述薄膜进行有选择地激励，由此对所述薄膜内部的元素进行电激活。
现在，假设所述的“光”是指广义的光，其包括电磁波在内。不希望用于选择性激励的能量具有类似于激光的窄带，希望其是不具有方向性的光。这是因为对于宽范围波长而言，可以有效地利用薄膜的高光吸收系数。相反，类似于激光的窄带能量利用薄膜对特定波长的吸收。
此外，由于激光的有限输出，只能将其施加到小面积内。因此，在希望将能量施加到较大区域，例如1cm×1cm或更大，内来处理产品的情况下，采用扫描方法。这要求解决生产量有限的制造缺点。另一方面，就卤素灯或氙气灯而言，其能够将具有宽波长范围的光施加到大区域内，因此不会引起上述问题，因此是合乎需要的。
顺便提及，通常通过对半导体衬底进行等离子体掺杂实现改造，由此形成含有能够被电激活的元素的薄膜。此外，其形成是通过对半导体衬底进行掺杂而实现的改造，以及掺杂能够在半导体衬底内被激活的元素实现的。此外，还可以通过在半导体衬底表面上淀积形成。
例如，可以在施加等离子体使半导体衬底的表面具有非晶态之后形成含有能够在半导体衬底内部被电激活的元素的薄膜。另外，可以在半导体衬底内引入能够被激活的元素之后通过施加等离子体使半导体衬底表面具有非晶态，由此形成含有能够在半导体衬底内部被电激活的元素的薄膜。
在制作结的方法当中，光施加步骤优选满足与薄膜的光吸收系数相关的至少一个条件，假设波长为λ(nm)，吸收为A％，波长范围为375nm(包括)到500nm，A>7E32λ-12.316；波长范围为500nm(包括)到600nm，A>2E19λ-7.278；波长范围为600nm(包括)到700nm，A>4E14λ-5.5849；波长范围为700nm(包括)到800nm，A>2E12λ-4.7773。
在根据本发明的制作结的方法当中，光施加步骤优选满足与薄膜的光吸收系数相关的至少一个条件，假设波长为λ(nm)，吸收系数为α(cm-1)，在375nm(包括)到500nm的波长范围内，α>1E38λ-12.505；在500nm(包括)到600nm的波长范围内，α>1E24λ-7.2684；在600nm(包括)到700nm的波长范围内，α>2E19λ-5.5873；在700nm(包括)到800nm的波长范围内，α>1E17λ-4.7782。
在这些方法中，由于能够在几种试验结果的基础上根据所施加的波长计算吸收，因此能够对所述薄膜进行有效退火。
此外，在根据本发明的制作结的方法当中，所述半导体衬底优选为n型硅(Si)衬底，并将硼杂质提供至Si衬底的表面。
此外，在根据本发明的制作结的方法中，所包含的步骤有：通过等离子体掺杂在n-Si(100)衬底和平面倾斜几度的n-Si(100)衬底中引入硼作为杂质；向引入了硼的n-Si(100)衬底施加从375nm(包括)到800nm(包括)的激光，从而对硼进行电激活，优选地，引入硼的n-Si(100)衬底对375nm(包括)到800nm(包括)的光具有A>1E19λ-6.833的光吸收。
在根据本发明的制作结的方法中包括的步骤有：通过等离子体掺杂在n-Si(100)衬底和平面倾斜几度的n-Si(100)衬底中引入硼作为杂质；向引入了硼的n-Si(100)衬底施加从375nm(包括)到800nm(包括)的激光，从而对硼进行电激活，优选地，引入硼的n-Si(100)衬底对375nm(包括)到800nm(包括)的光具有A>1E19λ-7.1693的光吸收。
此外，在根据本发明制作结的方法中，杂质引入步骤是向n-Si(100)衬底和平面具有几度倾斜的n-Si(100)衬底施加以He稀释的含有硼的等离子体，从而实现其等离子体掺杂。
此外，在根据本发明的制作结的方法中，优选采用偏振光椭圆率测量仪测量光吸收系数，就空气、薄膜(硼引入层)和半导体衬底构成的三层结构而言，入射角为70度。
此外，在根据本发明的制作结的方法中，优选在采用偏振光椭圆率测量仪测量了硼引入层的光吸收系数和厚度之后，以A＝100×(1-exp(-α·D))计算光吸收，假设硼引入层的厚度为D(cm)，在测量过程中，相对于空气、薄膜和半导体衬底构成的三层结构的入射角为70度。
此外，在根据本发明的制作结的方法中，在施加电磁波之前，执行下述步骤的组合：向半导体衬底施加He等离子体、Ar等离子体、含有He的等离子体或含有Ar的等离子体；以及向固体衬底施加含有起着杂质作用的颗粒的等离子体，从而实现其等离子体掺杂。例如，优选在采用He等离子体对Si衬底进行了辐射之后，采用含有硼的等离子体进行等离子体掺杂。或者，在采用含有硼的等离子体进行等离子体掺杂之后，可以采用He等离子体辐射Si衬底。
根据本发明，可以通过采用偏振光椭圆率测量仪的测量测试光吸收系数，在测试过程中，相对于由空气、硼引入层和半导体衬底构成的三层结构的入射角为70度。此外，在采用偏振光椭圆率测量仪测量了硼引入层的光吸收系数和厚度之后，以A＝100×(1-exp(-α·D))计算光吸收，假设硼引入层的厚度为D(cm)，在测量过程中，相对于空气、硼引入层和半导体衬底构成的三层结构的入射角为70度。
本发明满足光吸收系数的条件，从而对硼进行了有效激活，由此实现浅结的有效形成。
通过在SOI衬底、变形(distorted)Si衬底或玻璃衬底上形成的半导体薄膜替代n-Si(100)衬底也是有效的。
此外，通过上述制作结的方法制造的半导体器件或利用其制造的诸如液晶基板的电子元件也是有效的。
此外，在本发明中，在上述制作结的方法中，可以采用偏振光椭圆率测量仪或XPS检测衬底的光学特性。
此外，在本发明中，在上述制作结的方法当中，等离子体掺杂步骤包括控制下述条件中的至少一个：施加到等离子体上的电源电压，等离子体组分，或者含有掺杂材料的等离子体的施加时间和不含有掺杂材料的等离子体的施加时间之间的比例。
通过这一方法，可以有效进行控制。在这种情况下，通过调整起着掺杂剂作用的杂质物质和其他物质之间的混合比、真空度、其他物质之间的混合比等控制等离子体组分。
此外，在本发明当中，在制作衬底的方法中，等离子体掺杂步骤包括通过改变杂质物质和作为所述杂质物质的混合物质的惰性物质或活性物质之间的混合比改变杂质引入区域的光学性质的步骤。在这种情况下，通过改变诸如砷、磷、硼、铝、锑、铟的杂质物质和作为所述杂质物质的混合物质的诸如氦、氩、氙或氮的惰性物质或诸如氧、硅烷或乙硅烷的活性物质之间的比率控制所述光学性质。
此外，在根据本发明的制作结的方法中，等离子体掺杂步骤优选设置杂质引入区域的光学常数，从而在退火步骤中，促进包含在杂质引入区域内的杂质的电激活，并抑制衬底内的能量吸收。
通过这一方法，可以在不提高衬底温度的情况下有选择地、有效地实现退火。
在这种情况下，所施加的退火能量不仅可以是光能也可以是广义的电磁波。光源不仅可以是诸如氙闪光灯的卤素灯光，还可以是白光、全固体激光器光或准分子激光器光。
所有的氙闪光灯光、固体激光器光和准分子激光器光的强度峰值所在的波长均比卤素灯光的强度峰值所在的波长短。例如，常规卤钨灯光在1000到1100nm处具有强度峰值，而氙闪光灯光和准分子激光器光则分别在400到500nm和400nm或更低具有强度峰值。这些类型的光在较短波长处具有强度峰值，因此能够在Si中得到有效吸收(参见非专利文献1和2)。这样，可以在衬底表面的较浅部分吸收光能，因此可以形成浅激活层。
应当注意正如在下述实施例中具体描述的，杂质引入步骤不仅引入杂质，而是随后执行的主要为光施加的退火步骤中，同时或顺序施加组合的杂质物质、诸如惰性气体或氮气的惰性物质或诸如氧、硅烷或乙硅烷的活性物质，从而使能量得到有效吸收，由此针对退火步骤设置最佳的光学特性。本发明中的杂质引入步骤是指上文所述的一些列步骤。
此外，在本发明中，可以通过施加电磁波的步骤替代光施加步骤。电磁分量的添加允许在薄膜内部有选择地并且更为有效地实施退火。
如上所述，根据本发明，以波长为基础根据理论值从厚度、杂质浓度等角度调整了衬底表面的状态，从而促进了诸如硼的杂质的活化，从而有效地进行退火。也就是说，由于在杂质存在的区域有效地激活了杂质，因此存在于半导体薄膜内部或与之接近的杂质元素在半导体薄膜内部有效扩散，并且还能够得到有效激活，由此在较浅位置有效地制作了结。
这样，有可能提供一种工艺简单、生产量高的结制作方法，并在准备好适于所施加的电磁波波长的衬底表面状态之后施加电磁波对杂质进行电激活。
附图说明
图1是说明根据本发明的实施例的衬底的图示。
图2是说明根据本发明的实施例制作结的掺杂设备的图示。
图3是说明根据本发明的实例的掺杂层的光学特性和光强分布的示范性组合的图示。
图4是说明根据本发明的实例和对比实例的每一掺杂层的图示。
顺便提及，附图标记100表示半导体衬底；110表示杂质薄膜；200表示真空室；210表示真空泵；230表示真空计；240表示等离子源；250表示电源；260表示衬底支座；270表示电源；280表示提供掺杂物质的管线；290表示提供另一物质1的管线；300表示提供另一物质2的管线；310表示等离子体；410表示光度计。
具体实施方式
下面，将对对本发明的各种实施例予以说明。
现在，通过光学测量检测带有引入了杂质的薄膜的衬底的状态，可以使其处于适于激活的最佳状态。这是指不仅杂质自身得到了光学测量，衬底状态也得到了光学测量，例如包括薄膜自身的晶态在内的复合层状态，薄膜晶态发生的诸如引入过程中的能量导致的破损的物理变化，薄膜中发生的诸如形成氧化层或氮化层的化学变化。
(实施例1)
在第一实施例中，将对衬底的基本构造予以说明。如图1所示，在n-Si(100)衬底100上形成杂质薄膜110，其包含的作为主要成分的杂质能够在于衬底中被电激活时成为载流子。
也就是说，杂质薄膜110由含有大量晶格缺陷的非晶薄膜构成。
例如，可以利用能量比晶格的结合能足够高(几十电子伏特或更高)的粒子在半导体衬底中引入杂质以获得这种状态。其中，采用能量比晶格的结合能足够高(几十电子伏特或更高)的粒子的目的在于在半导体薄膜中引入杂质，对于构成半导体衬底的晶体衬底或非晶衬底或者形成于其上的半导体薄膜的晶格而言，由于晶格缺陷的产生，以及由于杂质自身的原因使得半导体薄膜的物理性质发生了改变。这样，将形成物理性质不同于基本半导体衬底或半导体薄膜的杂质薄膜110。此外，在这一情况下，将晶格缺陷引入到半导体衬底100自身当中，使得半导体衬底所处的状态从其固有的物理性质发生了变化。
首先，将对本实施例中所采用的作为等离子体掺杂设备的等离子体CVD设备予以说明。如图2所示，采用这一实施例中所采用的掺杂设备向半导体衬底100中引入杂质，从而形成杂质薄膜110。
现在，这一设备包括光源400和光度计410，其起着测量半导体衬底100的光学性质的测量工具的作用，在半导体衬底100的表面上形成引入了杂质的杂质薄膜110，在下文中将对其予以说明，并且还起着在测量工具获得的光学性质的基础上控制掺杂条件的控制装置的作用，由此对掺杂条件进行反馈-控制，从而提供最佳表面状态。
具体来讲，所述等离子体掺杂设备包括真空室200和用于采用真空室200生成等离子体的等离子源240，由此对布置在衬底支座260上，作为待处理的衬底的半导体衬底的表面进行等离子体掺杂。
真空室200连接至真空泵210和用于真空测量的真空计230。等离子源240连接至电源240。衬底支座260连接至与上述电源分开的电源270，用于施加独立电势。
真空室200配有用于引入这些气体的气体引入机构。这一气体引入机构包括用于提供作为掺杂物质的第一物质的第一管线280，用于提供作为另一种物质的第二物质(本实施例中为He)的第二管线290，以及用于提供作为又一种物质的第三物质(本实施例中为Ar)的第三管线300。
此外，根据需要，所述等离子体掺杂设备可以包括：控制设备，其包括用于计算光度计410测得的光学性质的计算机320；控制电路340，其用于在计算结果的基础上确定控制条件；以及用于在控制电路340的输出的基础上对等离子掺杂设备的掺杂条件进行反馈控制的控制器350。
首先，利用调整到预定压力的真空室，采用普通方式提供气体，以生成等离子体并进行掺杂。
现在，将对采用所述气体作为掺杂源的情况予以说明。
首先，将作为第一气体的掺杂物质提供到真空室200当中。在这种情况下，除了掺杂物质之外，还引入另一种与之不同的，作为载气或具有特殊功能的物质。在这一实施例中，所述气体的性质不同于掺杂物质，例如选择惰性气体(质量方面不同)或在Si内不被电激活的物质。此类气体的例子可以是He和Ar。在这一实施例中，选择He作为第二物质，选择Ar作为第三物质。从包含上述第一至第三管线280、290和300的气体引入管线中，引入气体，从而在真空室200内，在固体衬底100的表面上生成等离子体310。
由于等离子体310和半导体衬底100之间的电势差，吸引等离子体中的带电颗粒，从而进行杂质掺杂。同时，将等离子体内的电中性物质吸附(applied)或吸留(occluded)到固体衬底100的表面附近。在这种情况下，所述表面状态取决于作为下层材料的半导体衬底100的状态，以及处于吸附或吸留状态的等离子体的能量。现在，上述电中性物质被吸留在半导体衬底100中，或被吸附到所述半导体衬底100的表面上，以形成杂质薄膜。
通过这一杂质掺杂步骤，在半导体衬底100的表面上形成了上文中所述的杂质引入层110。理想情况下，为了测量所述杂质引入层的物理性质，真空室200引入光源400和光度计410。通过计算机计算由光度计410测得的光学性质，计算结果被发传送至控制电路340，所述数据作为反馈信息被传送至控制器350。因此，等离子体掺杂设备调整等离子体条件，以控制杂质引入层的物理性质。
有待调整的等离子体条件包括施加到等离子体上的电源电压或电压施加时间和时机，掺杂物质和其他物质之间的混合比，真空度，其他物质之间的混合比，含有所述等离子体的等离子体施加时间和不含有所述等离子体的等离子体施加时间之间的比值等。通过改变这些参数控制所述杂质引入层的物理性质。
通过采用足够低的电位差，例如20eV，对半导体衬底100进行掺杂，在半导体衬底100上形成了杂质薄膜层。
另一方面，通过以足够高的电势差，例如200eV，对半导体衬底100进行掺杂，如果含有大量杂质的等离子体以足够高的能量侵入半导体薄膜表面，从而与半导体薄膜直接接触，则能够由此在半导体衬底100的表面上形成作为杂质引入层的杂质薄膜110。在采用载气的情况下，载气等离子体中的离子还侵入半导体薄膜表面，并在破坏晶体的同时与所述杂质混合，由此形成由非晶半导体层和硼层构成的混合层。因此，如果杂质，例如混合层上的硼的浓度超过了混合层表面所能够容纳的饱和量，将形成非晶硼薄膜(杂质薄膜)。
图3示出了根据本实施例的实例所施加的光的光强分布，以及衬底的光吸收系数的分布。所施加的光为氙闪光灯光。氙闪光灯光在470nm附近的波长处具有强度峰值，以曲线a表示。现在，在图中以在375nm到800nm的波长范围内具有强度峰值的光表示所述光。
在图3中，由PD-1表示的曲线示出了在用硼对n-Si(100)衬底进行了等离子体掺杂之后的光吸收系数。通过等离子体掺杂引入PD-1所示的硼，从而以含有经He稀释的硼的等离子体辐射n-Si(100)衬底。所述掺杂时间为60秒。通过7秒或30秒的掺杂得到了相同的结果。就PD-1中的硼引入层的光吸收系数而言，假设在375nm(包括)到500nm的波长范围内波长为λ(nm)，吸收系数为α(cm-1)，α>1E38λ-12.505；在500nm(包括)到600nm的波长范围内，α>1E24λ-7.2684；在600nm(包括)到700nm的波长范围内，α>2E19λ-5.5873；在700nm(包括)到800nm的波长范围内，α>1E17λ-4.7782。从图3可以理解，在进行了等离子体掺杂之后，PD-1显示出了比n-Si(100)衬底更高的氙闪光灯光的吸收系数。
在图3中由PD-2表示的曲线示出了在不同于PD-1的条件下执行等离子体掺杂时的光吸收系数。掺杂时间为30秒。PD-2示出了比n-Si(100)衬底和PD-1更高的光吸收系数。
图4示出了在所施加的光为激光时根据本发明的实施例的实例的衬底的光吸收系数分布。在所施加的光具有类似激光的单波长时，与对于该波长而言具有强度分布的光相比，要求在掺杂层和n-Si(100)之间设定更大的光吸收系数差。PD-3示出了掺杂层的光吸收系数曲线，所形成的掺杂层适于通过调整掺杂条件得到的波长为500到550nm的激光。当吸收系数小于这一曲线时，硼在激光退火之后深入扩散。也就是说，只有对波长范围为375nm(包括)到800nm(包括)的光硼引入层的光吸收系数为α>1E24λ-7.1693，才可以在不改变硼的深度分布的情况下对硼进行电激活。这可能归因于，在吸收系数小于图3中由PD-3表示的曲线时，表面掺杂层不能充分吸收激光能量，因此位于所述掺杂层之下的硅衬底具有高能量吸收比率。
现在将参照表1对实例中的硼的扩散深度予以说明。假设由提供了1E18cm-3的硼浓度的深度代表所述扩散深度，所述扩散深度由Xj表示。以ΔXj表示掺杂之后的Xj和光照之后的Xj之间的差值。实例A提供了下述步骤的组合：PD-1的等离子体掺杂，以及在375nm(包括)到800nm(包括)的波长范围内具有峰值强度并且针对所述波长具有强度分布的光照。在这种情况下，ΔXj处于几nm到4nm(包括)的范围内。假设这时ΔXj的平均值为1，从而对其他实例中的ΔXj进行归一化。实例B表示下述步骤的组合：PD-3的等离子体掺杂，以及波长范围从375nm(包括)到800nm(包括)的激光的光照。在这种情况下，ΔXj与实例A类似，ΔXj比率为0.9。
(表1)
 
实例A 实例B 对比实例
 
ΔXj比率 1.0 0.9 10
如上所述，通过执行等离子体掺杂，可以通过单个步骤容易地形成光吸收系数高于n-Si(100)的掺杂层。此外，通过适当选择掺杂层的光学性质和所施加的光，可以在通常不改变Xj的情况下对硼进行电激活，由此形成具有高性能的浅结。在这种情况下，可以通过等离子体掺杂的条件容易地调整掺杂层的光学性质。
接下来将对对比实例予以说明。
参照表1，将对根据本发明的实例和对比实例之间的扩散深度差予以说明。采用在375nm(包括)到800nm(包括)的波长范围内具有强度峰值的激光照射样本，其中在通过等离子体掺杂引入了硼之后掺杂层的光吸收系数为PD-1。也就是说，对比实例是PD-1中的等离子体掺杂与在375nm(包括)到800nm(包括)的波长范围内具有强度峰值的激光的组合。在经过了PD-1的等离子体掺杂的样本中，PD(等离子体掺杂)层所吸收的光能比PD-2得到的样本所吸收的光能小大约一个数量级。这样，比PD层深的衬底，现在例如为n-Si(100)，吸收了更高比率的光。由于n-Si(100)的光吸收系数小，所以光能到达了较深的范围。即，硼深度扩散。就ΔXj的比较而言，实例A为1，而比较实例则为10左右。也就是说，在比较实例中硼的扩散深度比所述实例中深大约一个数量级，显然不能形成作为靶材的浅结。
此外，在上述实施例中，对在n-Si(100)衬底中通过形成硼扩散层制作浅结的方法进行了说明。但是，不应将所述衬底局限于n-Si(100)衬底，其可以是具有几度倾斜的衬底。此外，当然也可以改变杂质的导电类型。此外，通过抑制温度升高，还可以在化合物半导体衬底中形成所述结。因此，可以形成结水平高度(level)变化减少，可靠性高的pn结。
已经参照具体实施例对本发明进行了详细说明。但是，对于本领域技术人员而言，在不背离本发明的精神和范围的情况下，显然可以实现各种变化和修改。
本申请基于2003年10月9日提交的日本专利申请No.2003-350368，在此将其全文引入以供参考。
工业适用性
从到目前为止的说明可以理解，根据本发明，在形成适于所施加的电磁波的波长的适当的衬底表面状态之后，施加电磁波，从而对杂质进行电激活。正是出于这一原因，工艺简单、生产量高，并且能够容易地制作浅结。可以将根据本发明的方法有效地应用到微型化半导体集成电路的制造当中。

Claims (15)

1.一种制作器件的方法，其包括如下步骤：
将含有He的等离子体照射到衬底；
将杂质引入到所述衬底内；以及
照射具有波长范围在375nm-800nm的电磁波从而电激活所述杂质，其中在照射等离子体的步骤中，非晶层通过He等离子体形成在衬底的表面；
其中所述衬底是从包括了硅衬底、在表面上形成有硅薄膜的SOI衬底和在衬底上形成硅膜的应变硅衬底的组中选择的。
2.如权利要求1所述的制作器件的方法，其中所述等离子体主要由He组成。
3.如权利要求1所述的制作器件的方法，其中所述等离子体仅由He组成。
4.如权利要求1所述的制作器件的方法，其中，假设波长为单位是nm的λ，光吸收比为单位是％的A，则通过将杂质引入到衬底内而形成的层的光吸收比满足至少一个下述条件：
在375nm≤λ＜500nm的波长范围内，A＞(7E32)λ-12.316；
在500nm≤λ＜600nm的波长范围内，A＞(2E19)λ-7.278；
在600nm≤λ＜700nm的波长范围内，A＞(4E14)λ-5.5849；以及
在700nm≤λ＜800nm的波长范围内，A＞(2E12)λ-4.7773。
5.如权利要求1所述的制作器件的方法，其中，假设波长为单位是nm的λ，吸收系数为单位是cm-1的α，则通过将杂质引入到衬底内而形成的层的光吸收系数满足至少一个下述条件：
在375nm≤λ＜500nm的波长范围内，α＞(1E38)λ-12.505；
在500nm≤λ＜600nm的波长范围内，α＞(1E24)λ-7.2684；
在600nm≤λ＜700nm的波长范围内，α＞(2E19)λ-5.5873；以及
在700nm≤λ＜800nm的波长范围内，α＞(1E17)λ-4.7782。
6.如权利要求1所述的制作器件的方法，其中：
所述衬底为硅衬底；并且
所述杂质为将被供给到所述硅衬底的表面的硼。
7.如权利要求1所述的制作器件的方法，其中照射电磁波的步骤为照射光的步骤，所述光在大于等于375nm的波长具有强度峰值。
8.如权利要求7所述的制作器件的方法，其中照射电磁波的步骤为照射光的步骤，所述光在大于等于375nm且小于等于800nm的波长具有强度峰值。
9.如权利要求8所述的制作器件的方法，其中在大于等于375nm且小于等于800nm的波长具有强度峰值的所述光为氙闪光灯光。
10.如权利要求6所述的制作器件的方法，其中所述硅衬底是具有(100)晶面的衬底。
11.如权利要求6所述的制作器件的方法，其中，假设波长为单位是nm的λ，光吸收比为单位是％的A，则引入了硼的层对波长大于等于375nm且小于等于800nm的光的光吸收率满足A＞(1E19)λ-6.833。
12.如权利要求6所述的制作器件的方法，其中假设波长为单位是nm的λ，吸收系数为单位是cm-1的α，则引入了硼的层对波长大于等于375nm且小于等于800nm的光的光吸收系数满足α＞(1E19)λ-7.1693。
13.如权利要求1所述的制作器件的方法，其中引入杂质的步骤为通过等离子体掺杂来引入杂质的步骤。
14.如权利要求1所述的制作器件的方法，其中所述衬底为表面上形成了多晶硅薄膜的玻璃衬底。
15.一种通过如权利要求1所述的制作器件的方法形成的已加工材料。
CN2008101826598A 2003-10-09 2004-10-08 制作器件的方法以及采用该方法形成的已加工材料 Expired - Fee Related CN101436534B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP350368/03 2003-10-09
JP2003350368 2003-10-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800297332A Division CN100454491C (zh) 2003-10-09 2004-10-08 制作结的方法以及采用该方法形成的已加工材料

Publications (2)

Publication Number Publication Date
CN101436534A CN101436534A (zh) 2009-05-20
CN101436534B true CN101436534B (zh) 2012-02-08

Family

ID=34431045

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101826598A Expired - Fee Related CN101436534B (zh) 2003-10-09 2004-10-08 制作器件的方法以及采用该方法形成的已加工材料
CNB2004800297332A Expired - Fee Related CN100454491C (zh) 2003-10-09 2004-10-08 制作结的方法以及采用该方法形成的已加工材料

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004800297332A Expired - Fee Related CN100454491C (zh) 2003-10-09 2004-10-08 制作结的方法以及采用该方法形成的已加工材料

Country Status (7)

Country Link
US (3) US7981779B2 (zh)
EP (1) EP1672683A4 (zh)
JP (1) JP4979234B2 (zh)
KR (1) KR101107766B1 (zh)
CN (2) CN101436534B (zh)
TW (1) TW200520063A (zh)
WO (1) WO2005036626A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322893A (ja) * 2004-04-05 2005-11-17 Toshiba Corp 不純物添加方法及び半導体装置の製造方法
KR20070115907A (ko) * 2005-03-31 2007-12-06 마쯔시다덴기산교 가부시키가이샤 플라즈마 도핑 방법 및 장치
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
US8410712B2 (en) * 2008-07-09 2013-04-02 Ncc Nano, Llc Method and apparatus for curing thin films on low-temperature substrates at high speeds
JP5457045B2 (ja) 2009-02-12 2014-04-02 パナソニック株式会社 半導体装置及びその製造方法
JP2013051221A (ja) * 2009-12-28 2013-03-14 Panasonic Corp 半導体装置の製造方法及びプラズマドーピング装置
KR101765731B1 (ko) * 2011-03-09 2017-08-08 삼성디스플레이 주식회사 금속 패턴의 형성 방법 및 이를 포함한 표시 기판의 제조 방법
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
US9911660B2 (en) 2016-04-26 2018-03-06 Lam Research Corporation Methods for forming germanium and silicon germanium nanowire devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419708A (zh) * 2000-03-17 2003-05-21 瓦里安半导体设备联合公司 通过激光退火和快速加温退火形成超浅结的方法

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897863A (ja) 1981-12-07 1983-06-10 Toshiba Corp 半導体装置の製造方法
JPS63299328A (ja) * 1987-05-29 1988-12-06 Matsushita Electric Ind Co Ltd 不純物導入方法
JPH03218638A (ja) 1989-08-11 1991-09-26 Seiko Instr Inc 半導体装置の製造方法
JPH05206053A (ja) * 1992-01-30 1993-08-13 Matsushita Electric Ind Co Ltd 結晶損傷除去装置
JPH05206045A (ja) 1992-01-27 1993-08-13 Hitachi Ltd 半導体装置の製造方法
JP2530990B2 (ja) 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JPH0712085B2 (ja) 1992-10-22 1995-02-08 株式会社半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置の作製方法
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
JP2919254B2 (ja) 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
US5897346A (en) 1994-02-28 1999-04-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing a thin film transistor
JPH08279475A (ja) 1995-04-04 1996-10-22 Murata Mfg Co Ltd 化合物半導体における能動層の形成方法
US5956581A (en) 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH0917867A (ja) * 1995-06-30 1997-01-17 Nkk Corp 半導体装置におけるコンタクト部の形成方法
JP2848439B2 (ja) 1995-11-10 1999-01-20 日本電気株式会社 半導体装置の製造方法
US6391690B2 (en) 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
JP3545526B2 (ja) 1996-01-19 2004-07-21 株式会社東芝 半導体装置の製造方法
US5892235A (en) 1996-05-15 1999-04-06 Semiconductor Energy Laboratory Co., Ltd. Apparatus and method for doping
TW556263B (en) * 1996-07-11 2003-10-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3749924B2 (ja) 1996-12-03 2006-03-01 富士通株式会社 イオン注入方法および半導体装置の製造方法
US5908307A (en) 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
US6207005B1 (en) 1997-07-29 2001-03-27 Silicon Genesis Corporation Cluster tool apparatus using plasma immersion ion implantation
JPH1154451A (ja) * 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
TW388087B (en) 1997-11-20 2000-04-21 Winbond Electronics Corp Method of forming buried-channel P-type metal oxide semiconductor
JP3523093B2 (ja) * 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
US6071782A (en) * 1998-02-13 2000-06-06 Sharp Laboratories Of America, Inc. Partial silicidation method to form shallow source/drain junctions
JP3054123B2 (ja) 1998-06-08 2000-06-19 アプライド マテリアルズ インコーポレイテッド イオン注入方法
US6037204A (en) * 1998-08-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Silicon and arsenic double implanted pre-amorphization process for salicide technology
US6030863A (en) * 1998-09-11 2000-02-29 Taiwan Semiconductor Manufacturing Company Germanium and arsenic double implanted pre-amorphization process for salicide technology
KR100316707B1 (ko) 1999-02-05 2001-12-28 윤종용 모스 트랜지스터 및 그 제조방법
KR100745495B1 (ko) 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
TW423052B (en) 1999-09-06 2001-02-21 Taiwan Semiconductor Mfg Preprocess of metal silidation manufacturing process
KR100635975B1 (ko) 2000-02-14 2006-10-20 동경 엘렉트론 주식회사 플라즈마 처리 장치 및 방법과, 플라즈마 처리 장치용 링 부재
JP3851752B2 (ja) * 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
US6265321B1 (en) 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps
JP2001326190A (ja) 2000-05-17 2001-11-22 Nec Corp 薄膜処理方法及び薄膜処理装置
JP4171162B2 (ja) 2000-05-30 2008-10-22 三洋電機株式会社 光起電力素子およびその製造方法
US6893907B2 (en) * 2002-06-05 2005-05-17 Applied Materials, Inc. Fabrication of silicon-on-insulator structure using plasma immersion ion implantation
US6759313B2 (en) * 2000-12-05 2004-07-06 Semiconductor Energy Laboratory Co., Ltd Method of fabricating a semiconductor device
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2002184710A (ja) * 2000-12-18 2002-06-28 Sony Corp 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
TW546846B (en) 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
JP2003007636A (ja) 2001-06-26 2003-01-10 Sony Corp ドーピング量削減方法
US20030040130A1 (en) 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
JP2003086629A (ja) 2001-09-13 2003-03-20 Hitachi Ltd Ｃｏｆ型半導体装置及びその製造方法
US6713819B1 (en) 2002-04-08 2004-03-30 Advanced Micro Devices, Inc. SOI MOSFET having amorphized source drain and method of fabrication
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
US7135423B2 (en) * 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
JP2004014878A (ja) 2002-06-07 2004-01-15 Sharp Corp 半導体基板の製造方法及び半導体装置
JP2004158627A (ja) 2002-11-06 2004-06-03 Renesas Technology Corp 半導体装置の製造方法
TW200409279A (en) * 2002-11-27 2004-06-01 Promos Technologies Inc Method for forming trench isolation
JP4544447B2 (ja) 2002-11-29 2010-09-15 パナソニック株式会社 プラズマドーピング方法
US20040235281A1 (en) * 2003-04-25 2004-11-25 Downey Daniel F. Apparatus and methods for junction formation using optical illumination
JP4589606B2 (ja) * 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
WO2005020306A1 (ja) * 2003-08-25 2005-03-03 Matsushita Electric Industrial Co., Ltd. 不純物導入層の形成方法及び被処理物の洗浄方法並びに不純物導入装置及びデバイスの製造方法
JP2005223218A (ja) 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 不純物導入方法
US20050196961A1 (en) * 2004-03-08 2005-09-08 Da Zhang Method for forming a semiconductor device having metal silicide
US7501332B2 (en) 2004-04-05 2009-03-10 Kabushiki Kaisha Toshiba Doping method and manufacturing method for a semiconductor device
SG144152A1 (en) 2004-12-13 2008-07-29 Matsushita Electric Ind Co Ltd Plasma doping method
US20060205192A1 (en) 2005-03-09 2006-09-14 Varian Semiconductor Equipment Associates, Inc. Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition
CN101160643B (zh) 2005-05-12 2012-04-18 松下电器产业株式会社 等离子体掺入方法和等离子体掺入设备
JP4940635B2 (ja) * 2005-11-14 2012-05-30 東京エレクトロン株式会社 加熱装置、熱処理装置及び記憶媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419708A (zh) * 2000-03-17 2003-05-21 瓦里安半导体设备联合公司 通过激光退火和快速加温退火形成超浅结的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开平5-206053A 1993.08.13
JP特开平9-17867A 1997.01.17

Also Published As

Publication number Publication date
TW200520063A (en) 2005-06-16
EP1672683A4 (en) 2008-10-01
JP4979234B2 (ja) 2012-07-18
EP1672683A1 (en) 2006-06-21
US20110237056A1 (en) 2011-09-29
US20080135980A1 (en) 2008-06-12
CN101436534A (zh) 2009-05-20
CN1868035A (zh) 2006-11-22
WO2005036626A1 (ja) 2005-04-21
TWI373794B (zh) 2012-10-01
US7981779B2 (en) 2011-07-19
KR101107766B1 (ko) 2012-01-20
JPWO2005036626A1 (ja) 2006-12-28
CN100454491C (zh) 2009-01-21
US20070042578A1 (en) 2007-02-22
KR20060123104A (ko) 2006-12-01

Similar Documents

Publication Publication Date Title
Islam et al. Chemical manipulation of hydrogen induced high p-type and n-type conductivity in Ga2O3
US5456763A (en) Solar cells utilizing pulsed-energy crystallized microcrystalline/polycrystalline silicon
US20110237056A1 (en) Method for making junction and processed material formed using the same
CN1934681A (zh) 杂质引入方法、杂质引入设备及利用该方法形成的半导体器件
US20070293056A1 (en) Surface Modification Method for Solid Sample, Impurity Activation Method, and Method for Manufacturing Semiconductor Device
US9136282B2 (en) Memories and methods of forming thin-film transistors using hydrogen plasma doping
CN100517573C (zh) 掺入杂质的方法和使用该方法的电子元件
Nickel et al. Influence of hydrogen and oxygen plasma treatments on grain‐boundary defects in polycrystalline silicon
JP2000114198A (ja) 表面処理方法および装置
US4806497A (en) Method for producing large-area power semiconductor components
US8569149B2 (en) Method of treating a semiconductor device
JP3026520B2 (ja) 液晶表示装置の製造装置
US20100197052A1 (en) Ion implantation process characterization method
Sahoo et al. 50 keV H+ ion beam irradiation of Al doped ZnO thin films: Studies of radiation stability for device applications
Pankove Neutralization of shallow acceptors in silicon
US5972782A (en) Ultrasound treatment of polycrystalline silicon thin films to enhance hydrogenation
Chambon et al. Shallow beryllium implantation in GaAs annealed by rapid thermal annealing
Bonchik et al. Laser technology for submicron-doped layers formation in semiconductors
Simoen et al. Characterisation of oxygen and oxygen-related defects in highly-and lowly-doped silicon
Thompson et al. Electromagnetic fast firing for ultrashallow junction formation
JPH0216726A (ja) イオン注入量の測定のための方法及び装置
Ostapenko et al. Ultrasound stimulated defect reactions in semiconductors
Job et al. Doping of Oxidized Float Zone Silicon by Thermal Donors-a Low Thermal Budget Doping Method for Device Applications?
Liu et al. Analysis of enhanced photocarrier radiometry signals for ion-implanted and annealed silicon wafers
JP2613555B2 (ja) 不純物低温拡散方法及び不純物低温拡散装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120208

Termination date: 20141008

EXPY Termination of patent right or utility model