TWI373794B - - Google Patents

Download PDF

Info

Publication number
TWI373794B
TWI373794B TW093130808A TW93130808A TWI373794B TW I373794 B TWI373794 B TW I373794B TW 093130808 A TW093130808 A TW 093130808A TW 93130808 A TW93130808 A TW 93130808A TW I373794 B TWI373794 B TW I373794B
Authority
TW
Taiwan
Prior art keywords
substrate
wavelength
forming
light
less
Prior art date
Application number
TW093130808A
Other languages
English (en)
Other versions
TW200520063A (en
Inventor
Sasaki Yuichiro
Mizuno Bunzi
Jin Cheng-Guo
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW200520063A publication Critical patent/TW200520063A/zh
Application granted granted Critical
Publication of TWI373794B publication Critical patent/TWI373794B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

1373794 九、發明說明: 【發明所屬之技術領域】 本發明係關於接合之形成方法及使用其形成之被處理 物;特別係關於供半導體基板上形成電子元件用的接合之 形成方法,在液晶面板等所使用絕緣性基板表面上形成半 導體薄膜的基板上,形成供形成電子元件用接合的方法。 【先前技術】 例如,當在半導體基板上形成元件區域之際,大多使用 pn 接合。此外,在基板表面上隔著絕緣膜形成矽薄膜的 SOI(silicon on insulator)基板,廣泛使用於 DRAM 等各 種半導體裝置方面。另外,在基板表面上形成半導體薄膜 的玻璃基板,係藉由在此半導體薄膜中將包括薄膜電晶體 (T F T )在内的液晶驅動電路施行積體化,而達液晶面板的小 型化、高速化,備受矚目。 當依此步成各種半導體裝置之際,將使用 pn接合。此 種ρη接合之形成方法,習知係採取對η型矽基板利用離子 植入導入石朋等Ρ型不純物之後,再利用鹵素燈施行電活性 化的方法。 例如,屬於ρ型不純物的硼之導入方法,除離子植入之 外,可依極低能量且效率佳導入粒子之新一代方法,便期 望電漿摻雜。 使所導入硼離子等離子電活性化的方法,除照射函素燈 光之外,尚有開發照射氙閃光燈(f 1 a s h 1 a m ρ )光、全部固 態雷射光、準分子雷射光的方法等。 5 312XP/發明說明書(補伯)/94-01/93130808 1373794 氙閃光燈光、固態雷射光、準分子雷射光,均較画素燈 光在更短波長處具有強度尖峰。例如,當習知鎢絲齒素燈 光的情況時,在1000~1100nm處具有強度尖峰,相對於此, 氙閃光燈光則在400~500nm處、準分子雷射光在400nm以 下波長處具有尖峰。因為在短波長處具有強度尖峰,因此 便可使矽效率佳的吸收光(參照非專利文獻1、2)。藉此, 在基板表面的較淺部分處便將吸收光能量,可形成淺活性 化層。 再者,亦有提案利用矽結晶與非晶矽的光吸收係數差, 形成淺活性化層的方法。即,.在3 7 5 n m以上波長範圍,相 較於矽結晶之下,非晶矽的光吸收係數較大。所以,例如, 對光照辦前的矽基板表面預先形成非晶質層,然後再利用 光照射,便可使非晶質層吸收更多的光能量,而形成淺活 性化層。非晶質層之形成係利用離子植入鍺等而形成(參照 非專利文獻1、2、3、4、5)。 藉由該等研究成果,便有報告指出照射 3 7 5 nm以上、 8 0 0 n m以下之短波長光,使基板效率佳的吸收光能量而形 成淺接合的結果(參珲非專利文獻1、2 )。該等報告中一般 在不純物導入之前,便施行基板表面的預先非晶質化,然 後才施行不純物的導入。所以,在不純物導入方面使用 B F2 +、B+離子植入,在預先非晶質化方面則使用鍺或矽的 離子植入。即,必需施行2次離子植入而產生步驟複雜的 問題。此外,在為形成淺接合方面,因為 B FM ' B+的離子 植入必需將加速電壓降低至數百 V,因而亦將發生光束電 6 312XP/發明說明書(補伯)/94-01/93130808 1373794 流值降低而有通量(throughput)低的問題。況且,因為 2 次離子植入條件的組合有多種,且硼導入與電活性化的方 法大多各自分別研究開發,因而現況尚無法掌握受所照射 電磁波波長照射到的適當基板表面狀態。 (非專利文獻 l)Ext. Abstr· of IWJT,pp23-26,Tokyo, 20 02. (非專利文獻 2)Symposium on VLSI Technology Digest of Technical Papers, pp 5 3 - 5 4 , Kyoto, 2 0 0 3.
(非專利文獻 3)Ext. Abstr. of IWJT,pp31-34,Tokyo, 20 02. (非專利文獻 4)Ext. Abstr. of IWJT,pp27-28, Tokyo, 2002. (非專利文獻 5)2000 International Conference on Ion Implantation Technology Proceedings, 2000, pp.175-177. 【發明内容】
在矽基板等固態基體中導入不純物之後,照射電磁波而 電活性化的接合之形成方法,於不純物導入方面使用 B F 2 +、B+的離子植入,在預先非晶質化方面使用鍺、矽的 離子植入,但是必需施行2次的離子植入,產生步驟複雜 的問題。此外,在為形成淺接合方面,因為 BF2<、B+的離 子植入必須將加速電壓降低至數百 V,因此光束電流值降 低,亦將出現通量低的問題。況且,因為2次離子植入條 件的組合有多種,因而尚無法掌握受所照射電磁波波長照 射到的適當基板表面狀態,產生適應所照射電磁波的基板 表面之製作方法亦尚未確立的問題。 在此種狀況中,便渴求一種步驟簡單且較習知離子植入 具更高通量,適應所照射電磁波波長的適當基板表面狀態 312XP/發明說明書(補伯)/94-01/93130808 1373794 之製作方法。 本發明係鑑於上述實情而完成的,其目的在於提供一種 步驟簡單且通量高,可高精度形成淺接合的接合之形成方 法。 於是,本發明方法係形成對應著所照射光(電磁波)波長 的適當基板表面狀態,然後再照射光(電磁波)而使不純物 電活性化。 本發明者等便從利用電漿摻雜改變條件而將硼導入於 矽基板中之試料的製作,以及使用橢圓儀評估試料表面光 學特性的重複實驗中,發現利用改變電漿條件,將可調整 試料表面的光吸收係數'反射率、吸收率、摻雜層厚度等。 而且,亦理論上發現在電漿條件與為使硼電活性化而所照 射的光方面,試料將效率佳的吸收光,可依高比率將所導 入不純物電活性化,含有此硼的層將選擇性的被激發,在 層内硼將呈良好活性化狀態,且有抑制不純物擴散至矽基 板較深位置用的適當組合。本發明便著眼於此發現而完成。 或者,本發明係將不純物導入於矽固態基體中之後,照 射電磁波而電活性化的接合之形成方法;其中,在照射電 磁波之前,便照射He電漿。藉由照射He電漿,便將大幅 提昇矽基板表面對375nm以上、800nm以下的光之光吸收 率的緣故。亦可取代He電漿,改為使用Ar電漿。此外, 即便含有經H e、A r稀釋過構成不純物之元素的電漿,仍可 獲得相同的效果。 換句話說,本發明的接合之形成方法係包含有:在半導 8 312XP/發明說明書(補伯)/94-01 /9313 0808 1373794 體基板表面上,形成含有在 素之薄膜的步驟;以及將上 薄膜内,將上述元素活性化 照射著在3 7 5 nm以上波長中 在此,「光」係指涵蓋包 擇性激發用的能量,並非如 使用未具直進性的光。依此 薄膜且對廣範圍波長具較高 射般屬於窄帶域者,便僅能 長的高吸收率而已。 再者,一般雷射因為其輸 面積而已。所以,當想要照 而處理製品的情況時,便採 需要應付通量受限的製造上 燈、氙燈係因為將由廣範圍 大面積,因而並無上述問題 另外,含有在半導體基板 通常將上述半導體基板利用 或在將上述半導體基板利用 在上述半導體基板中會電活 利用電漿摻雜而在上述半導 形成者。 例如,含有在上述半導體 可為利用電漿照射而將半導 上述半導體基板中將電活性元 述薄膜選擇性激發,依在上述 之方式’對上述半導體基板1 具有強度尖峰之光的步驟。 含電磁波在内的廣義光。供選 雷射般屬於窄帶域者,且最好 的話,便能有效應用具有上述 的光吸收率。相對於此,如雷 利用具有上述薄膜且對特定波 出極限,因而僅能照射較小的 射如 lcmxlcm以上之較大面積 取掃描等等方法。因而,亦有 缺失之對策。相對於此,_素 波長所構成的光,一次便照射 ,屬較佳狀況。 中將電活性元素的薄膜,包括: 電漿摻雜施行改質而形成者, 電漿摻雜施行改質之同時,將 性元素施行摻雜而形成者,或 體基板表面上沉積著沉積物所 基板中將電活性元素的薄膜1 體基板表面非晶矽化之後而形 312XP/發明說明書(補伯)/94-01/93130808 9 1373794 成,亦可將在半導體基板中將電活性元素,導入於半導體 基板之後,再利用電漿照射而將半導體基板表面非晶質 化,形成含有在上述半導體基板中將電活性元素之薄膜。 再者,本發明的接合之形成方法,係上述光照射步驟 中,上述薄膜的光吸收率為將波長設為λ ( n m )、將吸收率 設為 A(%),至少滿足下述其中之一:當波長在375nm以上· 且未滿500nm之時Α>7Ε32Λ-12·316,當波長在500nm以上, 且未滿600nm之時A>2E19A_7·278,當波長在600nm以上、 且未滿700nm之時Α〉4Ε14λ-5·5849,當波長在700nm以上· 且未滿 800nm 之時 Α>2Ε12λ_4'7773。 - 再者,本發明的接合之形成方法乃上述薄膜的光吸收係 數係將波長設為λ ( n m ),將吸收係數設為a ( c πΓ 1 ),至少 滿足下述其中之一:當波長在375nm以上且未滿500nm之時 α>1Ε38λ-Ι2·5°5,當波長在500nm以上且未滿600nm之時 α>1Ε24λ-7·2684,當波長在600nm以上且未滿700nm之時 α >2Ε19λ_5·5873,當波長在700nm以上且未滿800nm之時 a > 1 E1 7 Λ - 4 . 7 7 8 2。 該等方法乃因為從各種實驗結果,計算出配合所照射波 長的吸收率,因而可效率佳的施行退火。 再者,本發明的接合之形成方法乃上述半導體基板係 η 型矽基板;上述不純物係導入於上述矽基板表面中的硼。 再者,本發明的接合之形成方法係包含有:對n - S i (1 0 0 ) 基板與保有數度傾斜面的 η - S i ( 1 Ο Ο )基板,利用電漿摻雜 而將硼以不純物導入的步驟;對上述經導入硼的η - S i ( 1 Ο Ο ) 10 312ΧΡ/發明說明書(補伯)/94-01/93130808 1373794 基板,照射3 7 5 n m以上且8 Ο 0 n m以下的雷射光,而電活性 化的步驟;其中,上述將導入棚之層,對375nm以上且800nm 以下之光的光吸收率Α>1Ε19λ-6·833。 再者,本發明的接合之形成方法係包含有:對η - S i ( 1 0 0 ) 基板與保有數度傾斜面的 η - S i ( 1 Ο Ο )基板,利用電漿摻雜 而將硼以不純物導入的步驟;對上述經導入硼的n-Si(lOO) 基板,照射3 75 nm以上且8 0 0 nm以下的雷射光,而電活性 化的步驟;其中,上述將導入硎之層,對375nm以上且800nm 以下之光的光吸收係數a > 1 E 2 4 λ - 7 · 1 6 9 3。 再者,本發明的接合之形成方法乃上述不純物導入步驟 係將含有經H e稀釋硼的電漿,照射於η - S i ( 1 0 0 )基板及保 有數度傾斜面的n-Si(lOO)基板,而施行電漿摻雜。 再者,本發明的接合之形成方法乃上述光吸收係數係在 空氣、薄膜(經導入硼之層)、及矽基板的3層構造,以入 射角7 0度並使用橢圓儀進行測量。 再者,本發明的接合之形成方法乃上述光吸收率係依空 氣、薄膜(經導入硼之層)、及矽基板的3層構造,以入射 角7 0度並使用橢圓儀,測量光吸收係數與經導入硼之層厚 度之後,再將經導入硼之層厚度設為 D(cm),並採用 A = 100x(l-exp(-a · D))而計算出。 再者,本發明係經由組合下述步驟的步驟:在照射電磁 波之前,將He電漿、Ar電漿、含He電漿、含Ar電漿, 照射固態基體的步驟,與將含有應構成不純物之粒子的電 漿,照射固態基體而施行電漿摻雜的步驟。例如,最好將 11 312XP/發明說明書(補伯)/94-01/93130808 1373794
He電漿照射矽基板之後,再利用含硼電漿施行電漿摻雜。 或者,亦可在利用含硼 He電漿施行電漿摻雜之後,再將 He電漿照射矽基板。 依照本發明的話,光吸收係數係依空氣、經導入硼之 層、矽基板的3層構造,以入射角7 0度,利用橢圓儀進 行測量便可檢查。此外,光吸收率係依空氣、經導入硼之 層、矽基板的3層構造,以入射角7 0度,利用橢圓儀測 量光吸收係數與經導入硼之層的厚度之後,將經導入硼之 層的厚度設為D(cm),採用A = 100x(l-exp(-a .D))便可計 算出。 因為滿足此吸收率,且效率佳的將硼活性化,因而可效 率佳的形成淺接合。 再者,亦可將η - S i ( 1 0 0 )基板,改為在S Ο I基板、應變 矽基板、玻璃基板上形成半導體薄膜仍屬有效。 再者,採用上述接合之形成方法所製得半導體裝置,或 採用其所形成的液晶基板等電子元件亦屬有效。 再者,本發明乃在上述接合之形成方法中,基板的光學 特性亦可採用橢圓儀、XPS。 再者,本發明乃在上述接合之形成方法中,上述電漿摻 雜步驟係包含有控制著對電漿所施加的電源電壓、電漿組 成、及含摻質物質之電漿照射時間與未含摻質物質之電漿 照射時間的比等之中至少1者。 藉此方法,便可施行效率佳的控制。其中,所謂「電漿 組成」係指構成摻質的不純物物質、與其他物質間的混合 12 312XP/發明說明書(補伯)/94-01/93130808 1373794 比,調整真空度、其他物質間之混合比等並進行制御。 再者,本發明乃上述接合之形成方法中,電漿摻雜步驟 係包含有利用使不純物物質、相對於該等混合物質之非活 性物質、反應性物質的混合比產生變化,而控制著經導入 不純物區域的光學特性之步驟。在此乃藉由使不純物物質 的砷、磷、硼、鋁、銻、銦等物質,相對於該等的混合物 質之氦、氬、氙、氮等非活性物質、氧、矽烷、二矽烷等 反應性物質的混合比產生變化,而控制光學特性。 再者,本發明的接合之形成方法乃上述電漿摻雜步驟係 在上述退火步驟中,依促進上述經導入不純物區域中所含 不純物的電活性化,且可抑制上述基板的能量吸收之方 式,設定上述經導入不純物區域的光學常數。 藉由此方法,便可在不致使基板溫度上昇之情況下,實 現選擇性效率佳的退火。 另外,其中,退火中所照射的能量不僅為光能量,只要 廣義上屬於電磁波的話便可。光源不僅為氙閃光燈等鹵素 燈光,亦可使用照射白色光、全固態固態雷射光、準分子 雷射光等方法》 氙閃光燈光、固態雷射光、準分子雷射光,均較函素燈 光在更短波長處具有強度尖峰。例如,當習知鎢絲鹵素燈 光的情況時,在1 0 0 0 ~ 1 1 0 0 n m處具有強度尖峰,相對於此, 氙閃光燈光則在400〜500nm處、準分子雷射光在400nm以 下波長處具有尖峰。因為在短波長處具有強度尖峰,因此 便可使矽效率佳的吸收光(參照非專利文獻1、2 )。藉此, 13 312XP/發明說明書(補伯)/94-01/93130808 1373794 在基板表面的較淺部分處便將吸收光能量,可形成淺 化層。 其中,所謂「導入不純物的步驟」乃如下述實施例 體說明般,並非單純僅導入不純物,且在接著所實施 光照射為中心的退火步驟中,將依效率佳的吸收能量 式,組合著不純物物質、惰性氣體、氮氣等非活性物 氧、矽烷、二矽烷等反應性物質,並同時或逐次供應 可形成對退火步驟屬最佳的光學特性。本發明中所謂 純物導入步驟」係指上述一連串的步驟。 再者,本發明中之光照射步驟,亦可取代為照射電 的步驟,藉由追加電磁波成分,便可更有效的實現在 内的選擇性退火。 如上述所說明般,本發明乃因為依照根據波長的 值,將厚度、不純物濃度等調整成基板表面狀態適於 不純物的活性化狀態,因而可效率佳的施行退火。換 說,因為構成在此不純物所存在區域中,效率佳的活 狀態,因而半導體薄膜中、或鄰接半導體薄膜的不純 素,將有效率的擴散於半導體薄膜中,便可達電活性 可在較淺位置效率佳的形成接合。 所以,便可提供在依簡單的步驟且高通量,製作出 射電磁波波長所對應的適當基板表面狀態之後,再照 磁波而使不純物電活性化的接合之形成方法。 【實施方式.】 其次,針對本發明實施形態進行説明。 312XP/發明說明書(補伯)/94-01 /93130808 活性 中具 之以 之方 質、 ,便 「不 磁波 薄膜 理論 硼等 句話 性化 物元 化, 所照 射電 14 1373794 在此藉由對具有經導入不純物之薄膜的基板狀態,利 光學測量進行檢測,便可作成最適於活性化的狀態。此 不僅意味著不純物本身的光學測量,且亦意味著對涵蓋 膜本身之結晶狀態、因導入時的能量所造成損傷等薄膜 晶狀態之物理變化、及生成氧化層、氮化層等薄膜的化 變化在内之“複合層"狀態,施行光學測量。 (實施形態1 ) 在本實施形態1中說明基板的基本構造。如圖1所示 在η - S i ( 1 0 0 )基板1 0 0上,形成以利用在基板中將電活 化而能構成載體的不純物原子為主成分之不純物薄 110» 換句話說,不純物薄膜11 0係由非晶質薄膜所構成, 含有大置的晶格缺陷。 此狀態乃例如對半導體基板,使用較晶格鍵結能為十 高能量(數1 0 e V以上)的粒子,施行不純物導入便可獲得 當對半導體薄膜施行不純物導入之際,於使用較晶格鍵 能為十分高能量(數1 0 e V以上)之粒子的情況時,藉由對 導體基板、或形成在半導體基板上所形成半導體薄膜的 晶、或構成非晶物質的晶格,形成晶格缺陷,或者利用 純物物質本身使半導體薄膜物性產生變化,便可形成具 與原本半導體基板或半導體薄膜不同物性的不純物薄 1 1 0。而且,在此情況下,半導體基板1 0 0本身將被導入 格缺陷,而呈現從原本物性產生變化的狀態。 首先,針對本實施形態所使用之兼作電漿CVD裝置用 312XP/發明說明書(補伯)/94-01/93130808 用 係 薄 結 學 性 膜 且 分 〇 結 半 結 不 有 膜 晶 的 15 1373794 電漿摻雜裝置進行説明。本實施形態所使用的摻雜 如圖2所示,在半導體基板1 0 0導入不純物而形成 薄膜1 1 0。 其中,如後述,具備有:對在表面上形成已導入 之不純物薄膜1 1 0的半導體基板1 0 0,施行光學特 之測量手段的光源4 0 0與測光器4 1 0 ;以及根據利 量手段所獲得光學特性,控制著摻雜條件的制御手 將摻雜條件回饋控制成能獲得最佳表面狀態的條件 換句話說,此電漿摻雜裝置係具備有:真空處理室 以及在此真空處理室200内產生電漿的電漿源240 於基板托架2 6 0上,對當作被處理基體的半導體基 表面施行電漿摻雜。 然後,在此真空處理室2 0 0上連接著真空泵2 1 0 置供施行真空測量用的真空計2 3 0,在電漿源2 4 0 接著電源2 5 0。此外,在基板托架2 6 0上不同於上述 另外連接供獨自施加電勢用的電源2 7 0。 再者,在真空處理室200中設置著供導入該等氣 氣體導入機構。此氣體導入機構係由:供應摻質物質 物質的第1管線2 8 0、供應著其他物質的第2物質 管線2 9 0 (此情況下為H e )、及供應著其他第3物質 管線3 0 0 (此情況下為A r )所構成。 再者,配合需要,亦可形成具備有控制裝置的狀 控制裝置係設有:將經測光器 4 1 0所測量的光學特| 運算的計算機 3 2 0 ;根據此運算結果,決定控制條 312XP/發明說明書(補伯)/94-01/93130808 裝置係 不純物 不純物 性測量 用該測 段;俾 〇 2 0 0, :載置 板100 ’並設 上貝1J連 電源, 體用的 之第1 的第2 的第3 態,該 性進行 件的控 16 1373794 制電路3 4 Ο ;以及根據控制電路3 4 0的輸出,回饋控制著 電漿摻雜裝置之摻雜條件的控制器350。 ) 首先,將真空處理室調整於既定壓力,並依尋常方法供 應著氣體而生成電漿,並施行摻雜。 在此,針對作為摻雜源而使用氣體的情況進行説明。 首先,對真空處理室200供應著第1物質的摻質物質。 在此,將摻質物質、與不同於此摻質物質的其他物質當作 載體氣體而導入,或當作擁有既定機能的材料而導入。本 實施形態中,不同於摻質物質之性質的氣體,例如選擇如 因惰性氣體等(質量不同),而無法在矽中形成電活性的物 質。例如,H e或A r。該等之中,其他的第2物質係選擇 He,而其他的第3物質則選擇Ar。然後,從由上述第1至 第3管線2 8 0、2 9 0、3 0 0所構成的氣體導入管線導入氣體, 而在真空處理室 200内的固態基體 100表面處發生電漿 3 10° 藉由此電漿310與半導體基板100表面間之電勢差,電 漿中的帶電粒子將被拉近,而施行不純物摻雜。同時,電 漿中的電中性物質將附著或吸附於此固態基體1 0 0表面附 近。其中,表面狀態係由為基底的半導體基板1 0 0狀態、 與電漿所擁有的能量而決定,可為附著狀態,亦可為吸附。 其中,隨吸附於半導體基板1 0 0上,亦將附著於非晶質不 純物薄膜的半導體基板1 0 0表面上。 藉由此不純物摻雜步驟,上述實施形態中所説明的不純 物導入層110便形成於半導體基板100表面上。最好為能 17 312XP/發明說明書(補伯)/94-01/93丨30808 1373794 測量此不純物導入層的物性、而在真空處理室2 Ο 0内設 光源4 0 0與測光器4 1 0。然後,利用計算機3 2 0運算著 測光器1 3 0所測量的光學特性,並將此運算結果傳送給 制電路3 4 0,藉由當作回饋資訊傳送給控制器3 5 0,電漿 雜裝置便調整電漿條件,而控制著不純物導入層的物性 其中,所調整的電漿條件係施加電漿的電源電壓、或 壓施加時間與拖加時序、摻質物質與其他物質的混合比 真空度、其他物質間的混合比、含摻質物質的電漿照射 間與未含摻質物質的電漿照射時間之比等,變化該等參 而控制著不純物導入層的物性。 利用對半導體基板1 0 0為十分低的電勢差、如2 0 e V 行摻雜,便在半導體基板1 0 0表面上形成不純物薄膜層 另外,利用對半導體基板 1 0 0為十分高的電勢差, 2 0 0 e V施行摻雜,當含大量不純物的電漿直接接觸到半 體薄膜時,帶有充分高能量的離子便將侵入於半導體薄 表面中,便在半導體基板100表面上形成為不純物導入 的不純物薄膜 1 1 0。此外,當使用載體氣體的情況時, 體氣體之電漿中的離子亦將侵入於半導體薄膜表面中, 邊破壞結晶一邊混入不純物,而形成非晶質半導體層與 層的混合層。然後,若在混合層表面上,不純物超過例 混合層内可含硼濃度之飽和量的話,便將形成非晶質的 薄膜(不純物薄膜)。 圖3所示係本發明實施形態之一例,具所照射光的光 度分布與具所照射基板的光吸收係數之分布。所照射光 312XP/發明說明書(補伯)/94-01 /93130808 置 由 控 摻 〇 電 時 數 施 〇 如 導 膜 層 載 棚 如 硼 強 係 18 1373794 氙閃光燈光。此氙閃光燈光係如曲線a所示,在47 Onm附 近的波長中具有強度尖蜂。在此乃例示在375nm以上800nm 以下的波長中,具有強度尖峰的光。 圖 中 的 PD- 1 所 示 曲線係在 n-Si(100)基 板 中 經 電 漿 摻 雜 入 m 之 後 的 光 吸 收 係數。P D - 1的硼導入令 h f·含有經He 稀 釋 删 的 電 漿 J 照 射 n-Si ( 1.00 )基板而施行 電 漿 摻 雜 者 〇 摻 雜 時 間 6 0秒。 即使7秒或3 0秒的摻雜亦 能 獲 得 相 同 的 結 果 〇 PD- 1 的 經 導 入 硼之層的光吸收係數, 係 若 將 波 長 設 為 λ (η ,m ) 1 將 吸 收 ;數設為α (c πΓ 1 )的話 ,便 為 當 波 長 在 3 7 5 η m 以 上 且 未 滿 5 0 0 n m 時 a > 1 E3 8 λ ' 1 2 . 5 0 5 1 當 波 長 在 5 0 0 η m 以 上 且 未 滿 6 0 0 n m 時 a > 1 E24 λ · 7 . 2 6 8 4 7 當 波 長 在 60 On m 以 上 且 未 滿 7 0 0 n m 時 a > 2Ε1 9 λ ' 5 . 5 8 7 3 9 當 波 長 在 7 0 On m 以 上. S.: 8 0 0 n m 時 α > 1 El 7 λ ·4. 7 7 8: 2 〇 由 圖 3 中 得 知 i 相 較 於 η - -Sid 丨0 0 )基板之 下,PD-1在 電 漿 摻 雜 後 對 Si 閃 光 燈 光 的 光 吸 收 係數較高。 圖 中 的 PD-2所示曲線係依 不同於Ρ D - 1 的 條 件 施 行 電 漿 摻 雜 時 的 光 吸 收 係 數。摻雜| 涛間 3 0秒。 PD- 2 在 相 較 於 η - Si(l 0 0 )基相 ΐ或PD-1之下, 吸收係數呈 現 更 南 值 〇 圖 4 係 本 發 明 實 施形態之- -例,顯示當 所 B3 »»«> 射 之 光 為 雷 射 的 情 況 時 > 應 昭 4 射於被照 射基板上的 光 之 吸 收 係 數 分 布 〇 當 所 B3 射 的 光 係如雷射之類由單一波 長 所 構 成 的 情 況 時,相較於對波長具有強度分布的光之下,摻雜層與 η - S i ( 1 0 0 )基板的光吸收係數差,必需設為更大。P D - 3係 調整摻雜條件,依適應5 0 0 ~ 5 5 0 n m波長之雷射狀態,所製 19 312XP/發明說明書(補伯)/94-0 ] /93130808 1373794 成的摻雜層之光吸收係數曲線。當吸收係數較小於此曲線 的情況時,雷射退火後的硼將擴散至深處。即,僅當經導 入硼的層對375nm以上800nm以下之光的光吸收係數,為 a > 1 E 2 4 A - 7 ·16 °3之情況時,才能在使硼深度分布不致有 太大變動而可使電活性化。當吸收係數較小於圖中 PD-3 所示曲線的情況時,表面的摻雜層並未充分的吸收雷射能 量,判斷摻雜層下方的矽基板吸收能量的比率較高之緣故。 使用表 1,說明實施例的硼擴散深度。硼擴散深度係設 定為硼濃度達1E18chT3時的深度,依 Xj表示。而且,將 摻雜後的X j與經光照射後的X j之差設為△ X j。實施例A 係P D - 1的電漿摻雜,與照射著3 7 5 n m以上8 0 0 n m以下之波 長令具有強度尖峰且對波長具有強度分布之光的步驟組 合。此時,△ X j係從數n m到4 n m以下。’將此時的△ X j平 均值設為1,而將其他樣本的△ X j格式化,並進行説明。 實施例B係P D - 3的電漿摻雜,與照射著3 7 5 n m以上8 0 0 n m 以下之雷射光的步驟組合。此時的△ X j 係與實施例 A同 等,其比值為0. 9。 (表1) 實施例A 實施例B 比較例 △ Xj比 1 . 0 0.9 10 如上述,藉由施行電聚摻雜,相較於η - S i ( 1 0 0 )之下, 便可依單一步驟簡單的製成光吸收係數較高的摻雜層。此 外,藉由適當選擇摻雜層的光學特性與所照射的光,便可 在X j幾乎無變化的情況下,使硼電活性化,可形成高性能 20 312XP/發明說明書(補伯)/94-01/93130808 1373794 的淺接合。其_ ,藉由改變電漿摻雜條件,便可輕易的調 整摻雜層的光學特性。 其次,針對比較例進行說明。 使用表1,說明實施例與比較例的硼擴散深度之不同。 對經電漿摻雜而導入硼之後的摻雜層之光吸收係數為 P D - 1之樣本,照射在3 7 5 n m以上8 0 0 n m以下波長中具強度 尖峰的雷射。即,比較例係組合著P D - 1的電漿摻雜、與在 375nm以上800nm以下波長中具強度尖峰的雷射。PD-1之 經電漿摻雜過的試料,在PD層所吸收的光能量,較PD-2 小 1 0倍左右。所以,在較 P D層更深的基板,在此為如 n-Si(lOO)的光吸收比率將提昇。因為n-Si(100)的光吸收 係數較小,因此光能量將到達較深範圍。即,硼將擴散至 深處。在此若比較△ X j的話,相對於實施例A為1之下, 比較例.將達1 0左右。即,比較例相較於實施例之下,硼將 擴散達1 0倍深度處,得知將無法形成標的之淺接合。 另外,上述實施形態雖針對藉由在 η - S i ( 1 0 0 )基板上形 成硼擴散層,而形成淺pn接合的方法進行說明,但是,並 不僅限於 η - S i ( 1 0 0 )基板,數度傾斜者亦可,而且即使不 純物當然亦可改變為導電型。此外,因為在化合物半導體 的接合形成中亦可實現抑制溫度上升,因而將降低接合位 準的偏差,能實現可靠性高的pn接合。 雖參照特定實施形態詳細說明本發明,但是在未脫逸本 發明精神與範圍之前提下,均可施行各種變更或修正,此 係熟習此技術者可輕易思及。 21 312XP/發明說明書(補伯)/94-01/93 1 30 8 08 1373794 本申請案係根據2 Ο Ο 3年1 0月9日申請的曰本專利申請 案No. 2003-350368,參照其内容並納入本案中。 (產業上之可利用性) 如 上 述 所 說 明 5 依 09 * »*、 本 發 明 的 話 , 因 為 在 製 成 對 應 著 所 照 射 電 磁 波 波 長 的 適 當 基 板 表 面 狀 態 之 後 J 再 BS 射 電 磁 波 而 使 不 純 物 電. 活 性 化 > 因 此 便 可 依 簡 單 步 驟 且 通 量 向 的 輕 易 形 成 淺 接 合 » 對 細 微 半 導 體 積 體 電 路 的 形 成 屬 有 效 的 方 法 〇 [ 圖 式 簡 單 說 明 ] 圖 1 為 本 發 明 實 施 形 態 的 基 板 示 意 圖 0 圖 2 為 供 本 發 明 實 施 形 態 之 形 成 基 板 用 的 摻 雜 裝 置 示 意 圖 〇 圖 3 為 顯 示 本 發 明 實 施 例 之 換 雜 層 光 學 特 性 與 所 昭 射 光 的 強 度 分 布 之 組 合 例 之 圖 〇 圖 4 為 顯 示 本 發 明 實 施 例 與 比 較 例 的 摻 雜 層 光 學 特 性 之 圖 〇 [ 主 要 元 件 符 號 說 明 ] 1 00 半 導 體 基 板 11 0 不 純 物 薄 膜 20 0 真 空 處 理 室 2 1 0 真 空 泵 2 3 0 真 空 計 240 電 漿 源 2 5 0 電 源 312XP/發明說明書(補伯)/94-01/93130808 22 1373794
260 基 板 托 架 270 電 源 280 供 應 摻 質 物 質 的 管 線 2 9 0 供 應 其 他 物 質 1 的 管 線 300 供 應 其 他 物 質 2 的 管 線 3 10 電 漿 320 計 算 機 340 控 制 電 路 3 5 0 控 制 器 400 光 源 4 10 測 光 器 312XP/發明說明書(補伯)/94-01/93丨30808 23

Claims (1)

1373794 APR 2 5 2012 替換本 十、申請專利範圍: '—— 1. 一種接合之形成方法,其包含有: 將包含He之電漿或包含Ar之電漿照射至基板之步驟; 將不純物導入於上述基板之步驟;以及 照射電磁波而使上述不純物電活性化之步驟, 上述電磁波之照射步驟為照射在3 7 5 n m以上波長中具有 強度尖峰之光的步驟;其中, 藉由對上述基板導入上述不純物而形成之層的光,在將 波長設為;I ( n m )、吸收係數設為a ( c πΓ 1 )時,其吸收係數 至少滿足下述其中之一:當波長在375nm以上且未滿500nm 時α > 1E38A-12 5。5,當波長在500nm以上且未滿600nm時 α > 1Ε24λ -72684,當波長在600nm以上且未滿700nm時α > 2Ε19λ -5·5873,當波長在700nm以上且未滿800nm時α > 1Ε1 7 Λ - 4. 7 7 8 2。 2. —種接合之形成方法,其包含有: 將包含He之電漿或包含Ar之電漿之任一者與包含可成 為不純物之粒子的電漿照射至基板,藉此將上述不純物導 入於上述基板之步驟;以及 照射電磁波而使上述不純物電活性化之步驟, 上述電磁波之照射步驟為照射在3 7 5 n m以上波長中具有 強度尖峰之光的步驟;其中, 藉由對上述基板導入上述不純物而形成之層的光,在將 波長設為λ ( n m )、吸收係數設為a ( c m _1 )時,其吸收係數 至少滿足下述其中之一:當波長在375nm以上且未滿500nm 24 93130808 1373794 時α > 1E38A叫2·5。5,當波長在500nm以上且未滿600nm時 α >1Ε24λ-7 2684,當波長在600nm以上且未滿700nm時α > 2Ε19λ -5.5873,當波長在700nm以上且未滿800nm時α > 1 Ε 1 7 λ 7 7 8 2。 3. 如申請專利範圍第1或 2項之接合之形成方法,其 中,上述電漿係以氦為主成分。 4. 如申請專利範圍第1或 2項之接合之形成方法,其 中,上述電漿僅為氦。 5. 如申請專利範圍第1或 2項之接合之形成方法,其 中,上述電漿照射步驟係藉由氦電漿來形成非晶質層。 6. 如申請專利範圍第1或 2項之接合之形成方法,其 中,藉由對上述基板導入上述不純物而形成之層的光,在 將波長設為λ ( n m )、吸收率設為A ( % )之時,其吸收率至少 滿足下述其中之一:當波長在375nm以上且未滿500nm時A > 7E32 λ -12· 316 .當波長在500nm以上且未滿600nm時A> 2Ε19λ-7·278,當波長在600nm以上且未滿700nm時A>4E14 λ-5·58",當波長在700nm以上且未滿800nm時A>2E12 ^ - 4 . 7 7 7 3 〇 7. 如申請專利範圍第1或 2項之接合之形成方法,其 中,上述基板為矽基板;上述不純物為供應給上述矽基板 表面的棚。 8. 如申請專利範圍第1或 2項之接合之形成方法,其 中,上述電磁波之照射步驟為照射在 3 7 5 n m以上且 8 0 0 n m 以下之波長處具有強度尖峰之光的步驟。 25 93130808 1373794 9. 如申請專利範圍第8項之接合之形成方法,其中,在 上述375nm以上且800nm以下之波長處具有強度尖峰之光 係氙閃光燈光^ 10. 如申請專利範圍第 7項之接合之形成方法,其中, 上述 Si基板為具有(100)面的基板或保有自(100)面傾斜 數度的面。 11. 如申請專利範圍第 7項之接合之形成方法,其中, 相對於波長375nm以上且800nm以下的光,上述導入硼之 層的光,在將波長設為;l(nm)、吸收率設為A(%)時,其吸 收率為 A > 1 E1 9 λ -6· 8 3 3。 12. 如申請專利範圍第 7項之接合之形成方法,其中, 相對於波長375nm以上且800nm以下的光,上述導入硼之 層的光,在將波長設為又(nm)、吸收係數設為a (cm_1)時, 其吸收係數為a > 1 E 2 4又_ 7 · 1 6 9 3。 1 3.如申請專利範圍第1或2項之接合之形成方法,其 中,上述不純物導入步驟係利用電漿摻雜而將上述不純物 導入之步驟。 14.如申請專利範圍第1或2項之接合之形成方法,其 中,上述基板係表面上形成有矽薄膜的SOI基板。 1 5.如申請專利範圍第1或2項之接合之形成方法,其 中,上述基板係表面上形成有矽薄膜的應變矽基板。 16.如申請專利範圍第1或2項之接合之形成方法,其 中,上述基板係表面上形成有多晶矽薄膜的玻璃基板。 1 7. —種被處理物,係採用申請專利範圍第1或2項之 26 93130808 1373794 接合之形成方法所形成。 93130808 27 1373794
APR 2 5 2012 替換頁 93130808 28
TW093130808A 2003-10-09 2004-10-08 Junction-forming method and object to be processed and formed by using the same TW200520063A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003350368 2003-10-09

Publications (2)

Publication Number Publication Date
TW200520063A TW200520063A (en) 2005-06-16
TWI373794B true TWI373794B (zh) 2012-10-01

Family

ID=34431045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093130808A TW200520063A (en) 2003-10-09 2004-10-08 Junction-forming method and object to be processed and formed by using the same

Country Status (7)

Country Link
US (3) US7981779B2 (zh)
EP (1) EP1672683A4 (zh)
JP (1) JP4979234B2 (zh)
KR (1) KR101107766B1 (zh)
CN (2) CN101436534B (zh)
TW (1) TW200520063A (zh)
WO (1) WO2005036626A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322893A (ja) * 2004-04-05 2005-11-17 Toshiba Corp 不純物添加方法及び半導体装置の製造方法
US20090035878A1 (en) * 2005-03-31 2009-02-05 Yuichiro Sasaki Plasma Doping Method and Apparatus
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
US8410712B2 (en) * 2008-07-09 2013-04-02 Ncc Nano, Llc Method and apparatus for curing thin films on low-temperature substrates at high speeds
JP5457045B2 (ja) 2009-02-12 2014-04-02 パナソニック株式会社 半導体装置及びその製造方法
JP2013051221A (ja) 2009-12-28 2013-03-14 Panasonic Corp 半導体装置の製造方法及びプラズマドーピング装置
KR101765731B1 (ko) * 2011-03-09 2017-08-08 삼성디스플레이 주식회사 금속 패턴의 형성 방법 및 이를 포함한 표시 기판의 제조 방법
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
US9911660B2 (en) 2016-04-26 2018-03-06 Lam Research Corporation Methods for forming germanium and silicon germanium nanowire devices

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897863A (ja) 1981-12-07 1983-06-10 Toshiba Corp 半導体装置の製造方法
JPS63299328A (ja) 1987-05-29 1988-12-06 Matsushita Electric Ind Co Ltd 不純物導入方法
JPH03218638A (ja) 1989-08-11 1991-09-26 Seiko Instr Inc 半導体装置の製造方法
JPH05206053A (ja) * 1992-01-30 1993-08-13 Matsushita Electric Ind Co Ltd 結晶損傷除去装置
JPH05206045A (ja) 1992-01-27 1993-08-13 Hitachi Ltd 半導体装置の製造方法
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JPH0712085B2 (ja) 1992-10-22 1995-02-08 株式会社半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置の作製方法
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Mis型半導体装置の作製方法
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
JP2919254B2 (ja) * 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
US5897346A (en) * 1994-02-28 1999-04-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing a thin film transistor
JPH08279475A (ja) 1995-04-04 1996-10-22 Murata Mfg Co Ltd 化合物半導体における能動層の形成方法
US5956581A (en) * 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH0917867A (ja) * 1995-06-30 1997-01-17 Nkk Corp 半導体装置におけるコンタクト部の形成方法
JP2848439B2 (ja) * 1995-11-10 1999-01-20 日本電気株式会社 半導体装置の製造方法
US6391690B2 (en) 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
JP3545526B2 (ja) 1996-01-19 2004-07-21 株式会社東芝 半導体装置の製造方法
US5892235A (en) * 1996-05-15 1999-04-06 Semiconductor Energy Laboratory Co., Ltd. Apparatus and method for doping
TW548686B (en) * 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
JP3749924B2 (ja) 1996-12-03 2006-03-01 富士通株式会社 イオン注入方法および半導体装置の製造方法
US5908307A (en) 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
GB2343550A (en) * 1997-07-29 2000-05-10 Silicon Genesis Corp Cluster tool method and apparatus using plasma immersion ion implantation
JPH1154451A (ja) * 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
TW388087B (en) * 1997-11-20 2000-04-21 Winbond Electronics Corp Method of forming buried-channel P-type metal oxide semiconductor
JP3523093B2 (ja) * 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
US6071782A (en) * 1998-02-13 2000-06-06 Sharp Laboratories Of America, Inc. Partial silicidation method to form shallow source/drain junctions
JP3054123B2 (ja) * 1998-06-08 2000-06-19 アプライド マテリアルズ インコーポレイテッド イオン注入方法
US6037204A (en) * 1998-08-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Silicon and arsenic double implanted pre-amorphization process for salicide technology
US6030863A (en) * 1998-09-11 2000-02-29 Taiwan Semiconductor Manufacturing Company Germanium and arsenic double implanted pre-amorphization process for salicide technology
KR100316707B1 (ko) * 1999-02-05 2001-12-28 윤종용 모스 트랜지스터 및 그 제조방법
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
TW423052B (en) * 1999-09-06 2001-02-21 Taiwan Semiconductor Mfg Preprocess of metal silidation manufacturing process
KR100635975B1 (ko) * 2000-02-14 2006-10-20 동경 엘렉트론 주식회사 플라즈마 처리 장치 및 방법과, 플라즈마 처리 장치용 링 부재
EP1264335A1 (en) * 2000-03-17 2002-12-11 Varian Semiconductor Equipment Associates Inc. Method of forming ultrashallow junctions by laser annealing and rapid thermal annealing
JP3851752B2 (ja) * 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
US6265321B1 (en) * 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps
JP2001326190A (ja) * 2000-05-17 2001-11-22 Nec Corp 薄膜処理方法及び薄膜処理装置
JP4171162B2 (ja) * 2000-05-30 2008-10-22 三洋電機株式会社 光起電力素子およびその製造方法
US6893907B2 (en) * 2002-06-05 2005-05-17 Applied Materials, Inc. Fabrication of silicon-on-insulator structure using plasma immersion ion implantation
KR100962054B1 (ko) * 2000-12-05 2010-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2002184710A (ja) 2000-12-18 2002-06-28 Sony Corp 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
TW546846B (en) 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
JP2003007636A (ja) 2001-06-26 2003-01-10 Sony Corp ドーピング量削減方法
US20030040130A1 (en) 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
JP2003086629A (ja) 2001-09-13 2003-03-20 Hitachi Ltd Cof型半導体装置及びその製造方法
US6713819B1 (en) * 2002-04-08 2004-03-30 Advanced Micro Devices, Inc. SOI MOSFET having amorphized source drain and method of fabrication
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
US7135423B2 (en) * 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
JP2004014878A (ja) 2002-06-07 2004-01-15 Sharp Corp 半導体基板の製造方法及び半導体装置
JP2004158627A (ja) 2002-11-06 2004-06-03 Renesas Technology Corp 半導体装置の製造方法
TW200409279A (en) * 2002-11-27 2004-06-01 Promos Technologies Inc Method for forming trench isolation
JP4544447B2 (ja) * 2002-11-29 2010-09-15 パナソニック株式会社 プラズマドーピング方法
US20040235281A1 (en) * 2003-04-25 2004-11-25 Downey Daniel F. Apparatus and methods for junction formation using optical illumination
JP4589606B2 (ja) * 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
CN100437912C (zh) * 2003-08-25 2008-11-26 松下电器产业株式会社 杂质导入层的形成方法和器件的制造方法
JP2005223218A (ja) * 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 不純物導入方法
US20050196961A1 (en) * 2004-03-08 2005-09-08 Da Zhang Method for forming a semiconductor device having metal silicide
US7501332B2 (en) * 2004-04-05 2009-03-10 Kabushiki Kaisha Toshiba Doping method and manufacturing method for a semiconductor device
KR101123788B1 (ko) * 2004-12-13 2012-03-12 파나소닉 주식회사 플라즈마 도핑 방법
US20060205192A1 (en) * 2005-03-09 2006-09-14 Varian Semiconductor Equipment Associates, Inc. Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition
CN101160643B (zh) * 2005-05-12 2012-04-18 松下电器产业株式会社 等离子体掺入方法和等离子体掺入设备
JP4940635B2 (ja) * 2005-11-14 2012-05-30 東京エレクトロン株式会社 加熱装置、熱処理装置及び記憶媒体

Also Published As

Publication number Publication date
TW200520063A (en) 2005-06-16
US7981779B2 (en) 2011-07-19
CN100454491C (zh) 2009-01-21
EP1672683A4 (en) 2008-10-01
CN101436534A (zh) 2009-05-20
US20070042578A1 (en) 2007-02-22
US20110237056A1 (en) 2011-09-29
JP4979234B2 (ja) 2012-07-18
EP1672683A1 (en) 2006-06-21
JPWO2005036626A1 (ja) 2006-12-28
CN101436534B (zh) 2012-02-08
KR20060123104A (ko) 2006-12-01
CN1868035A (zh) 2006-11-22
KR101107766B1 (ko) 2012-01-20
WO2005036626A1 (ja) 2005-04-21
US20080135980A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
KR102082191B1 (ko) 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법
US20110237056A1 (en) Method for making junction and processed material formed using the same
US20070293056A1 (en) Surface Modification Method for Solid Sample, Impurity Activation Method, and Method for Manufacturing Semiconductor Device
Tabbal et al. Formation of single crystal sulfur supersaturated silicon based junctions by pulsed laser melting
US10396120B2 (en) Method for producing semiconductor epitaxial wafer and method of producing solid-state imaging device
CN1452223A (zh) 半导体装置及半导体装置的制造方法
CN1751381A (zh) 杂质导入方法
JP5054973B2 (ja) 不純物導入方法
CN109196622B (zh) 深结电子器件及其制造方法
JP6604300B2 (ja) シリコン接合ウェーハの製造方法
Prucnal et al. Millisecond annealing for advanced doping of dirty-silicon solar cells
Batalov et al. Pulsed laser annealing of highly doped Ge: Sb layers deposited on different substrates
CN108885998B (zh) 外延晶圆的制造方法及外延晶圆
CN111902911A (zh) 半导体外延晶片的制造方法以及半导体器件的制造方法
JP6604294B2 (ja) シリコン接合ウェーハの製造方法
Dimassi et al. Grooving of grain boundaries in multicrystalline silicon: Effect on solar cell performance
RU2660220C2 (ru) Способ повышения эффективности легирования и изменения типа проводимости аморфного гидрогенизированного кремния, слабо легированного акцепторными примесями
JPWO2005034221A1 (ja) 基板およびその製造方法
Yoo et al. Ultraviolet (UV) Raman characterization of ultra-shallow ion implanted silicon
Sobolev et al. Structural and luminescent properties of electron-irradiated silicon
Yu et al. Study on optical and electrical properties of gold-doped silicon fabricated by femtosecond laser
Krockert Development and characterization of a low thermal budget process for multi-crystalline silicon solar cells
Krockert Development and characterization of a low thermal budget process for multi-crystalline silicon solar cells: Development and characterization of a low thermal budget process for multi-crystalline silicon solar cells