CN101160643B - 等离子体掺入方法和等离子体掺入设备 - Google Patents

等离子体掺入方法和等离子体掺入设备 Download PDF

Info

Publication number
CN101160643B
CN101160643B CN2006800125087A CN200680012508A CN101160643B CN 101160643 B CN101160643 B CN 101160643B CN 2006800125087 A CN2006800125087 A CN 2006800125087A CN 200680012508 A CN200680012508 A CN 200680012508A CN 101160643 B CN101160643 B CN 101160643B
Authority
CN
China
Prior art keywords
plasma
impurity
film
vacuum tank
mixes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800125087A
Other languages
English (en)
Other versions
CN101160643A (zh
Inventor
佐佐木雄一朗
冈下胜己
伊藤裕之
水野文二
奥村智洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101160643A publication Critical patent/CN101160643A/zh
Application granted granted Critical
Publication of CN101160643B publication Critical patent/CN101160643B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供了一种等离子体掺入方法，即使在等离子体处理重复时，每次可以实现从膜到硅基板的相同剂量。在该等离子体掺入方法中，样品安装在真空容器内的样品电极上，且等离子体在真空容器内产生以允许等离子体内的杂质离子碰撞到样品表面且因此在样品表面上形成杂质掺入层。该等离子体掺入方法包括提供真空容器的维护步骤，该真空容器具有设有包含上述杂质的膜的内壁，该膜起作用使得由于等离子体中离子轰击固定于该真空容器内壁上的该包含杂质的膜通过溅射引入样品表面内的杂质的数量保持不变，即使当该包含杂质离子的等离子体在真空容器内重复产生时；将该样品安装于样品电极上的步骤；以及施加该包含杂质离子的等离子体从而将杂质离子注入该样品，以及通过溅射固定到该真空容器内壁的包含杂质的膜而将该杂质引入样品的步骤。

Description

等离子体掺入方法和等离子体掺入设备
技术领域
本发明涉及等离子体掺入方法、用于该等离子体掺入方法的等离子体掺入设备、以及使用该等离子体掺入方法形成的硅基板。具体而言，本发明涉及执行将杂质掺入例如半导体基板等的固体样品的表面的等离子体掺入的方法。 
背景技术
作为用于将杂质掺入固体样品的表面的方法，已知存在等离子体掺入(PD)方法，该等离子体掺入方法将杂质电离并以低能量将电离的杂质掺入固体(例如，见专利文献1)。 
同时，在掺入杂质的方法中，离子注入方法目前使用最为广泛。从非专利文献1显见，等离子体掺入方法在ITRS2003中也被描述为下一代离子注入技术。等离子体掺入方法不同于离子注入方法。 
现在将详细描述离子注入和等离子体掺入之间的技术差异。 
在离子注入方法中，使用具有下述配置的设备。该设备包括离子源，由气体产生等离子体；分析磁体，执行质量分离从而选择从该离子源提取的离子中的期望离子；电极，加速该期望离子；以及处理腔，将该加速的期望离子注入到硅基板。在离子注入中，为了将杂质注入至浅的位置，优选地将从该离子源提取离子的能量以及加速能量设置为低的能量。 
然而，当提取能量设置为低的能量时，将被提取的离子的数目减少。此外，当加速能量设置为低的能量时，当离子束从离子源传输到晶片时，束直径由于离子之间的排斥力而加宽。因此，离子束会碰撞到束线路(beam line)的内壁，且因此大量离子将损失。为此，注入工艺的产量将降低。例如，当B+离子被注入时，如果加速能量为2keV以下时，产量开始降低。随后，如果加速能量为0.5keV以下，束传输本身变得困难。此外，即使加速能量降低到0.5keV，B离子可以注入到约20nm的深度。亦即，对于形成具有更薄厚度的延展电极的情形，产率会显著降低。 
相反，在等离子体掺入方法中，使用具有下述配置的设备。该设备包括在其中可布置有硅基板的圆柱形真空容器内感应产生等离子体的等离子体发生源、其上布置有硅基板的偏置电极、以及调整该偏置电极的电势的偏置电源。亦即，该设备具有这样的配置，其中未设有分析磁体和加速电极，这不同于离子注入中使用的设备。用做等离子体源和晶片支架的偏置电极设于真空容器内。随后，离子被将产生于该等离子体和该晶片之间的电势所加速和引导。采用这种配置，由于可以直接使用低能等离子体，与离子注入相比，大量的低能离子可以辐射到晶片上。亦即，剂量率相当高。因此，在低能B离子注入中，可以保持高的产量。 
随着等离子体掺入方法的应用，发明人已经发展出一种形成具有非常小的厚度和低电阻的源极至漏极(source-to-drain)延展电极的工艺技术。该新的工艺技术已知为具有特定效果的工艺技术(非专利文献2)。 
在该方法中，从气体导入口引入的掺入材料气体例如B2H6被具有微波波导和电磁体的等离子体发生单元等离子体化。随后，等离子体中的硼离子被高频电源供应到样品表面。 
随着半导体器件的尺寸减小以及高的集成度，杂质掺入区域中的特性非常重要。其中，剂量(杂质掺入数量)决定低电阻，低电阻是确定元件特性的一个重要要素。因此，剂量的控制非常重要。 
如果使用等离子体掺入方法，则可以看出，可以形成具有非常小的厚度和低电阻的源极至漏极延展电极。然而，尚未发展出用于控制元件特性的剂量控制方法。迄今为止，通过改变等离子体掺入时间来改变剂量的方法已经得到测试，但是该方法未获得足够的控制精确度且因此不实用。 
这种情形下，发明人已经建议下述方法，该方法通过尽可能大地稀释对人体有着重大危险的有毒B2H6来提高安全性，可以稳定地产生和保持等离子体而不降低掺入效率，且可以容易地执行掺入剂剂量的控制。在这种方法中，使用具有低电离能的He气体来稀释作为包含待掺入杂质的材料的B2H6 气体，且随后B2H6被释放(专利文献2)。在该方法中，已经建议B2H6的浓度优选小于0.05％。 
当浓度低时，例如约0.05％，尽管未报导该剂量容易控制，通过改变时间同时保持气体浓度不变来改变剂量。亦即，当B2H6气体浓度低时，相对于时间的改变而言的剂量的改变是小的，因此剂量容易控制。这里，存在这 样的进步，即，剂量的控制精确度增加。然而，在通过在真空容器内产生等离子体并使等离子体内的杂质离子碰撞样品表面而在样品表面内形成杂质掺入层的等离子体掺入方法中，每次等离子体辐射到硅基板上时，该剂量改变，即使是在相同的等离子体条件下，且再现性降低。这是因为，即使等离子体在真空容器内产生从而将离子注入到硅基板内，真空容器内的状态每次相应地改变。因此，难以具有良好再现性地调整剂量。此外，由于真空容器内的状态每次均改变，难以均匀地保持硅基板的面内剂量。通过调整可能的参数或该设备的形状可以使剂量变得均匀，但是无法重复地再现该均匀的剂量。 
专利文献1：美国专利No.4912065(说明书) 
专利文献2：JP-A-2004-179592 
专利文献3：日本专利No.3340318 
非专利文献1：Column of Shallow Junction Ion Doping of Figure 30 ofFront End Process in International Technology Roadmap for Semiconductors2001 Edition(ITRS2001) 
非专利文献2：Y.Sasaki，et al.，Symp.on VLSI Tech.p180(2004) 
非专利文献3：B.Mizuno et al.，Plasma Doping into the side-wall of asub-0.5μm width Trench，Ext.Abs.of International Conference on SSDM，p.317(1987) 
非专利文献4：B.Mizuno et al.，Plasma Doping for silicon，Surface Coatingtech.，85，51(1996) 
非专利文献5：B.Mizuno et al.，Plasma Doping of Boron for Fabricating theSurface Channel Sub-quarter micron PMOSFET，Symp.VLSI Tech，p.66(1996) 
发明内容
<本发明解决的问题> 
如前所述，已知真空容器内的状态每次都变化，但是发生该变化的原因不清楚。各种研究的结果为，发明人注意到膜形成于作为等离子体腔的真空容器的内壁上且膜的状态变化。具体而言，如果等离子体掺入处理使用B2H6 气体和氦气的混合气体等离子体来重复，则膜的颜色浓度和膜的形成区域改变。亦即，发明人已经注意到膜的厚度变得更大且膜的形成区域增大。从这 个角度出发最终完成本发明。发明人已经假设，当固定到真空容器内壁的包含杂质的膜受到等离子体中的离子攻击(溅射)时，样品表面的等离子体浓度改变，或者该变化是通过膜厚度或者膜的形成区域而改变。此外，发明人已经假设，该改变依赖于单位体积的膜内包含的杂质的浓度。 
<解决问题的手段> 
根据发明人的实验结果，从固定到真空容器内壁的包含杂质的膜掺入到硅基板表面的杂质的剂量每次均变化。 
考虑到上述问题而完成了本发明，且本发明的目的是提供一种等离子体掺入方法，其可以使从膜到硅基板的剂量每次都是均匀的，即使该等离子体处理重复。 
本发明基于与迄今为止的等离子体掺入的常识相反的技术思想来进行剂量控制和面内均匀性。根据已知的等离子体掺入的常识，杂质是从等离子体中的离子、气体、自由基掺入的，且材料是从连接到真空容器的气管作为气体被供应。亦即，气体中包含的杂质的数量、气体浓度或压力、气体混合比例等决定掺入半导体基板表面的杂质的数量。因此，经过设计，使得等离子体浓度或气流和压力分布在半导体基板的表面上是均匀的。此外，通过调整将供应的气体中包含的杂质的浓度从而调整等离子体中包含的杂质的浓度，或者通过调整等离子体的辐射时间，由此来进行剂量的调整。 
相反，作为本发明的前提，已经注意到从气管作为气体供应、随后被等离子体化、且随后掺入半导体基板表面的杂质的比例仅仅是等离子体掺入所掺入的杂质的总量的15％至30％。该数值与已知的常识是相反的。在相关技术中，工艺和整个设备的设计是基于来自气体等离子体的剂量为主要因素的思想。此外，在本发明中，对于对应于剩余85％至70％的该主要因素，表观上存在下述现象。亦即，在重复执行等离子体掺入时，形成为固定于真空容器内壁的包含杂质的膜暴露于等离子体且被溅射。随后，之前掺入该膜的杂质再次释放到等离子体内，且释放的等离子体被掺入半导体基板的表面。发明人认为，更精确地确定这些因素相对于剂量的比例需要进一步研究，且依赖于等离子体掺入的条件，但是重要的是减少相关技术中视为主要因素的来自等离子体的剂量的比例。如相关技术中所考虑，即使等离子体的参数被调整，但可以看出，无法稳定地控制剂量，稳定地保持重复均匀性，以及进行具有良好再现性的工艺。亦即，为了控制剂量，稳定地保持重复均匀性， 以及进行具有良好再现性的工艺，需要控制作为主要因素的来自包含杂质的膜的剂量并保证稳定性。亦即，需要调整固定到真空容器内壁的包含杂质的膜。 
根据本发明一个方面，提供了一种等离子体掺入方法，其将样品置于真空容器内的样品电极上，在真空容器内产生等离子体，且使等离子体内的杂质离子碰撞及样品表面，从而在样品表面内形成杂质掺入层。该等离子体掺入方法包括准备真空容器的维护步骤，该真空容器具有形成于其内壁上的包含杂质的膜，使得当固定到该真空容器的内壁的包含杂质的膜受到等离子体中的离子攻击时，通过溅射而掺入该样品表面的杂质的数量不改变，即使包含该杂质离子的等离子体在该真空容器内反复地产生；将该样品安装于样品电极上的步骤；以及辐射包含该杂质离子的等离子体从而将杂质离子注入到该样品中，及通过固定到该真空容器内壁的包含杂质的膜的溅射而将该杂质掺入样品的步骤。 
依据这种配置，该膜形成于该真空容器的内壁上，使得从该真空容器内壁的包含杂质的膜通过溅射而掺入样品的杂质的数量不改变，且随后进行等离子体掺入。因此，可以具有良好再现性地稳定地执行杂质掺入。 
在依据本发明该方面的等离子体掺入方法中，该维护步骤可包括，在形成包含杂质的膜之前，除去固定到该真空容器内壁的包含杂质的膜的子步骤。 
采用这种配置，附着到真空容器的内壁的该杂质一旦被除去之后，该包含杂质的膜依据条件而再次形成。因此，可靠性可以改善。 
在依据本发明该方面的等离子体掺入方法中，该样品可以是硅基板，且固定到该真空容器内壁的包含杂质的膜可以形成为使得，当该杂质的剂量在±10％的容差内处于相同水平时，即使包含杂质离子的等离子体反复地在该真空容器内产生，该剂量在硅基板的表面内是均匀的。 
采用这种配置，可以高精度地进行该控制。 
依据本发明该方面的等离子体掺入方法可进一步包括调整该真空容器的内壁的形状使得将附着到该真空容器内壁的杂质的数量具有期望值的步骤。 
例如，该真空容器的内壁的形状调整为使得，当该膜的形成完成时，从包含杂质离子的等离子体掺入的杂质的分布以及通过从固定到该真空容器 内壁的包含杂质的膜溅射而掺入的杂质的分布的总分布在该硅基板的表面内是均匀的。重要且更优选的是进行调整使得，当该膜的形成完成时该浓度变得均匀。如此，可以具有良好再现性地实现均匀的等离子体掺入。当该真空容器的内壁的形状调整为使得，在膜形成之前或者在膜正在形成时该杂质的剂量分布变得均匀，因为在重复等离子体掺入时，该真空容器的内壁的状态即膜的状态改变，难以再现均匀性。 
依据本发明该方面的等离子体掺入方法可进一步包括调整气体供应方法使得将附着到该真空容器的内壁的杂质的数量具有期望值的步骤。 
例如，具有暗色的，即具有大的厚度的包含杂质的膜可能形成于气体喷口附近。为此，剂量在靠近气体喷口的部分内变大，且在远离该气体喷口的部分内变小。因此，通过调整气体喷口和半导体基板，可以改善剂量的面内均匀性。例如，通过相对于该气体喷口来移动例如转动该半导体基板，由此可以改善面内均匀性。 
在依据本发明该方面的等离子体掺入方法中，该维护步骤可包括下述子步骤，即，在等离子体掺入设备中提供真空容器，其中从该真空容器除去该包含杂质的膜，以及随后在该真空容器内产生包含杂质离子的等离子体从而形成包含该杂质离子的膜。 
依据该配置，可以具有良好控制性地获得高精确的杂质分布图(profile)而不使用特殊的装置。 
在依据本发明该方面的等离子体掺入方法中，包含该杂质离子的膜的形成步骤可在单独提供的等离子体掺入设备中提供该真空容器从而形成膜，其中在该维护步骤中从该真空容器除去该包含杂质的膜，以及可在该真空容器内产生包含杂质离子的等离子体从而形成包含杂质的膜。 
依据该配置，使用附加的装置来执行期望的控制，且因此可以具有良好控制性地获得高精确的杂质分布图。 
依据本发明该方面的等离子体掺入方法可进一步包括通过从固定到该真空容器的内壁的包含杂质的膜溅射同时测量和管理该真空容器的内壁的温度而将杂质掺入该样品的步骤。 
采用这种配置，已经发现，从包含杂质的膜掺入该半导体基板的杂质的数量随该真空容器的内壁的温度而改变。因此，为了保持杂质数量恒定，优选地保持该真空容器的内壁的温度恒定。此外，为了将从该膜掺入的杂质的 数量设置为期望值，优选地将该真空容器的内壁的温度调整为期望温度。 
此外，在本发明中，虚拟腔(dummy chamber)可置于该真空容器内以覆盖该内壁，且膜可以形成于该真空容器的内壁上。在真空设备中，许多情形下该虚拟腔称为内腔。在本发明中，已经描述了在该真空容器的内壁上形成该膜，对该内壁的形状的研究，或对温度的管理。然而，对于该内腔，通过相同的研究可获得同样的效果。因此，该内腔仍落在本发明的范围内。此外，该内腔并不具有保持真空状态的功能，而是可以简单地被拆卸，容易清洗，且作为消费品。因此，当提供该内腔时，期望的是仅该内腔可以拆卸和清洗，而不是拆卸和清洗昂贵的真空容器。 
在依据本发明该方面的等离子体掺入方法中，该等离子体可以是包含硼的气体的等离子体。 
依据该配置，硼膜可以形成于该真空容器的内壁上。此外，配置使得当固定到该真空容器的内壁的包含杂质的膜受到等离子体中的离子攻击时，通过溅射而掺入到该样品表面内的杂质的数量不改变，即使包含杂质离子的等离子体在该真空容器内重复地产生。因此，与通过溅射的杂质一起，可以具有良好控制性地获得高精确的杂质分布图。 
在依据本发明该方面的等离子体掺入方法中，该包含硼的气体可以是具有硼和氢的分子的气体。 
该气体可以使用BF3等，但是，由于F具有高的溅射速率，因此难以形成稳定的膜。为了形成稳定的膜，优选使用具有低溅射速率的原子的气体。此外，如果溅射速率高，硅基板的表面在该等离子体掺入处理期间会被切削(chip off)，无法根据设计来制造器件。此外，由于掺入有杂质的硅基板的表面被切削，杂质掺入本身无法具有良好控制性地执行。由于氢具有比F低的溅射速率，如果使用具有硼和氢的分子的气体，则可以具有良好控制性地获得高精确的杂质分布图。 
在依据本发明该方面的等离子体掺入方法中，该包含硼的气体可以是乙硼烷(B2H6)。 
依据该配置，B2H6工业上廉价，且填充在气罐内从而随后在气态下输运和保存，这使得处理方便。此外，由于仅包含硼和氢，溅射速率低且因此可以具有良好控制性地获得高精确的杂质分布图。 
在依据本发明该方面的等离子体掺入方法中，该等离子体可以是通过使 用稀有气体来稀释具有硼和氢的分子的气体而获得的气体的等离子体。 
依据该配置，如果包含硼的气体的浓度过高，该膜容易分离。如果该膜分离，则会产生粒子而导致半导体制造良率降低，这引起不便。因此，如果气体浓度通过使用不同气体的稀释而降低，则可以形成很少分离的膜。该稀释气体优选使用具有化学稳定性的稀有气体。 
在依据本发明该方面的等离子体掺入方法中，该稀有气体可以是原子量等于或小于氖的原子。 
在稀有气体中，具有大的原子量的稀有气体具有高的溅射速率，且因此难以形成稳定的膜。此外，这会切削硅基板的表面。因此，优选使用原子量小于氖的稀有气体。 
在依据本发明该方面的等离子体掺入方法中，该稀有气体可以是氦。具体而言，在稀有气体中，氦的原子量最小和溅射速率最低。因此，容易形成稳定的膜，且可以将硅基板的切削抑制至最低。 
在依据本发明该方面的等离子体掺入方法中，该等离子体可以是通过使用氦稀释乙硼烷(B2H6)而获得的气体的等离子体。 
最优选地，使用用氦稀释的气体，使得B2H6的气体浓度降低。 
在依据本发明该方面的等离子体掺入方法中，硼的注入深度可以在7.5nm至15.5nm的范围内。 
从实验结果可以看出，如果使用对应于硼的注入深度为7.5nm至15.5nm的范围的注入能量，则包含硼的膜形成于该真空容器的内壁上，使得薄层电阻饱和。此外可以看出，当膜的形成完成时，获得良好的面内均匀性。 
在依据本发明该方面的等离子体掺入方法中，硼的注入深度可以等于或小于10nm。 
在与等于或小于10nm的硼的注入深度相对应的低能量条件下，很难获得均匀性。然而，从实验结果可以看出，依据本发明的方法，通过调整PD时间可以实现1.5％以下的均匀性。 
在依据本发明该方面的等离子体掺入方法中，该等离子体可以使用连续等离子体。 
依据该配置，使用连续等离子体通过调整PD时间可以实现1.5％以下的均匀性。一般而言，在等离子体掺入中，发展出使用连续等离子体的技术和使用脉冲等离子体的技术。当使用脉冲等离子体时，已经报道，在用于大于 约20nm的深区域的注入技术中，而不是如本发明所旨在的注入至浅区域，通过等离子体掺入来保证均匀性和再现性。然而，对于注入至浅区域，均匀性和再现性是不充分的。相反，在本发明中，依据各种实验结果，对于通过连续等离子体注入至浅区域的情形，可以保证均匀性和再现性。 
依据本发明另一方面，一种执行上述等离子体掺入方法的等离子体掺入设备包括真空容器、样品电极、将气体供应到该真空容器内的气体供应装置、对该真空容器排气的排气装置、控制该真空容器内的压力的压力控制装置、以及供电至该样品电极的样品电极用电源。 
采用该配置，通过使用该压力控制装置的压力控制，可以保证通过等离子体掺入而掺入的硼的剂量的再现性。 
依据本发明另一方面的等离子体掺入设备可进一步包括形成包含杂质的膜的等离子体发生装置。 
采用该配置，该真空容器的内壁的状态可以容易地控制。 
依据本发明另一方面的等离子体掺入设备可进一步包括调整供应到该真空容器的气体的流分布的构件，使得在包含杂质的膜形成之后，该气体的流分布可以调整，而不将该真空容器的内壁暴露于空气。 
采用该配置，可以在短时间内容易地获得期望的内部状态，而不使用附加的装置和分离地提供形成真空的准备时间。 
依据本发明另一方面的等离子体掺入设备可进一步包括将该真空容器的内壁的温度调整至期望温度的构件。 
通过使用温度传感器测量温度并使用加热器加热该内壁，则可以实现对该真空容器的内壁的温度控制。依据发明人的实验，如果无温度控制地进行实验，该真空容器的内壁的温度最初是在室温，但是当等离子体掺入处理重复时，该真空容器的内壁的温度增大到40℃至90℃。增大的温度依赖于工艺次数的数目或者条件。随后，如果等离子体掺入处理结束，该温度逐渐降低到室温。亦即，当等离子体掺入处理开始时和当等离子体掺入处理重复时，温度变化。此外，该真空容器的内壁的温度受到与外部温度的差异的影响。因此，优选地将该内壁的温度调整为当该等离子体掺入处理重复时该内壁自然到达的温度，例如40℃至90℃的期望温度。因此，从该膜掺入的杂质的数量可以调整为期望值。此外，更优选地将该内壁的温度调整为50℃至70℃的期望温度。结果，由于可以调整至在更多等离子体掺入条件下该内壁自 然达到的温度，可以获得良好的重复性。 
依据本发明又一方面，提供了一种直径为300mm且通过使用包含硼的连续等离子体的等离子体掺入将硼掺入表面的硅基板。这种情况下，掺入的硼的分布图具有硼浓度为5×1018cm-3的7nm至15.5nm范围内的深度；在硼浓度从1×1019cm-3降低到1×1018cm-3的距离内评估时，硼的深度分布图的陡度在1.5nm/dec至3nm/dec的范围内；以及在排除该硅基板的末端3nm的表面处，硼的剂量具有2％以下的标准偏差。在使用依据本发明的方法可以制造的许多产品中，在制造上述基板时，可以获得下述显著效果。如果硼掺入在上述范围的深度，则可以形成65nm节点至22nm节点的MOSFET的非常精细的源极至漏极延展电极。此外，当硼掺入具有上述范围的陡度，则可以增大该MOSFET的非常细小的漏极电流。当硼通过等离子体掺入来掺入时，可以具有良好产率地制作MOSFET的非常精细的电极。此外，由于通过300mm基板可以改善剂量的面内均匀性，产率和良率可以提高。此外，这通过以硅基板作为半导体基板的示例而得到验证。可以使用锗基板或应变硅基板，因为锗基板或应变硅基板中使用的原子具有仅仅可忽略的并未不同于硅原子的原子量，且因此可以假想获得相同的效果。 
附图说明
图1为示出经历等离子体掺入的基板的数目与薄层电阻之间的关系的图示； 
图2为示出薄层电阻的重复再现性的图示(薄层电阻比例的范围在0.5至4.0的范围内)； 
图3为示出薄层电阻的重复再现性的图示(薄层电阻比例的范围在0.8至1.2的范围内)； 
图4为示出面内均匀性的重复再现性的图示； 
图5为示出面内均匀性的重复再现性的图示； 
图6为示出经历等离子体掺入的基板的数目与薄层电阻之间的关系的图示； 
图7为示出薄层电阻的重复再现性的图示； 
图8为示出面内均匀性的重复再现性的图示； 
图9为示出等离子体掺入时间和剂量以及面内均匀性之间的关系的图 示； 
图10为示出紧接着等离子体掺入之后的硼的SIMS分布图的图示； 
图11为示出通过本发明的示例获得的等离子体掺入区域的均匀性和通过比较例获得的等离子体掺入区域的均匀性之间的比较结果的图示； 
图12为示出通过本发明的示例获得的等离子体掺入区域的均匀性和通过比较例获得的等离子体掺入区域的均匀性之间的比较结果的图示； 
图13为示出通过本发明的示例获得的等离子体掺入区域的均匀性和通过比较例获得的等离子体掺入区域的均匀性之间的比较结果的图示； 
图14为示出依据本发明第一实施例的等离子体掺入设备的图示； 
图15为示出依据本发明的设于真空容器内的腔体以及封闭用于传输臂(transfer arm)的开口的盖的图示；以及 
图16为示出本发明第一实施例中用于均匀性比较的等离子体掺入设备的图示。 
<附图参考标记> 
1 高频电源 
2 匹配盒(matching box) 
3 线圈 
4 质量流量控制器 
5 质量流量控制器 
6 涡轮分子泵 
7 压力调节阀 
8 干泵 
9 冷却剂供应单元 
10 VDC监视器 
11 匹配盒 
12 高频电源 
13 样品(待处理的基板) 
14 下电极 
15 真空容器 
16 开口 
17 盖 
20  覆盖开口的构件 
101 真空容器 
102 气体供应装置 
103 涡轮分子泵 
104 压力调节阀 
105 等离子体源用高频电源 
106 样品电极 
107 介电窗口 
108 线圈 
109 基板 
110 样品电极用高频电源 
111 排气口 
112 支座 
113 气体引入路径 
114 气体主路径 
115 气体出口 
具体实施方式
下面将参考附图来描述本发明的实施例。 
(第一实施例) 
下面将参考附图详细地描述本发明的第一实施例。 
图14为用于本发明实施例的等离子体掺入设备的剖面图。 
该等离子体掺入设备100包括真空容器15，具有形成于其内壁上的包含杂质的膜；涡轮分子泵6，作为排气装置用于对真空容器15排气；压力调节阀7，作为压力控制装置用于控制真空容器15内的压力；线圈和天线3，作为等离子体源设于面对下电极14的介电窗口附近；高频电源1，供应13.56MHz的高频电源至线圈和天线3；以及高频电源12，作为电压源用于供应电压至下电极14。在该等离子体掺入设备中，将待处理的基板(基板)13置于作为样品台的下电极14上，且对该基板13进行等离子体辐射。 
这里，通过用于产生等离子体的高频电源1和用于调整放电的匹配盒2，从线圈和天线3供应高频。通过质量流量控制器(MFC)4和5供应所需要 的气体。真空容器15内的真空度由质量流量控制器4和5、涡轮分子泵6、压力调节阀7和干泵8控制。从高频电源12通过匹配盒11供电至真空容器15。将设于真空容器15内待处理的基板13置于样品台14上，随后供电。 
接下来将描述等离子体掺入工艺。 
预定气体通过质量流量控制器4和5从气体供应装置引入到处理腔的真空容器15内，同时由作为排气装置的涡轮分子泵6执行气体排放。此外，真空容器15通过作为压力控制装置的压力调节阀7而保持在预定压力。随后，13.56MHz的高频电源从高频电源1供应到作为等离子体源的线圈3，使得感应耦合等离子体产生于真空容器15内。在这种状态下，硅基板13作为样品置于下电极14上。此外，由高频电源12供应高频功率，且随后可以控制下电极14的电势使得作为样品的硅基板(待处理的基板)13相对于等离子体具有负电势。 
首先，在真空容器内产生包含杂质的气体的等离子体，从而形成膜。例如，可以在恒定等离子体掺入条件下对虚拟基板重复进行等离子体掺入。当该膜形成时，该膜受到等离子体中离子的攻击，且通过溅射掺入硅基板表面内的杂质的数量增加。 
这种增加不久以后达到饱和，且在恒定等离子体掺入条件下，由等离子体掺入处理一次掺入的杂质的剂量是均匀的，即使在等离子体掺入重复时。例如，如果在该恒定等离子体掺入条件下对硅基板多次进行掺入，且进入硅基板的剂量是均匀的，则可以看出该膜的形成完成。如果到基板的第一剂量趋于小于到基板的最后剂量，则该膜的形成未完成，且因此膜的形成继续。 
真空容器的内壁的形状调整为使得，当膜的形成完成时，从包含杂质的等离子体掺入的杂质的分布和从固定到真空容器内壁的包含杂质的膜通过溅射掺入的杂质的分布的总分布在硅基板表面内是均匀的。 
重要且更优选的是进行调整，使得当该膜的形成完成时该分布是均匀的。如此，可以具有良好再现性地实现均匀的等离子体掺入。当真空容器的内壁的形状调整为使得在该膜形成之前或该膜正在形成时该杂质的剂量是均匀的时，由于在等离子体掺入处理重复时，该真空容器的内壁的状态即该膜的状态改变，因此难以再现均匀性。 
在硅基板13置于作为下电极的样品台14上之后，在真空容器15排气同时，氦气通过质量流量控制器4供应到真空容器15内，且乙硼烷(B2H6) 气体作为掺入材料气体通过质量流量控制器5供应到真空容器15内。此时，控制压力调节阀7，使得真空容器15的压力保持在0.9Pa。接下来，高频功率1500W供应到作为等离子体源的线圈3，从而在真空容器15内产生等离子体。另外，高频功率200W供应到下电极14，使得硼注入到硅基板13表面附近内。这里，暴露于硅基板13的等离子体为B2H6和He的混合气体等离子体(B2H6/He等离子体)。此外，可以通过改变质量流量控制器4和5中流动的He气体和B2H6气体的流速比例来改变B2H6和He的混合比例。 
如果通过将B2H6和He的混合气体等离子体(B2H6/He等离子体)辐射到硅基板上而施加偏置，则存在硼的掺入和溅射至硅基板饱和(平衡)的时间。亦即，如果等离子体辐射开始，剂量最初增大，且随后，剂量基本上均匀而不依赖于时间变化的时间持续。因此，通过剂量基本上均匀而不依赖于时间变化的时间的工艺窗口，可以精确地控制剂量。此外，可以通过在硅基板表面内预先测量剂量基本上均匀的时间并依据最后的开始时间来设置掺入时间，则可以获得面内均匀性。 
在该等离子体掺入设备的维护之后，可以在该真空容器安装之后形成包含杂质的膜。在该膜形成之后，在实际等离子体掺入条件下掺入该杂质。如此，可以执行工艺而所形成的膜不暴露于空气。对于硼膜的情形，硼趋于与水气作用。因此，优选使用上述配置，因为依据上述配置，该膜可以而不与水气作用而形成且随后用于该工艺。 
通过在分离准备的等离子体发生装置中提供真空容器从而形成该膜，其中通过维护步骤从该真空容器除去包含杂质的膜，并在该真空容器内产生包含杂质离子的等离子体，由此可以形成包含杂质的膜。如果准备多个真空容器，则可以在等离子体掺入设备中提供预先附着有该膜的真空容器，由此执行等离子体掺入处理，同时通过分离准备的等离子体发生装置附着该膜。因此，在将该膜附着到真空容器的内壁时，可以对硅基板执行该等离子体掺入处理，由此改善产率。 
<示例1> 
将描述本发明的示例1。此外，当没有特别描述时，下述实验方法是各个示例所共有的。首先，使用图14所示的等离子体掺入设备，使用B2H6和He的混合气体等离子体在真空容器内形成硼膜。此处使用的等离子体掺入设备为典型使用的设备。对于PD条件，B2H6和He的气体混合比例为0.05 ％和99.95％，电源功率为1500W，偏置功率为135W，且压力为0.9Pa。应用偏置的等离子体掺入时间为60秒。在这些恒定条件下，在该维护之后紧接着在真空容器内对直径300mm的基板执行等离子体掺入。随后，对第1、25、75、125、250和500处理的硅基板在1075℃下执行热处理20秒。随后，使用四探针方法测量除了基板末端3mm之外的121个位置的薄层电阻，且计算相对于薄层电阻的平均值的标准偏差。由薄层电阻的标准偏差(1σ)代表面内均匀性。此时，不对第2至24基板执行热处理的原因为使用虚拟硅基板来执行该处理。虚拟硅基板意味着，使用真实硅基板，但是并非每次PD处理使用新的基板且对该同一硅基板重复执行PD处理约一百次。这种措施节约了硅基板的消耗，且对用于在真空容器内壁上形成包含硼的膜的实验没有影响。 
图1示出了经历等离子体掺入处理的基板的数目和薄层电阻之间的关系。即使该处理在相同条件下进行，薄层电阻最初是高的，且随后随着处理的基板数目的增大而逐渐降低。从实验之后对形成于真空容器内壁上的膜的分析结果可以看出，硼包含在该膜内。认为在PD处理重复的同时该膜形成，且随后薄层电阻降低。 
第75、125、250和500处理的基板的薄层电阻平均值为236.1ohm/sq。图2和3的图示中，以使用“1”替换236.1ohm/sq的薄层电阻的比例为垂直轴且以经历PD处理的基板的数目为水平轴。图3示出了薄层电阻的比例在0.8至1.2范围内的薄层电阻的比例。参考图3，对于第25处理的基板的情形，薄层电阻的降低未饱和，即，膜的形成未饱和。然而，对于第75基板或之后的情形，薄层电阻收敛于±5％容差之内的变化，且薄层电阻的减小饱和。也就是说可以看出，在对第75基板进行PD处理时，膜的形成饱和。在膜的形成完成之后，同时薄层电阻在平均值周围在小范围内变化时，PD处理可以连续执行许多次。 
参考图2，经历PD处理的第一基板的薄层电阻为第75基板及之后的平均薄层电阻(236.1ohm/sq)的多达约3.2倍。可以认为剂量基本上正比于薄层电阻。因此这意味着第一基板的剂量仅仅为第75基板或之后的剂量的约30％。对于第一基板的情形，硼完全掺入的因素取决于通过从气体导入口引入的B2H6气体中包含的硼的等离子体化从而以气体、离子和自由基形式引入的B2H6气体等离子体。此时，由于包含硼的膜未形成，来自该膜的剂量 为零。同时，在第75基板或之后，除了B2H6气体等离子体之外，因素还取决于形成于真空容器内壁上的包含硼的膜。由于PD条件对于第一基板或第75基板保持不变，来自B2H6气体等离子体的剂量不变。改变的是来自该膜的剂量。表1按照因素示出了第一基板和第75基板的剂量。可以看出，在第75基板及之后，来自包含硼的膜的剂量变为主要因素，占约70％。来自B2H6气体等离子体的剂量仅占约30％。这一新的情况与相关技术中等离子体掺入的概念是相反的。由此发现，为了获得等离子体掺入的剂量的面内均匀性和重复性，重要的是集中于来自包含硼的膜的剂量。此外已经发现，重要且优选的是使来自该膜的剂量在半导体基板的表面内是均匀的，从而改善重复再现性并调整至期望的剂量。 
表1 
    薄层电阻  (ohm/sq)   剂量  比例 来自B2H6气体等离子体的剂量(使用第一基板的剂量归一化) 来自包含硼的膜的剂量(使用第一基板的剂量归一化)
第一基板(比较例)     756     1     1     0
第75基板及之后(示例)     236.1     3.2     1     2.2
图4示出了经历等离子体掺入处理的基板的数目和薄层电阻的面内均匀性之间的关系。可以看出，面内均匀性从第一基板内的5.28％提升到第25基板及之后的2％至3％的范围。这是因为真空容器的内壁的形状调整为使得，当膜的形成完成时面内均匀性得到改善。在相关技术中，真空容器的形状或者线圈的位置调整为使得等离子体或气体分布变得均匀。这对应于在第一基板内获得最大的面内均匀性的情形。然而，在该示例中，面内均匀性被忽略，因为膜未完全形成，且真空容器的内壁的形状被调整同时集中于膜的形成完成时的状态。结果，该膜正在形成时的第25基板及之后具有优于第一基板的面内均匀性。此外，在该膜的形成完成之后的第75基板及之后中，可以具有良好再现性地连续实现相对于第一基板的显著改善的面内均匀性。 
基于实验结果，准备该等离子体掺入设备并执行等离子体掺入，其中在维护之后该真空容器的内壁的形状被预先调整使得当膜的形成完成时面内均匀性得到改善。特别地，优选调整该真空容器的内壁的侧面和顶面的形状。具体而言，在真空容器内提供作为内壁的腔体。该腔体无法保持在真空状态。 该腔体用于在其表面上形成膜。采用该腔体，无需在维护时清洗整个真空容器，且仅上述腔体可以移除和清洗。如果准备多个腔体，在清洗一个腔体时，可以使用另一腔体继续生产，因此可以改善效率。此外，上述腔体与真空容器相比不具有保持真空的能力，因此结构简化，且清洗可以容易地进行。 
已经如下所述研究腔体的形状。从硅基板的中心观察，腔体基本上是对称的。然而需要形成开口，用于将硅基板传输到真空容器内的传输臂通过该开口进入和离开该真空容器。在该部分，对称性严重缺失。因此，为了尽可能多地保持对称性，发明人已经研究了使该开口的面积尽可能地小至该硅基板和传输臂可通过的程度。结果，如图5所示，当该膜的形成完成时第100基板及之后的PD处理中，获得了2％以下的非常良好的均匀性。 
尽管在此该开口的面积制成小的，在进行等离子体掺入时，覆盖该开口的构件可设为靠近该开口，且该膜可以在该开口被覆盖之后形成。这种情况下，对称性进一步增加。对于覆盖开口16的构件20，可以从腔体15的外部固定板状的盖17，如图15所示。作为一种简单的结构，驱动单元可设于腔体外部，且因此该开口可被覆盖而不产生粒子。图15(a)为示出传输半导体基板时的图示，图15(b)为示出进行等离子体掺入的状态的图示。 
基于实验结果，为了改善膜的形成完成时的面内均匀性，准备一种等离子体掺入设备，其中紧接着在维护之后预先调整气体供应方法，且进行等离子体掺入。对于该气体供应方法，顶板(head plate)置于硅基板上，类似于喷头地在该顶板内打开18个孔，且气体从该孔供应到真空容器内。随后调整孔的位置，使得当膜的形成完成时面内均匀性得到改善。此处使用的等离子体掺入设备示于图16。 
在图16，预定气体从气体供应装置102引入到真空容器101，同时由作为排气装置的涡轮分子泵103进行气体排放。真空容器101可以通过压力调节阀4而保持在预定压力。随后，13.56MHz的高频功率由高频电源105供应到设于面向样品电极106的介电窗口107附近的线圈108，使得感应耦合等离子体可以产生于真空容器101内。作为样品的硅基板109置于样品电极106上。此外，提供高频电源110，该高频电源将高频功率供应到样品电极106。高频电源110作为电压源用于控制样品电极106的电势，使得基板109作为样品相对于等离子体具有负电势。如此，等离子体内的离子被加速并碰撞到样品的表面，使得杂质可以掺入到样品的表面内。此外，从气体供应装 置102供应的气体从排气口111排放到泵103。 
包含杂质材料气体的气体的流速通过设于气体供应装置102内的流速控制装置(质量流量控制器)被控制为期望值。一般而言，通过使用氦气稀释的杂质材料气体而得到的气体，例如，使用氦气(He)按0.5％稀释乙硼烷(B2H6)而得到的气体用作杂质材料气体，且该杂质材料气体的流速由第一质量流量控制器来控制。此外，氦气的流速由第二质量流量控制器控制。流速由第一和第二质量流量控制器控制的这些气体在气体供应装置102内被混合，且随后通过管道(气体引入路径)113被引入到气体主路径114。接着，该混合气体由气体出口端口115通过连接到气体主路径的多个孔而引入到真空容器101内。该多个气体出口端口115配置成从面向样品109的表面将气体吹出朝向样品109。 
气体出口端口115设为基本上关于介电窗口107的中心对称。气体出口端口115具有基本上各向同性地将气体吹出朝向样品的结构。亦即，24个气体出口端口115基本上各向同性地布置。参考数字116表示匹配盒，参考数字117表示VDC监视器。 
结果，如图6所示，在第375基板及之后的PD处理中，薄层电阻稳定。第375基板及之后的薄层电阻的平均值为220ohm/sq。在第一基板和第375基板及之后中，PD条件未改变，且因此来自B2H6气体等离子体的剂量未改变。改变的是来自该膜的剂量。表2按照因素示出了剂量。在第375基板及之后中，来自膜的剂量约占85％，来自B2H6气体等离子体的剂量约占15％。可以看出，来自膜的剂量成为主要因素。 
表2 
  薄层电阻(ohm/sq) 剂量比例 来自B2H6气体等离子体的剂量(使用第一基板的剂量归一化) 来自包含硼的膜的剂量(使用第一基板的剂量归一化)
第一基板(比较例)   1493   1     1     0
第375基板及之后(示例)   220   6.8     1     5.8
图7为示出薄层电阻的重复再现性的图示。这里示出了在0.8至1.2范围内的薄层电阻的比例。在第375基板及之后中，薄层电阻收敛于平均值的±5％容差之内的变化，且薄层电阻的减小饱和。也就是说可以理解，通过对 第375基板附近的PD处理，膜的形成饱和。在膜的形成完成之后，同时薄层电阻在平均值周围在小范围内变化时，PD处理可以连续地执行许多次。 
图8为示出面内均匀性的重复再现性的图示。考虑到该膜的形成完成时的面内均匀性，在该维护之后紧接着调整该气体供应方法。结果，在第375基板及之后的PD处理中当膜的形成完成时，得到1.85％以下的非常良好的均匀性。 
接着，在从第1350基板到第1353基板的PD处理中，测试当PD处理时间改变时面内均匀性的变化。PD时间是指通过辐射等离子体而施加偏置的时间。PD时间改变为14秒、45秒和100秒。另外，在第1350基板之前及在第1354基板之后的连续处理中，PD时间为60秒。随后，60秒的处理的数据指最靠近第1350基板的第1375基板的数据。图9示出了PD时间和剂量之间的关系。图9还示出了面内均匀性的变化。如果等离子体辐射开始，剂量最初增大，且随后剂量增大使得1.7E15cm-2成为渐近线。认识到，存在剂量变化非常小而不依赖于时间变化的时间。通过时间的工艺窗口，可以精确地控制剂量。更优选地设置当剂量占渐近线的70％以上时的时间。因此，面内均匀性可以进一步改善。再优选地设置当剂量更靠近该渐近线时的时间。因此，可以获得最佳的面内均匀性。实际上，当PD时间为100秒时，在除了腔体形状、气体供应方法以及PD时间之外的相同条件下，在1σ的1.34％的面内均匀性可以实现。 
在这些结果中，在除了300mm基板的端部3mm之外的121个位置的薄层电阻的分布结果示于图11至14。图11(a)至11(c)为分别示出了比较例中的第一基板、本示例中的第1000基板、以及本示例中的第1375基板的样品的面内均匀性的图示。图12(a)至12(b)为分别示出了比较例中的第一基板和第125基板的样品的面内均匀性的图示。图13(a)至13(c)为示出了比较例中14秒之后、本示例中60秒之后、以及本示例中100秒之后的结果的图示。 
紧接着PD处理之后的硅基板SIMS分析结果为，硼的注入深度为9.4nm(见图10)。这意味着硼的注入能量非常低。对应于10nm以下的注入深度的低能量广泛地在产业上用于相关技术。然而，即使在能够实现出色均匀性的离子注入方法中，不容易在除了300mm基板的端部3mm之外的整个表面上实现2％以下的均匀性。此外，在已知有困难实现均匀性的等离子体掺入 方法中，困难的程度更为严重。相反，依据本发明，当注入深度为10nm以下时，在10nm以下的注入深度在除了300mm基板的端部3mm之外的整个表面上可以实现2％以下的均匀性。此外，当PD时间调整时，可以实现1.5％以下的均匀性。 
图10示出了当用于本发明的等离子体掺入设备中的偏置电压改变时的SIMS分布图。硼的注入深度可以在7.5nm至15.5nm的范围内改变。如果注入能量范围对应于至少上述注入深度，则包含硼的膜可以形成于真空容器的内壁上，从而使薄层电阻饱和。此外，真空容器的内壁的形状可以预先调整，使得当该膜的形成完成时面内均匀性得到改善。亦即，通过相同的实验可以确认，可以类似和有效地使用依据本发明的方法的这一事实。 
另外，在该示例中，为了形成该膜，在该膜形成之后实际使用的PD条件被重复。然而，该膜可以在与实际使用的PD条件不同的条件下形成。具体而言，尽管在本示例中B2H6和He的气体混合比例为0.05％和99.95％，该气体混合比例可以为0.1％和99.9％。这是优选的，因为如果B2H6浓度更高，该膜可以在短时间内形成。然而，如果B2H6浓度增大到5％，已知该膜不稳定，且薄层电阻和面内均匀性也是不稳定的。这是优选的，因为如果B2H6浓度在可以形成稳定的膜的范围内增大，该膜可以在短时间内形成。在该膜如此形成之后，从实用的角度，优选地调整B2H6浓度使得该剂量具有期望值，且紧接着进行实际等离子体掺入。膜形成时的最优B2H6浓度将在未来研究，但这属于典型设计事项，仍落在本发明的范围之内。此外，在该膜形成时，虚拟硅基板可以置于样品电极上。在膜的形成完成之后，优选地从样品电极除去虚拟基板，且随后放置待处理的基板并开始实际处理。因此，并不使用用于形成该膜的额外基板。从这个角度，这是有效的。 
(比较例1) 
将参考图4描述比较例1。 
在真空容器的维护之后，即在除去该膜之后，等离子体条件、气体供应方法、及真空容器的内壁的形状被调整为使得剂量的面内均匀性得到改善。这里，有关来自该膜的剂量的概念是无意识的。该方法并不具有下述维护步骤，即，准备在其内壁上形成包含杂质的膜的真空容器，使得当固定在该真空容器的内壁的包含杂质的膜受到等离子体中的离子攻击时，即使包含杂质离子的等离子体在该真空容器内重复产生时，通过溅射而掺入到样品表面内 的杂质的数量仍不改变。为了改善使用等离子体掺入的重复性和面内均匀性所采用的已知方法几乎对应于上述情形。 
在相同等离子体条件和其他不同条件下反复试验的结果为，对第一基板的处理可以实现1.5％的面内均匀性。薄层电阻为455ohm/sq。这些为依据该已知方法的结果。然而，在第一基板上实现1.5％的面内均匀性的状态下，在相同PD条件下对150个基板重复执行该等离子体掺入处理，且随后检查硅基板。检查结果为，均匀性为6.0％且薄层电阻为165ohm/sq。可以理解，并未获得薄层电阻的重复性。一般而言，实际使用所要求的均匀性水平为2％以下，且优选地为1.5％以下。由此，在比较例1中，即使布置了通过维护和条件调整来获得1.5％的均匀性的状态，但在处理150个基板之后需要再次进行维护。 
在比较例1中，在紧接着该维护之后形成该膜之前的状态下，真空容器的内壁的形状或者气体供应方法被调整，使得面内均匀性得到改善。然而，在该方法中，包含硼的膜通过等离子体掺入而形成于真空容器的内壁上，且该状态改变。因此，无法重复且稳定地获得良好的面内均匀性，且无法重复获得相同的薄层电阻。相反，在该示例中提供了该维护步骤，该维护步骤准备在内壁上具有包含杂质的膜的真空容器，使得即使该等离子体重复产生时来自该膜的剂量并不改变。随后，在包含硼的膜稳定地形成于真空容器的内壁上的状态下，调整该真空容器的内壁的形状或者该气体供应方法。通过这个差异，在本示例中可以获得如下显著效果。即，即使长时间重复生产，面内均匀性可以保持在稳定和良好的水平。此外，薄层电阻稳定且因此可以获得相同的薄层电阻。 
(比较例2) 
对于比较例2，不是紧接着该维护之后，当该膜正在形成时，这并不是为了实验的方便，气体供应方法和真空容器内壁的形状可以被调整，使得面内均匀性得到改善。薄层电阻的重复性的实验可以开始。通常，当包含杂质的气体等离子体用于等离子体掺入时，例如，当使用B2H6和He的混合气体等离子体时，膜自然地形成，尽管实验并不希望形成该膜。比较例2对应于下述情形，即，进行等离子体掺入时杂质深度控制的实验的实验者开始有关面内均匀性或重复性的实验，为了实验方便而不执行该真空容器的维护。然而，即使等离子体重复地在真空容器内产生，该膜的形成是不完全的。此外， 并没有提供维护步骤，即，准备在内壁上具有包含杂质的膜的真空容器使得来自该膜的剂量不改变。这是因为该膜的形成是未完成。这种情况下，由于与比较例1相同的原因而未获得薄层电阻的重复性。 
(比较例3) 
在比较例2中，会存在该膜的形成非故意地完成的情形。然而，难以使薄层电阻的重复稳定性以及面内均匀性增加到可靠的水平。当有悖本发明的意图时，具体而言，非常难以增加面内均匀性的重复性。 
将描述其中的原因。在通常等离子体掺入设备中，在该膜形成之后，难以调整真空容器的内壁的形状和气体供应方法。对于气体供应方法的调整，具体而言，可以调整该气体供应到该真空容器的位置。为了改变真空容器的内壁的形状，部分该内部需要具有机械驱动性。 
然而，如果在真空容器内进行复杂的机械移动以改变内壁的形状，则可能产生粒子。该机械移动需要尽可能地小。如果对应于形成膜的部分的该内壁移动，部分该膜分离，这形成粒子。当气体供应到该真空容器的位置改变时，发生用于改变气体出口端口的位置的机械移动。因此，由于相同的原因而产生粒子。 
同时，可以考虑通过将真空容器暴露于空气而无机械移动地来调整真空容器的形状及气体供应方法。然而这种情况不是优选的，因为与在膜形成之后可以不暴露于空气而进行生产的情形相比，粒子的产生频率明显变高。此外，对于包含硼的膜的情形，这尤为困难。从实验结果已知，包含硼的膜可能与水气反应。为此，在暴露于空气时，该膜与空气中的水气反应，膜的质量改变。因此，即使真空容器被抽真空且进行用于等离子体掺入的调整，无法获得在暴露于空气之前的膜的性能。因此，对于包含硼的膜的情形，在该膜形成之后通过将真空容器暴露于空气，无法调整真空容器的内壁的形状及气体供应方法。 
在比较例2中，真空容器的内壁的形状或气体供应方法被调整，使得在该膜非故意形成之后重复性和面内均匀性得到改善。然而，在该方法中，当膜正在形成时，无法获得重复性。此外，当该膜的形成完成时，难以改善面内均匀性。相反，在该示例中，在包含硼的膜稳定地形成于真空容器的内壁上的状态下，该真空容器的内壁的形状或者该气体供应方法被预先调整，使得面内均匀性得到改善。通过该差异，在本示例中，可以获得下述显著效果。 亦即，可以将面内均匀性和重复性稳定地保持在良好的水平而不产生粒子。 
当该膜包含硼时，真空容器不能暴露于空气。因此，在该比较例中，更难调整面内均匀性。因此，本示例的效果更显著地显现。如此，类似于该示例，优选地在该膜形成之前预先调整该真空容器的内壁的形状以及该气体供应方法，使得在该膜形成之后的面内均匀性得到改善。 
(比较例4) 
公开了一种技术，即，使溅射气体在等离子体状态下碰撞到包含杂质的固体靶从而使杂质从靶飞出，并将飞出的杂质掺入样品表面内(专利文献3)。在专利文献3披露的技术中，1GHz以上的微波引入至真空容器内。在已知溅射设备中，形成靶的材料为金属。因此，在不具有等离子体发生单元的平行板状类型等离子体发生装置例如ECR等中也产生等离子体。 
然而，当使用包含硼的靶时，由于硼具有高的绝缘性，所产生的电场被漫射，因此等离子体很少产生。随后，提供ECR 18从而将1GHz以上的微波引入真空容器。如此，如果1GHz以上的微波引入真空容器，则产生高达1000倍于平行平板类型等离子体发生装置中的高密度等离子体。因此，诸如硼等的杂质可以在短时间内注入到硅基板的表面内。为此，硅基板的温度不增大到300℃以上，且因此可以防止形成于硅基板上的抗蚀剂图案被烧掉。 
在该方法中，准备包含杂质的固体靶并将其置于真空容器内。然而，在该比较例中不进行该维护，即，形成包含杂质的膜，使得即使包含杂质离子的等离子体在真空容器内重复产生时，通过溅射掺入样品表面内的杂质的数量并不改变。因此，难以获得面内均匀性或者重复性。将描述其中的原因。即使该固体靶置于真空容器内，如果包含本示例中使用的杂质(本示例中的硼)的等离子体在该真空容器内被重复地激励，则包含硼的膜形成于该固体靶的表面内。此外，包含硼的膜在未被固体靶覆盖的真空容器内壁的部分形成于内壁的表面上。随后，进行反复的激励，且膜的形成饱和并在该激励特定时间之后完成。因此，仅通过将固体靶置于真空容器内，而不提供维护步骤，即，准备在内壁上具有包含杂质的膜的真空容器使得来自该膜的剂量不改变，即使在该真空容器内反复地产生该等离子体。结果，难以获得薄层电阻的重复性。 
此外，尽管形成靶的方法没有清楚地描述，但是一般而言认为该靶不是形成于该真空容器内，且在外部形成的靶设于该真空容器内。然而，在该方 法中，包含杂质的固体必须暴露于空气一次。因此，固体会与空气中的氧反应，且氧化物膜会形成于膜的表面内。此外，固体会与空气中的水气反应，且该膜的质量会改变。膜的氧化或者与空气中水气的反应对等离子体掺入之后的杂质的剂量以及均匀性产生大的影响。因此，即使包含杂质的固体靶的形状或者其安装位置设计成使得面内均匀性临时改善，但是由于空气湿度或温度变化而不能按照设计进行均匀的等离子体掺入。出于相同的原因，无法获得剂量的重复再现性。此外，在湿度或温度受到操控的净化室中，湿度和温度每天改变一点，且因此无法抑制氧化或者与水气反应。 
相反，在本发明中，包含杂质的膜形成于内壁上，使得来自固定到真空容器内壁的包含杂质的膜的剂量即使在等离子体重复产生时仍不改变。因此，可以获得例如剂量的重复再现的显著效果。此外，在本发明中，固定到真空容器内壁的包含杂质的膜形成为使得，当杂质的剂量在±10％的容差内处于相同水平时，即使包含杂质离子的等离子体在该真空容器内重复地产生，但该剂量在硅基板的表面内是均匀的。因此，在保持剂量的良好面内均匀性的同时，可以获得重复再现性。此外，在本发明中，通过在等离子体掺入设备中提供真空容器，其中在维护步骤中从该真空容器除去包含杂质的膜，并在该真空容器内产生包含杂质离子的等离子体，由此进行形成包含杂质的膜的步骤。因此，包含杂质的膜可以用于等离子体掺入而不暴露于空气。由此，不存在空气湿度和温度的影响，且在除了末端3mm之外的300mm基板整个表面上可以确保重复再现性。此外，可以进行非常均匀的杂质的等离子体掺入，达成1.7％的标准偏差，且如果调整PD时间，则可达成1.5％以下的标准偏差。 
表3 
  包含杂质的膜(固体)暴露于空气 当PD重复时剂量的重复稳定性 当PD重复时面内均匀性的重复稳定性
  示例     否     ◎     ◎
  比较例1     否     ×     ×
  比较例2     否     △     ×
  比较例4     暴露     ×     ×
(示例)在膜形成之前预先调整真空容器的内壁的形状以及气体供应方法，使得在膜形成之后面内均匀性得到改善的情形。 
(比较例1)在膜形成之前调整等离子体条件、气体供应方法、及真空 容器的内壁的形状，使得剂量的面内均匀性得到改善的情形。 
(比较例2(3))当膜非故意形成时调整气体供应方法和真空容器的内壁的形状，使得剂量的面内均匀性得到改善的情形。 
(比较例4)使溅射气体在等离子体状态下碰撞到包含杂质的固体靶从而使杂质从靶飞出，并将飞出的杂质掺入样品表面内的技术。 
自从包含发明人之一的小组在1986年至1987年发表对硅沟槽的杂质注入方法(非专利文献3)以来，等离子体掺入已经受到关注达20年。随后，在用于形成浅结的技术领域中，使用等离子体掺入制作的MOS装置发表于1996年(非专利文献4、5)。随后10年，等离子体掺入已经引起关注，且期待投入实用。然而，等离子体掺入距离使用还尚早。作为投入使用的障碍的问题之一为剂量的重复稳定性和面内均匀性。本发明旨在解决该问题。 
对于比较例1、2和3的情形，即使通过组合来布置设计事项，但是在重复等离子体掺入时仍无法获得充分的剂量的重复稳定性和面内均匀性。同时，在该示例中，获得了剂量的重复稳定性和面内均匀性。通过比较例的组合以及通过设备技术的设计事项的组合，均无法容易地达成此处所述的剂量的重复稳定性和面内均匀性的解决方法。该方法并无先例且具有显著的效果。 
<产业适用性> 
依据本发明的等离子体掺入方法，可以实现能够高精度控制杂质浓度分布图且能够形成浅杂质扩散区的等离子体掺入方法。此外，本发明的等离子体掺入方法可以应用于如下用途，例如半导体的杂质掺入工艺或者用于液晶等的薄膜晶体管的制造。 

Claims (18)

1.一种用于在待处理的基板中形成杂质掺入层的等离子体掺入方法，所述等离子体掺入方法包括：
步骤(a)，准备具有其上形成有包含第一杂质的膜的内壁的真空容器；
步骤(b)，在所述步骤(a)之后，将待处理的基板安装在作为样品台的电极上；以及
步骤(c)，在所述步骤(b)之后，在所述真空容器内产生包含第二杂质的等离子体以及将高频功率供应到所述电极，从而将所述第一杂质和所述第二杂质掺入所述待处理的基板内并形成杂质掺入层，
其中所述第一杂质和所述第二杂质为相同的杂质。
2.如权利要求1所述的等离子体掺入方法，其中所述内壁围绕其上安装有所述待处理的基板的所述样品台。
3.如权利要求1所述的等离子体掺入方法，其中在所述步骤(c)中，通过辐射包含所述第二杂质的等离子体而将所述第二杂质掺入所述基板，且当包含第一杂质的膜暴露于等离子体时所溅射的所述第一杂质被掺入所述待处理的基板内。
4.如权利要求1所述的等离子体掺入方法，其中
所述基板为半导体基板；以及
在所述步骤(a)中，所述包含第一杂质的膜设置为使得从所述包含第二杂质的等离子体掺入的第二杂质的分布与从所述包含第一杂质的膜溅射而掺入的第一杂质的分布的总分布在所述半导体基板的表面内是均匀的。
5.如权利要求1所述的等离子体掺入方法，其中所述内壁为所述真空容器的内壁。
6.如权利要求1所述的等离子体掺入方法，其中
使用具有所述样品台的等离子体掺入设备来进行所述杂质掺入层的形成，以及
所述步骤(a)包括下述子步骤，在所述等离子体掺入设备中提供所述真空容器，其中从所述真空容器除去所述包含第一杂质的膜，以及随后在所述真空容器内产生包含所述第一杂质的等离子体，从而在所述真空容器的内壁上形成包含第一杂质的膜。
7.如权利要求1所述的等离子体掺入方法，其中
使用具有所述样品台的等离子体掺入设备来进行所述杂质掺入层的形成，且
所述步骤(a)包括：
步骤(a1)，在不同于所述等离子体掺入设备的等离子体掺入设备中提供所述真空容器，其中从所述真空容器除去所述包含第一杂质的膜，以及随后在所述真空容器内产生包含所述第一杂质离子的等离子体，从而在所述真空容器的内壁上形成包含第一杂质的膜；以及
步骤(a2)，在所述步骤(a1)之后，在所述等离子体掺入设备中提供在内壁上具有包含第一杂质的膜的所述真空容器。
8.如权利要求1所述的等离子体掺入方法，其中所述内壁为设于所述真空容器内的内腔的内壁。
9.如权利要求1所述的等离子体掺入方法，其中所述杂质掺入层的形成是使用下述等离子体掺入设备来进行的，该等离子体掺入设备设有顶板，该顶板在面向置于所述样品台上待处理的基板的位置具有多个气体出口端口。
10.如权利要求1所述的等离子体掺入方法，其中所述包含第二杂质的等离子体为包含硼的气体的等离子体。
11.如权利要求10所述的等离子体掺入方法，其中所述包含硼的气体为具有硼和氢的分子的气体。
12.如权利要求10所述的等离子体掺入方法，其中所述包含硼的气体为乙硼烷。
13.如权利要求1所述的等离子体掺入方法，其中所述包含第二杂质的等离子体为通过使用稀有气体稀释具有硼和氢的分子的气体而获得的气体的等离子体。
14.如权利要求13所述的等离子体掺入方法，其中所述稀有气体为原子量等于或小于氖的原子。
15.如权利要求13所述的等离子体掺入方法，其中所述稀有气体为氦。
16.如权利要求1所述的等离子体掺入方法，其中所述包含第二杂质的等离子体为通过使用氦气稀释乙硼烷而获得的气体的等离子体。
17.如权利要求10所述的等离子体掺入方法，其中硼的注入深度在7.5nm至15.5nm的范围内。
18.如权利要求1所述的等离子体掺入方法，其中在所述步骤(c)中，所述真空容器的内壁的温度设置为在40℃至90℃范围内的期望温度。
CN2006800125087A 2005-05-12 2006-05-11 等离子体掺入方法和等离子体掺入设备 Expired - Fee Related CN101160643B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP140405/2005 2005-05-12
JP2005140405 2005-05-12
PCT/JP2006/309509 WO2006121131A1 (ja) 2005-05-12 2006-05-11 プラズマドーピング方法およびプラズマドーピング装置

Publications (2)

Publication Number Publication Date
CN101160643A CN101160643A (zh) 2008-04-09
CN101160643B true CN101160643B (zh) 2012-04-18

Family

ID=37396640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800125087A Expired - Fee Related CN101160643B (zh) 2005-05-12 2006-05-11 等离子体掺入方法和等离子体掺入设备

Country Status (7)

Country Link
US (3) US20070111548A1 (zh)
EP (1) EP1881523B1 (zh)
JP (1) JP4979580B2 (zh)
KR (1) KR101177867B1 (zh)
CN (1) CN101160643B (zh)
TW (1) TWI385718B (zh)
WO (1) WO2006121131A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739837B1 (ko) * 2003-02-19 2007-07-13 마쯔시다덴기산교 가부시키가이샤 불순물 도입 방법 및 불순물 도입 장치
WO2005036626A1 (ja) * 2003-10-09 2005-04-21 Matsushita Electric Industrial Co., Ltd. 接合の形成方法およびこれを用いて形成された被処理物
CN1993806A (zh) * 2004-06-04 2007-07-04 松下电器产业株式会社 引入杂质的方法
WO2008041702A1 (fr) * 2006-10-03 2008-04-10 Panasonic Corporation Procédé et appareil de dopage de plasma
WO2008050596A1 (fr) * 2006-10-25 2008-05-02 Panasonic Corporation Procédé de dopage par plasma et appareil de dopage par plasma
JP5237820B2 (ja) * 2006-11-15 2013-07-17 パナソニック株式会社 プラズマドーピング方法
JP5237833B2 (ja) * 2007-01-22 2013-07-17 パナソニック株式会社 半導体装置の製造方法及び半導体製造装置
US7820533B2 (en) * 2007-02-16 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Multi-step plasma doping with improved dose control
WO2008123391A2 (en) * 2007-03-23 2008-10-16 Panasonic Corporation Apparatus and method for plasma doping
JP2008300687A (ja) * 2007-05-31 2008-12-11 Tokyo Electron Ltd プラズマドーピング方法及びその装置
US8004045B2 (en) 2007-07-27 2011-08-23 Panasonic Corporation Semiconductor device and method for producing the same
JP5329865B2 (ja) * 2008-07-31 2013-10-30 パナソニック株式会社 半導体装置及びその製造方法
WO2009029900A1 (en) * 2007-08-31 2009-03-05 Applied Materials, Inc. Improved methods of emitter formation in solar cells
US8030187B2 (en) 2007-12-28 2011-10-04 Panasonic Corporation Method for manufacturing semiconductor device
JP4405588B2 (ja) 2007-12-28 2010-01-27 パナソニック株式会社 プラズマドーピング装置及び方法並びに半導体装置の製造方法
US20100304527A1 (en) * 2009-03-03 2010-12-02 Peter Borden Methods of thermal processing a solar cell
JP5263266B2 (ja) 2010-11-09 2013-08-14 パナソニック株式会社 プラズマドーピング方法及び装置
US8501605B2 (en) * 2011-03-14 2013-08-06 Applied Materials, Inc. Methods and apparatus for conformal doping
GB201202128D0 (en) * 2012-02-08 2012-03-21 Univ Leeds Novel material
US9093335B2 (en) 2012-11-29 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Calculating carrier concentrations in semiconductor Fins using probed resistance
US9224644B2 (en) 2012-12-26 2015-12-29 Intermolecular, Inc. Method to control depth profiles of dopants using a remote plasma source
KR102276432B1 (ko) 2014-04-07 2021-07-09 삼성전자주식회사 색분리 소자 및 상기 색분리 소자를 포함하는 이미지 센서
CN105097437A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 形成应变硅层的方法、pmos器件的制作方法及半导体器件
TWI594301B (zh) * 2014-08-25 2017-08-01 漢辰科技股份有限公司 離子佈植方法與離子佈植機
DE102015204637A1 (de) * 2015-03-13 2016-09-15 Infineon Technologies Ag Verfahren zum Dotieren eines aktiven Hall-Effekt-Gebiets einer Hall-Effekt-Vorrichtung und Hall-Effekt-Vorrichtung mit einem dotierten aktiven Hall-Effekt-Gebiet
JP6496210B2 (ja) * 2015-08-12 2019-04-03 日本電子株式会社 荷電粒子線装置
US10460941B2 (en) * 2016-11-08 2019-10-29 Varian Semiconductor Equipment Associates, Inc. Plasma doping using a solid dopant source
CN114744286A (zh) * 2022-03-30 2022-07-12 广东马车动力科技有限公司 一种离子掺杂固态电解质膜及其制备方法与应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577746A (zh) * 2003-07-03 2005-02-09 松下电器产业株式会社 用于等离子体掺杂的方法和装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912065A (en) * 1987-05-28 1990-03-27 Matsushita Electric Industrial Co., Ltd. Plasma doping method
KR930003857B1 (ko) * 1987-08-05 1993-05-14 마쯔시다덴기산교 가부시기가이샤 플라즈마 도우핑방법
JP3431647B2 (ja) * 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
US5330800A (en) * 1992-11-04 1994-07-19 Hughes Aircraft Company High impedance plasma ion implantation method and apparatus
JPH06330727A (ja) 1993-05-20 1994-11-29 Toyota Autom Loom Works Ltd 排気ガス浄化装置
US6165876A (en) * 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
JPH08293279A (ja) * 1995-04-20 1996-11-05 Fuji Xerox Co Ltd 非質量分離型イオン注入装置
JP3340318B2 (ja) 1995-08-10 2002-11-05 松下電器産業株式会社 不純物導入装置及び不純物導入方法
US5851906A (en) * 1995-08-10 1998-12-22 Matsushita Electric Industrial Co., Ltd. Impurity doping method
KR970013011A (ko) * 1995-08-10 1997-03-29 모리시다 요이치 불순물 · 도입장치 및 불순물 도입방법
US6784080B2 (en) 1995-10-23 2004-08-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device by sputter doping
US5962858A (en) * 1997-07-10 1999-10-05 Eaton Corporation Method of implanting low doses of ions into a substrate
JPH11154482A (ja) * 1997-11-19 1999-06-08 Sanyo Electric Co Ltd 半導体装置の製造方法
US6135128A (en) 1998-03-27 2000-10-24 Eaton Corporation Method for in-process cleaning of an ion source
JP3160263B2 (ja) * 1999-05-14 2001-04-25 キヤノン販売株式会社 プラズマドーピング装置及びプラズマドーピング方法
JP3088721B1 (ja) * 1999-08-11 2000-09-18 キヤノン販売株式会社 不純物処理装置及び不純物処理装置のクリーニング方法
WO2001043157A1 (en) * 1999-12-13 2001-06-14 Semequip, Inc. Ion implantation ion source, system and method
US7303982B2 (en) * 2000-08-11 2007-12-04 Applied Materials, Inc. Plasma immersion ion implantation process using an inductively coupled plasma source having low dissociation and low minimum plasma voltage
TW479296B (en) * 2001-03-06 2002-03-11 Macronix Int Co Ltd Method to prevent ion punch-through using plasma doping process
US20030079688A1 (en) * 2001-10-26 2003-05-01 Walther Steven R. Methods and apparatus for plasma doping by anode pulsing
JP4013674B2 (ja) * 2002-07-11 2007-11-28 松下電器産業株式会社 プラズマドーピング方法及び装置
US20040149219A1 (en) * 2002-10-02 2004-08-05 Tomohiro Okumura Plasma doping method and plasma doping apparatus
JP4544447B2 (ja) * 2002-11-29 2010-09-15 パナソニック株式会社 プラズマドーピング方法
JP4589606B2 (ja) * 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
JP4374487B2 (ja) * 2003-06-06 2009-12-02 株式会社Ｓｅｎ イオン源装置およびそのクリーニング最適化方法
JP2005005328A (ja) 2003-06-09 2005-01-06 Matsushita Electric Ind Co Ltd 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置
JP4411581B2 (ja) * 2003-06-13 2010-02-10 株式会社Ｓｅｎ イオン源装置及びそのための電子エネルギー最適化方法
JP4619951B2 (ja) * 2003-08-25 2011-01-26 パナソニック株式会社 不純物導入層の形成方法
KR101076516B1 (ko) * 2003-09-08 2011-10-24 파나소닉 주식회사 플라즈마 처리방법 및 장치
JP4303662B2 (ja) 2003-09-08 2009-07-29 パナソニック株式会社 プラズマ処理方法
US8058156B2 (en) * 2004-07-20 2011-11-15 Applied Materials, Inc. Plasma immersion ion implantation reactor having multiple ion shower grids
US7326937B2 (en) * 2005-03-09 2008-02-05 Verian Semiconductor Equipment Associates, Inc. Plasma ion implantation systems and methods using solid source of dopant material
US7879701B2 (en) * 2005-06-30 2011-02-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8642135B2 (en) * 2005-09-01 2014-02-04 Micron Technology, Inc. Systems and methods for plasma doping microfeature workpieces

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577746A (zh) * 2003-07-03 2005-02-09 松下电器产业株式会社 用于等离子体掺杂的方法和装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开平11-154482A 1999.06.08
JP特开平11-87261A 1999.03.30

Also Published As

Publication number Publication date
EP1881523A1 (en) 2008-01-23
TW200707552A (en) 2007-02-16
US20070176124A1 (en) 2007-08-02
KR101177867B1 (ko) 2012-08-28
CN101160643A (zh) 2008-04-09
JP4979580B2 (ja) 2012-07-18
JPWO2006121131A1 (ja) 2008-12-18
US20070111548A1 (en) 2007-05-17
US7358511B2 (en) 2008-04-15
KR20080007436A (ko) 2008-01-21
US20080067439A1 (en) 2008-03-20
WO2006121131A1 (ja) 2006-11-16
EP1881523A4 (en) 2010-05-26
EP1881523B1 (en) 2013-01-02
TWI385718B (zh) 2013-02-11

Similar Documents

Publication Publication Date Title
CN101160643B (zh) 等离子体掺入方法和等离子体掺入设备
US7790586B2 (en) Plasma doping method
US7348264B2 (en) Plasma doping method
US8038834B2 (en) Method and system for controlling radical distribution
US20180240686A1 (en) Semiconductor Processing System Having Multiple Decoupled Plasma Sources
US8900402B2 (en) Semiconductor processing system having multiple decoupled plasma sources
US9455133B2 (en) Hollow cathode device and method for using the device to control the uniformity of a plasma process
JP5074741B2 (ja) 真空処理装置
KR101947844B1 (ko) 다수의 디커플링된 플라즈마 소스들을 갖는 반도체 프로세싱 시스템
US7744720B2 (en) Suppressor of hollow cathode discharge in a shower head fluid distribution system
JP2005005328A (ja) 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置
JPS63155546A (ja) イオンドーピング装置
GB2261396A (en) Device for large area ion etching
Sakudo et al. Spatial distribution of ion species in a source plasma for broad beams
JP2001007033A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120418

Termination date: 20140511