CN101151711A - 等离子体掺杂方法和设备 - Google Patents

等离子体掺杂方法和设备 Download PDF

Info

Publication number
CN101151711A
CN101151711A CNA2006800103675A CN200680010367A CN101151711A CN 101151711 A CN101151711 A CN 101151711A CN A2006800103675 A CNA2006800103675 A CN A2006800103675A CN 200680010367 A CN200680010367 A CN 200680010367A CN 101151711 A CN101151711 A CN 101151711A
Authority
CN
China
Prior art keywords
sample
plasma
plasma doping
vacuum chamber
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800103675A
Other languages
English (en)
Inventor
佐佐木雄一朗
奥村智洋
冈下胜己
伊藤裕之
水野文二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101151711A publication Critical patent/CN101151711A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma Technology (AREA)

Abstract

等离子体掺杂方法和设备，通过其可以提供样品中引入的杂质的出色注入深度或非晶层的深度的出色的可重复性和可控性。在所述等离子体掺杂方法，在真空室中产生等离子体并且通过允许等离子体中的离子与样品的表面碰撞从而将晶体样品的表面改性为非晶态。该等离子体掺杂方法包括：在伪样品上进行等离子体照射从而与预定数量的样品一起进行非晶化处理，在采用所述等离子体照射的伪样品的表面上照射光，且测量伪样品表面的光学特性。控制样品处理条件，使得由测量步骤获得的光学特性具有希望的值。

Description

等离子体掺杂方法和设备
技术领域
本发明涉及通过使用等离子体将离子注入晶体样品的表面的等离子掺杂方法和设备。
背景技术
作为照射等离子体从而改性晶体样品的表面为非晶状态的技术，已经公开了使用氦等离子体的等离子体掺杂方法(见非专利文献1)。图19示出了根据现有技术的用于等离子体掺杂的典型等离子体处理设备的示意结构。在图19中，在真空室1内提供安装由硅基底形成的样品9的样品电极6。提供了将含有希望元素的源气体例如氦气供入真空室1的供气装置2和减小真空室内压力的泵3，并且因而可以保持真空室1的内部具有预定的压力。微波穿过作为介电窗的石英板52，通过微波波导51辐射到真空室1内。通过微波和由电磁体53形成的DC磁场的相互作用，在真空室内产生磁活性(magnetoactive)微波等离子体54(电子回旋共振等离子体)。高频电源10通过电容器55连接到样品电极6，从而可以控制样品电极6的电位。从供气装置2提供的气体从气体引入口56引入真空室1并且从排出口11排出到泵3。
在具有所述结构的等离子体处理设备中，从气体引入口56引入的源气体，例如氦气被由微波波导51和电磁体53形成的等离子体产生装置改变为等离子体，并且等离子体54中的氦离子通过高频电源10的装置引入样品9的表面。
在所述等离子体掺杂方法和设备中，提出了测量提供给样品电极的高频电流的方法，作为控制掺杂量的方法。图20示出了根据一实例的设备的示意结构。在图20中，真空室1内提供了用于安装由硅基底形成的样品9的样品电极6。提供了将含有希望元素的源气体例如B2H6供入真空室1的供气装置2和减小真空室内压力的泵3，并且因而可以保持真空室1的内部具有预定的压力。高频电源由电源10通过电容器55和高频电流变压器58连接到样品电极6，使得在真空室内形成等离子体并且将等离子体中的硼离子引入样品9的表面。通过用电压计59测量放电中通过高频电流变压器58的高频电流，可以控制掺杂的硼浓度。提供相对电极57与样品电极面对并且接地。
将希望的例如硼的杂质引入样品9的表面，因而通过例如离子注入或等离子体掺杂的方法非晶化，以便进行下面将要描述的活性化处理。此外，在其中注入杂质的样品9上形成金属布线层，并且随后在预定的氧化气氛中在金属布线层上形成薄氧化膜，并且此后在样品9上通过CVD设备形成栅极。结果，获得例如MOS晶体管。为了形成晶体管，必须通过等离子体掺杂处理引入杂质离子并且随后进行活性化处理。活性化处理意味着通过使用例如RTA(快速加热退火)、尖峰RTA(尖峰快速加热退火)、激光退火或闪光灯退火的方法加热其中具有引入的杂质的层的处理，由此进行再结晶。
这时，可以通过有效地加热其中引入了杂质的非常薄的层而获得浅活性层。优选为了有效地加热其中引入了杂质的非常薄的层，在引入杂质部分之前进行了增加对于从例如激光或灯的光源照射的光在其中引入杂质的非常薄的层内的吸收率的处理。所述处理称为预非晶化并且其作用是产生例如He的等离子体从而通过偏置电源对于基底加速和碰撞例如He的离子，并且打破基底表面的晶体结构，由此在与在上述的等离子体处理设备具有相同的结构的等离子体处理设备中进行非晶化，而且所述处理已经由发明人提出。
非专利文献1：Y.Sasaki等，“B2H6 Plasma Doping with In-situ HePre-amorphyzation”，2004 Symposia on VLSI Technology and Circuits
此外，当硼要通过离子注入而注入硅晶体时，通过沟道效应硼注入得很深。沟道效应是众所周知的现象，并且硼不与硅原子碰撞并且穿过晶体内的隧道深地注入晶体。此外在该效应减小时硼被浅地注入的情形，采用预非晶化处理。更具体地，使得硅晶体在注入硼之前非晶化，并且分散硅原子的布置。因此，硼原子与硅原子随机碰撞并且因而可以被浅地注入。
此外，可以同时进行杂质离子的引入和非晶化。此外，在这种情形，使用具有与上述等离子体处理设备的结构相同的结构的等离子体处理设备。产生其中在He气中混和了非常小量的B2H6气体的等离子体，并且加速所产生的例如He的离子并且通过偏置电压向基底碰撞，并且该基底表面的晶体结构被打破从而进行非晶化，并且同时，例如B的离子通过偏置电压向基底加速并且注入基底。
发明内容
本发明要解决的问题
然而，现有方法具有的问题在于重复再现性低。图21示出了此时通过测量在硅晶片的表面上形成的非晶层的深度所获得的结果。纵坐标轴表示非晶层的深度并且横坐标轴表示样品的数量。换而言之，产生了在相同条件下通过等离子体掺杂处理在硅晶片的表面上形成的非晶层深度的变化增加的问题。在通过由发明人提出的等离子体照射的非晶化中首次出现了新问题。这是在注入例如锗或硅的离子的现有技术中没有导致的问题。原因在于在离子注入中在施加到加速电极上的电压下，可以以出色的可控制性和可重复性获得离子的加速能量。此外，对于照射到硅晶片上的离子种类，通过分析电磁体可以获得具有出色可重复性的单个和希望的离子种类。此外，通过使用法拉第筒(Faraday cup)和时间控制的电剂量监视器可以以出色的可重复性获得离子剂量。已经得知可以容易地以出色的可重复性形成非晶层，因为非晶层由离子种类、加速能量和剂量所确定。
此外，在其中杂质离子通过等离子体掺杂引入的情形，还存在硼注入深度的重复再现性差的问题。产生了在相同条件下与执行等离子体掺杂处理无关的硼注入深度的变化增加的缺点。这是等离子体掺杂特有的问题。对于等离子体掺杂，用在等离子体和基底之间的等离子体壳层内的电位差加速等离子体中的离子。然而，与离子注入中施加到加速电极上的电压相比，等离子体的状态稳定性较差，并且可控制性也差。原因是在于等离子体根据处理室的状态而改变，并且处理室的状态在各个时刻变化，因为当对于生产重复进行等离子体掺杂时包含硼的沉积物质粘在处理室中。当等离子体的状态改变时，在等离子体壳层内产生的电位差也改变。因而，杂质注入深度的可控制性恶化。这是在例如注入硼离子的现有技术中不出现的缺点。
本发明是考虑到实际环境而进行的并且其目标是提供其中在样品的表面上形成的非晶层的深度和杂质注入深度的可重复性和可控制性出色的等离子体掺杂方法和设备。
解决所述问题的手段
因此，本发明提供了一种等离子体掺杂方法，所述方法在真空室中产生等离子体并且将在等离子体中的离子与样品的表面碰撞从而将晶体样品的表面改性为非晶形的，包括的步骤是：在伪样品上进行等离子体照射从而与预定数量的样品一起进行非晶化处理，在受到等离子体照射的伪样品的表面上照射光，由此测量伪样品表面的光学特性，并且以这样的方式控制处理晶体样品的条件，使得在测量步骤中获得的光学特性具有希望的值。
本发明提出了通过等离子体掺杂而控制杂质离子的注入深度的方法，由此改善了可重复性。换而言之，当通过等离子体掺杂注入杂质离子时，在注入同时或注入之前进行非晶化。此时，发明人新发现，在其中硅晶体的非晶化与通过等离子体掺杂的杂质离子的注入同时进行的情形，杂质离子的注入深度和非晶层的深度具有很强的正比关系。发明人发现还可以通过使用光来测量非晶层深度的方法，通过控制非晶层的深度而控制杂质离子的注入深度，从而以这样的方式设置等离子体掺杂条件使得测量值等于希望值。
本发明的特征在于通过使用光测量非晶层的深度并且以这样的方式设置等离子体掺杂条件，使得在等离子体掺杂中测量值等于希望值从而改善非晶层深度的重复再现性，此外，通过利用在等离子体掺杂中杂质离子的注入深度与非晶层的深度具有高度正比关系的事实，还提高了杂质离子注入深度的重复再现性。
此外，在根据本发明的方法中，进行非晶化处理的步骤用来在真空室中的样品电极上安装样品，并且当在真空室中产生等离子体时，加速等离子体中的离子并且使其向样品的表面碰撞从而将晶体样品的表面改性为非晶状态。
此外，在根据本发明的方法中，进行非晶化处理的步骤用来在真空室中的样品电极上安装样品，并且当通过供气装置提供气体进入真空室时，排气真空室的内部，从而当控制真空室的内部具有预定压力时，通过对等离子体源施加高频电源，从而在真空室内产生等离子体，并且通过对样品电极供电加速等离子体中的离子并且使其向样品的表面碰撞。
此外，在根据本发明的方法中，测量步骤用来控制在受到等离子体掺杂处理的伪样品的表面上照射光的步骤的处理条件，由此探测入射光和反射光之间的偏振状态的差别，并且根据来自所述差别的伪样品表面的光学特征而计算非晶层的深度，和以这样的方式进行改性使得由此计算的非晶层的深度具有预定值的步骤。
此外，在根据本发明的方法中，改性步骤包括控制处理条件以便改变等离子体的离子中向样品表面加速的加速能量的步骤。
此外，在根据本发明的方法中，改性步骤包括控制处理条件以便通过改变施加到样品电极的功率，改变可以用在等离子体和样品电极之间形成的功率的大小调节的电位差的步骤。
此外，在根据本发明的方法中，改性步骤包括控制处理条件以便改变需要照射等离子体的时间的步骤。
此外，在根据本发明的方法中，改性步骤包括控制处理条件以便改变提供给等离子源的高频电源的步骤。
此外，在根据本发明的方法中，改性步骤包括控制处理条件以便改变真空室中的压力的步骤。
此外，在根据本发明的方法中，样品是由硅形成的半导体基底。
此外，在根据本发明的方法中，在真空室中产生的等离子体由惰性气体组成。
此外，在根据本发明的方法中，在真空室中产生的等离子体由氦或氖组成。
此外，在根据本发明的方法中，在真空室中产生的等离子体包含杂质，并且其作用是进行将晶体样品的表面改性为非晶态、并且同时将杂质引入样品的表面内的等离子体掺杂。
此外，在根据本发明的方法中，杂质是硼。
此外，在根据本发明的方法中，等离子体包含用氦稀释的硼。
此外，在根据本发明的方法中，在真空室中产生的等离子体包含双硼。
此外，在根据本发明的方法中，在真空室中产生的等离子体包含砷、磷或锑，和进行等离子体掺杂从而将晶体的样品表面改性为非晶态同时将砷、磷或锑引入样品的物质。
此外，在根据本发明的方法中，伪样品是在样品的装置的非必需部分内提供的部分样品。
此外，本发明提供了一种等离子体掺杂方法，所述方法在真空室中产生等离子体并且使得等离子体中的离子与样品的表面碰撞从而将晶体样品的表面改性为非晶态，包括的步骤是：在伪样品上进行等离子体照射从而与预定数量的样品一起进行非晶化处理，测量受到等离子体照射的伪样品的表面上形成的非晶层的深度，并且以这样的方式控制处理晶体样品的条件，使得在测量步骤中获得的光学特性具有希望的值。
此外，在根据本发明的方法中，控制非晶层的深度从而控制引入的杂质离子的深度。
另外，本发明提供了一种设备，包括：真空室、样品电极、包括对样品提供等离子体的等离子体供给装置和对用作对样品电极供电的样品电极电源的等离子体掺杂室、在样品上照射光的光照射部，和探测在样品上的入射光和反射光的偏振状态的探测部。
此外，在根据本发明的设备中，等离子体掺杂室提供用于提供气体进入真空室的气体供给装置、排气真空室内部的排气装置、控制真空室内压力的压力控制装置。
此外，在根据本发明的设备中，探测部提供在等离子体掺杂室内。
此外，在根据本发明的设备中，探测部提供在与等离子体掺杂室分别提供的检测室内。
在本发明中，假定光学特征指示由通过改性而形成的非晶层的深度所引起的光测量结果或取决于改性的程度的非晶化程度的差别。
附图说明
图1是示出根据本发明的第一实施例中所使用的等离子体掺杂室的结构的截面图。
图2是示出根据本发明的第一实施例的等离子体掺杂设备的整体结构的平面图。
图3是示出根据本发明的第一实施例的灯退火型加热室的结构的截面图。
图4是示出根据本发明的第一实施例的激光退火型加热室的结构的截面图。
图5是示出根据本发明的第一实施例的片电阻测量装置的示意结构的透视图。
图6是示出根据本发明的第二实施例的硅基底的平面图。
图7是示出根据本发明的第二实施例的灯退火型加热室的结构的截面图。
图8是示出根据本发明第三实施例的等离子体掺杂设备的整体结构的平面图。
图9是示出根据本发明第三实施例的X射线分析室的结构的截面图。
图10是示出根据本发明第四实施例的等离子体掺杂室的结构的截面图。
图11是示出根据本发明第五实施例的深度和偏置电压之间关系的图。
图12是示出根据本发明第五实施例的方法的流程图。
图13是示出根据本发明第五实施例的深度测量结果的图。
图14是示出根据本发明第六实施例的注入深度和功率之间关系的图。
图15是示出根据本发明第六实施例的非晶层深度和功率之间关系的图。
图16是示出根据本发明第六实施例的硼注入深度和非晶层深度之间关系的图。
图17是示出根据本发明第六实施例的方法的流程图。
图18是示出根据本发明第六实施例的深度测量结果的图。
图19是示出在传统实例中所使用的等离子体掺杂设备的结构的图。
图20是示出在传统实例中所使用的等离子体掺杂设备的结构的图。
图21是示出在传统实例中所使用的等离子体掺杂设备中深度的测量结果的图。
符号的解释
1真空室
2供气装置
3涡轮分子泵
4压力调节阀
5高频电源
6样品电极
7介电窗口
8线圈
9基底
10高频电源
11排气口
具体实施方式
下面将参考附图详细描述根据本发明的实施例。
第一实施例
下面将参考图1至5详细描述根据本发明的第一实施例。
图1是示出根据本发明的第一实施例中所使用的等离子体掺杂设备的等离子体照射室的截面图。在图1中，当从供气装置2中将预定气体引入真空室1时，可以通过作为排气装置的涡轮分子泵3排出空气，由此通过压力调节阀4保持真空室1内部具有预定的压力。通过用高频电源5对在面对样品电极6的介电窗口7附近提供的线圈8施加13.56MHz的高频电源，可以在真空室1内产生感应耦合等离子体。硅基底9作为样品安装在样品电极6上。此外，提供对样品电极6提供高频电源的高频电源10并且用作控制样品电极6的电位的电压源，使得作为样品的基底9具有相对于等离子体的负电位。因而，可以向样品表面加速和碰撞等离子体中的离子，由此引起样品的表面非晶化并且引入杂质。从供气装置2提供的气体从排气口11排出到泵3。涡轮分子泵3和排气口11布置在样品电极6下面，此外，压力调节阀4是位于样品电极6下面直接在涡轮分子泵3上面的升杆阀(elevating valve)。样品电极6通过4个支柱12固定于真空室1。
基底9安装在样品电极6上之后，真空室1的内部通过排气口11排气，样品电极6的温度保持在大约25℃，并且同时，氦气以50sccm从供气装置2供入真空室1从而控制压力调节阀4，由此保持在真空室1内的压力为1Pa。接着，800W的高频电源提供给作为等离子体源的线圈8，由此在真空室1内产生等离子体，此外，200W的高频电源提供给样品电极6的底座，从而可以使在硅基底9的表面上的晶体层非晶化。
图2是示出等离子体掺杂设备的整体结构的平面图。在图2中，样品安装在装载室13内，并且装载室13随后被排气成为真空状态。在第一传送室14a和装载室13之间设置的门15被打开，并且操作第一传送室内的传送臂A，将样品移动到第一传送室14a内。随后，用相同的方式，门15恰当地打开和关闭，此外，传送臂A工作，将样品移动到等离子体照射室16中并且因而如上所述进行非晶化处理。接着，样品从等离子体照射室16移动到第二传送室14b。此外，样品被移动到卸载室19并且被取出。
另一方面，为了精确地控制非晶层的特性，通过使用伪样品监测非晶层的光学特性和深度。在相同处理条件下光学特性和深度变化的原因包括在真空室内壁上沉积物质的粘附、真空室的内壁的温度的改变、和高频电源特性的改变，且其不能容易地确定。每次处理25个样品时放入一个伪样品。对于伪样品，使用具有与形成装置的样品尺寸基本相同的单晶硅基底。对于伪样品，光致抗蚀剂未经构图但是在样品的整个表面上进行了非晶化处理。
首先，在图2中，伪样品安装在装载室13内，并且装载室13随后被排气成为真空状态。在第一传送室14a和装载室13之间的门15被打开，并且操作第一传送室内的传送臂A，将伪样品移动到第一传送室14a内。随后，以相同的方式，门15恰当地打开和关闭，此外，操作传送臂A，将伪样品移动到等离子体照射室16，并且由此在与恰在此之前处理样品的相同的条件下进行非晶化处理。接着，伪样品从等离子体照射室16移动到第二传送室14b，然后，伪样品移动到检测室17。由此检测过的伪样品再次移动到图2中的第二传送室14b。另外，伪样品移动到卸载室19并且被取出。
图3是示出灯退火型加热室结构的截面图。在图3中伪样品21安装在提供于加热室17内的样品台架20上。从作为样品加热装置的灯22发出的红外光穿过窗口21照射在伪样品21的表面上。作为灯22的实例，可以使用钨卤素灯。以这样的方式设置灯的发光条件，使得样品9的温度为1100℃，并且在1100℃的温度保持3分钟的条件下进行活化。
加热室可以是在图4中示出的激光退火型。在图4中，伪样品21安装在提供于加热室17内的样品台架上。从作为样品加热装置的激光束源25发出的激光束的方向由镜子26控制，并且激光束穿过窗口27照射在伪样品21的表面上。
作为替代，加热室可以是使用陶瓷加热器的高温炉。在其中使用灯或激光的情形，还可以通过对伪样品施加脉冲的能量而仅加热伪样品的表面至高温。但是在其中使用高温炉的情形，整个伪样品被加热。高温炉的优点是便宜。
通过加热而受到活性处理的伪样品再次移动到第二传送室14b并且随后移动到图2中的片电阻测量室18。
图5是示出在片电阻测量室18中提供的片电阻测量装置的示意结构的透视图。在图5中，4个探针28垂直地布置在伪样品21的表面上并且两个外部探针28连接稳流电源29，并且在对伪样品21施加电流中，通过电压计30测量两个内部探针28之间的电压。更准确地，此时获得在压靠伪样品21的两个外部探针之间的正和负地施加的平均电流值I和在两个内部探针之间的电位差的测量值V，并且用下列方程式计算伪样品的片电阻R。
R＝V/I
为了使非晶层的光学特性和深度具有出色的可重复性的希望值，每次处理25个样品，则在伪样品上进行等离子体掺杂处理，并且以这样的方式控制处理样品的条件，使得受到等离子体掺杂处理的伪样品的非晶层的光学特性和深度具有预定值。更具体地，在其中伪样品的非晶层的深度比希望值小的情形，则在处理25个后续样品的条件中增加施加到样品电极的功率。作为替代，减小施加到等离子体源的高频电源。作为替代，延长处理所需要的时间。
与此相反，在其中伪样品的非晶层的深度比希望值大的情形，则在处理25个后续样品的条件中减小施加到样品电极的功率。作为替代，增加施加到等离子体源的高频电源。作为替代，缩短处理所需要的时间。
对于改变施加到样品电极的功率、施加到等离子体源的高频电源或处理所需要的时间的方法，优选事先并且实验性地获得其中各个控制参数对于标准非晶化条件变化的情形中非晶层的深度变化的程度。为了改变控制参数，优选建立这样的软件以便自动重写存储在未示出的装置的控制系统中的处理配方。
通过该结构，可以实施在样品表面上形成的非品层深度的可控制性方面出色的等离子体掺杂方法。
此外，对于改变施加到样品电极的功率、施加到等离子体源的高频电源或处理所需要的时间的方法，优选事先并且实验性地获得其中各个控制参数对于标准非晶化条件变化的情形中表面的光学特性的改变的程度。为了改变控制参数，优选建立这样的软件以便自动重写存储在未示出的装置的控制系统中的处理配方。
通过该结构，可以实施在样品表面上形成的表面的光学特性的可控制性方面出色的等离子体掺杂方法。
第二实施例
下面将参考图6和7描述根据本发明的第二实施例。
在第一实施例中，给出了对其中具有与形成装置的样品具有几乎相同尺寸的单晶硅基底用作伪样品的情形的描述。但是在所述结构的情形，存在当处理例如300mm的硅基底的昂贵的样品时，伪样品的成本增加的缺点。为了减小成本，例如可以提出例如减小放置伪样品的频率的方法，例如每处理100个样品处理一个伪样品。但是，这引起另一个缺点，即非晶层深度的可控制性恶化。
作为解决问题的方法，可以提出其中伪样品是在样品装置不需要的部分内提供的部分样品。通过该结构，当处理昂贵的例如300mm的硅基底时，可以最小化伪样品的成本。此外，如果对全部样品的部分制备伪样品，则显著增加了非晶层深度的可控制性。换而言之，可以精细地调节各个片的处理条件。
图6是示出在第二实施例中所使用的样品和作为伪样品的硅基底的平面图。在样品9中提供了此后将被分区为半导体元件的大量芯片部31。对于芯片部31，通过光致抗蚀剂制备了引入杂质的开孔。通常，半导体基底取圆型，而元件取方形。由于这个原因，在基底的周边部分存在不可以提供为芯片部的部分。部分的所述部分可以用作伪样品32。在伪样品32内不形成光致抗蚀剂图案，而在整个伪样品32上进行非晶化和等离子体掺杂处理。
通过使用基底进行非晶化和等离子体掺杂处理，并且随后在图7中所示出的加热室17中进行部分热处理。在图7中，样品9安装在加热室17内提供的样品台架20上。从作为样品加热装置的灯22发出的红外光通过窗口21照射在样品9的部分表面上。此时，样品9用掩模33覆盖，使得灯光仅照射在伪样品上。通过使用闪光灯技术，可以仅加热伪样品的表面至1000℃或更高温度而几乎不加热芯片部分。当然，激光退火方法也可以用作进行部分热处理的方法。在这种情形，优选利用镜子26通过使用具有在图4中所示出的结构的加热室将激光仅照射在伪样品上。
希望应当在惰性气体气氛中加热伪样品。结果，可以抑制不优选的伪样品的劣化，例如氧化。因此，可以进行再现性出色的活化并且从而更大地提高杂质浓度的可控制性。为了进行处理，希望采用其中加热室包括将惰性气体供入加热室的供气装置的结构。作为替代，即便在真空中进行加热时也可以获得相同的优点。
第三实施例
下面将参考图8和9描述根据本发明的第三实施例。
由于进行非晶化和等离子体掺杂的等离子体掺杂设备与在图1中根据本发明的第一实施例中所描述的相同，所以将省略其描述。
图8是示出等离子体掺杂设备整体结构的平面图。在图8中，样品安装在装载室13内，并且装载室13随后被排气成为真空状态。在第一传送室14a和装载室13之间的门15被打开，并且操作第一传送室内的传送臂A，将样品移动到第一传送室14a内。随后，以相同的方式，门15恰当地打开和关闭，此外，操作传送臂A，将样品移动到等离子体掺杂室16中并且由此进行非晶化处理和等离子体掺杂处理。接着，样品从等离子体掺杂室16移动到第二传送室14b。另外，样品被移动到卸载室19并且被取出。
另一方面，为了精确地控制由非晶化处理所获得的非晶层的深度，通过使用伪样品采用椭圆光度法监测入射光和反射光之间的偏振状态的差别。在相同处理条件下光学特性和深度变化的原因包括在真空室内壁上沉积物质的粘附、真空室的内壁的温度的改变、和高频电源特性的改变，而且其不能容易地确定。每次处理的25个样品时则放入一个伪样品。对于伪样品，使用具有与形成装置的样品尺寸基本相同的单晶硅基底。对于伪样品，光致抗蚀剂未被构图但是在样品的整个表面上进行了非晶化处理和掺杂处理。
在图8中，首先伪样品安装在装载室13内，并且装载室13随后被排气成为真空状态。在第一传送室14a和装载室13之间提供的门15被打开，并且操作第一传送室14a内的传送臂A，将伪样品移动到第一传送室14a内。随后，以相同的方式，门15被恰当地打开和关闭，此外，操作传送臂A，将伪样品移动到等离子体掺杂室16中，并且由此在与恰在此之前处理样品的相同的条件进行非晶化处理和等离子体掺杂处理。接着，伪样品从等离子体掺杂室16移动到第二传送室14b，然后，伪样品被移动到X射线分析室34。
图9是示出进行椭圆光度法的检测室34的结构的截面图。在图9中，伪样品21安装在提供在检测室34内的样品台架35上。从光源36照射的光束37曝光在通过在伪样品21的3nm至100nm的表面深度内的改性处理而非晶化的非晶层上。当入射线性偏振光时，反射光是椭圆偏振光。通过测量从椭圆偏振光的相角Δ获得的正切和椭圆的振幅密度率并且使用由分析仪39和探测器40构成的探测器探测非晶层的厚度和双折射率，可以得知在伪样品表面上的非晶层的深度和表面条件。
根据椭圆光度法，可以探测非晶层的深度和表面条件(光学特性)。
其中探测了非晶层的深度和表面条件并且如果需要测量了剂量的伪样品再次移动到第二传送室14b，并且随后移动到卸载室19，并且因而从图8中的装置内取出。
为了获得希望的非晶层的深度，通过椭圆光度法获得的测量值是希望值。因此，控制每次处理25个样品时对伪样品进行等离子体掺杂处理的条件，在受到等离子体掺杂处理的伪样品上照射线性偏振光，探测从伪样品上释放的反射光，并且以这样的方式处理样品，使得探测的非晶层的表面条件具有预定值。
更具体地，在其中伪样品的非晶层的深度比希望值大的情形，则处理25个后续样品的条件中减小施加到样品电极的功率。作为替代，增加施加到等离子体源的高频电源。作为替代，缩短处理所需要的时间。
与此相反，在其中伪样品的非晶层的深度比希望值小的情形，则处理25个后续样品的条件中增加施加到样品电极的功率。作为替代，减小施加到等离子体源的高频电源。作为替代，延长处理所需要的时间。
对于改变施加到样品电极的功率、施加到等离子体源的高频电源或处理所需要的时间的方法，优选事先并且实验性地获得其中各个控制参数对于标准非晶化条件和掺杂条件变化的情形中非晶层的深度和偏振状态变化的程度。为了改变各控制参数，优选建立这样的软件以便自动重写存储在未示出的控制系统中的处理配方。
通过该结构，可以实施在样品表面上引入的非晶层的深度的可控制性方面出色的等离子体掺杂方法。
第四实施例
下面将参考图10描述根据本发明的第四实施例。
图10是在根据本发明第四实施例中所使用的等离子体掺杂设备的等离子体掺杂室的截面图。在图10中，当从供气装置2将预定气体引入真空室1中时，可以通过作为排气装置的涡轮分子泵3排出空气，由此利用压力调节阀4保持真空室1内部具有预定压力。通过用高频电源5对在面对样品电极6的介电窗口7附近提供的线圈8施加13.56MHz的高频功率，可以在真空室1内产生感应耦合等离子体。
硅基底9作为样品安装在样品电极6上。此外，提供对样品电极6提供高频电源的高频电源10并且用作以这样的方式控制样品电极6的电位的电压源，使得作为样品的基底9对于等离子体具有负电位。因而，可以向样品表面加速和碰撞等离子体中的离子，由此引起样品的表面非晶化并且引入杂质。
从供气装置2提供的气体从排气口11排出到泵3。涡轮分子泵3和排气口11布置在样品电极6下面，此外，压力调节阀4是位于样品电极6下面直接在涡轮分子泵3上面的升杆阀。样品电极6通过4个支柱12固定于真空室1。
在基底9安装在样品电极6上之后，真空室1的内部通过排气口11排气，样品电极6的温度保持在25℃，并且同时，氦气以50sccm从供气装置2供入真空室1从而控制压力调节阀4，由此保持在真空室1内的压力为1Pa。接着，800W的高频电源提供给作为等离子体源的线圈8，由此在真空室1内产生等离子体，此外，200W的高频电源提供给样品电极6的底座16，使得可以使在硅基底9的表面上的晶体层非晶化。
接着，氦气He和B2H6气体以100sccm和1sccm的量提供到真空室1内，样品电极的温度保持在25℃并且1000W的高频电源施加到线圈8，在真空室内的压力保持为0.5Pa。通过在真空室1内产生等离子体并且对样品电极6提供250W的高频电源，可以将硼引入基底9的表面附近。
等离子体掺杂室包括由分析仪39和探测器40构成的探测器，其作用是通过椭圆光度法探测非晶层的深度。由于在根据本发明的第三实施例中描述了所述操作，所以将省略对其的描述。此外，以相同的方式，可以提供由分析仪39和探测器40构成的探测器作为测量从样品辐射的X射线的装置，以便计算剂量(杂质浓度)。
通过以这样的方式控制非晶化样品的条件，使得从由此测量的偏振状态计算的非晶层的深度具有预定值，可以实施在样品的表面上形成的非晶层的深度的可控制性方面出色的预非晶化方法和具有出色的可控制性的等离子体掺杂方法。通常，通过光致抗蚀剂在样品表面上敞开进行非晶化和引入杂质的部分。为了便于测量非晶层的深度和从X射线的量计算的X射线的量或剂量，提供了较大的开孔部(开孔部起伪样品的作用)。
在其中非晶层的深度比希望值小的情形，则在处理预定数量的后续样品的条件中减小施加到样品电极的功率。作为替代，增加施加到等离子体源的高频电源。作为替代，缩短处理所需要的时间。
与此相反，在其中伪样品的非晶层的深度比希望值小的情形，则在处理预定数量的后续样品的条件中增加施加到样品电极的功率。作为替代，减小施加到等离子体源的高频电源。作为替代，延长处理所需要的时间。
对于改变施加到样品电极的功率、施加到等离子体源的高频电源或处理所需要的时间的方法，优选事先并且实验性地获得其中各个控制参数对于标准非晶化条件和掺杂条件变化的情形中非晶层的深度变化的程度。为了改变各控制参数，优选建立这样的软件以便自动重写存储在未示出的控制系统中的处理配方。
因此，可以实施具有出色的再现性的等离子体掺杂处理。
采用其中使用椭圆光度法的探测器的结构，电子束源和X射线探测器向安装在真空室内的样品电极上的样品照射光，因而不需要测量非晶层深度的特别的处理室，从而可以提高生产效率。
根据该方法，采用了其中伪样品是在样品的装置不需要的部分内提供的部分样品的结构。通过该结构，当处理例如300mm的硅基底的昂贵的样品时，可以最小化伪样品的成本。此外，如果对于全部样品的部分制备伪样品，则显著增加了杂质浓度的可控制性。换而言之，可以精细地调节各片的处理条件。
显然其上不形成有光致抗蚀剂的基底可以用作伪样品。
在根据本发明的实施例中，在本发明的范围内涉及真空室的形状，等离子源的方法和布置和等离子体条件的部分变化仅是示意性的。在本发明的应用中，显然可以提出其它的变化。
例如，线圈8可以取平面形状，可以使用螺旋波等离子体源、磁力中性回路等离子体源和磁活性微波等离子体源(电子回旋共振等离子体源)，或者可以使用在图9中示出的平行板型等离子体源。
此外，可以使用氦气之外的惰性气体，并且可以使用氖、氩、氪和氙气体的至少之一。惰性气体的优点是对于样品的不利影响比其它气体小。
此外，本发明还可以应用于其中硼的掺杂与使用例如其中用氦混合了双硼的气体等离子体的非晶化同时进行的情形。因而，因为仅需要一个步骤替代了两个步骤，所以所述应用是希望的并且可以提高生产效率。
此外，尽管示出了其中样品由硅形成的半导体基底的情形，但是本发明也可以应用于当处理由其它各种材料形成的样品的情形。但是，在其中样品是由硅形成的半导体基底的情形，本发明提供了尤其有用的等离子体掺杂方法。此外，在其中杂质是砷、磷、硼、铝或锑的情形，本发明也尤为有用。通过该结构，可以制造超精细的硅半导体设备。
此外，在掺杂处理期间可以进行等离子体的发射谱分析或质量分析从而检测气相状态并且使用气相状态用于作为对于任何要改变的参数的判定标准。如果例如片电阻值改变，而尽管气相状态没有具体改变，则优选改变施加到样品电极的功率而不改变气体流量或施加到等离子体源的高频电源。与此相反，如果观测到气相的变化，则优选改变气体流量或施加到等离子体源的高频电源而不改变施加到样品电极的功率。
此外，尽管已经描述了其中非晶化和掺杂处理在相同的等离子体处理室内连续进行的情形，但是也可以准备单独的等离子体处理室以便进行单独的处理。
此外，尽管已经描述了其中分别提供加热室和片电阻测量室的情形，但是片电阻测量装置也可以提供于加热室内。
另外，显然可以提出整个设备的结构的变化。
第五实施例
接着，将参考图11、12和13描述根据本发明的第五实施例。在第五实施例中，将更详细地描述第一实施例。因此，伪样品的移动与在第一实施例中相同。
通过使用氦气等离子体在具有200mm尺寸的硅基底上进行等离子体掺杂。等离子体掺杂在等离子体照射室16的真空室1内进行。施加到等离子体源的高频功率设置为1500W，真空室1的压力设置为0.9Pa并且进行等离子体照射的时间设置为七秒。施加到样品电极的功率在30W至300W的范围内变化。通过改变施加到样品电极的功率，可以改变在等离子体和硅基底之间产生的偏置电压。当施加到样品电极上的功率增加时，偏置电压升高，并且当所述功率减小时偏置电压降低。施加到样品电极的功率在30W至300W的范围内改变，使得偏置电压在30V至200V的范围内改变。
在伪样品上由此进行了等离子体掺杂处理之后，伪样品被移动到检测室17以便通过使用椭圆光度法测量非晶层的深度。作为实验结果，发现偏置电压和非晶层的深度具有图11中所示出的关系。
偏置电压和非晶层的深度具有非常出色的正比关系。可以理解偏置电压改变1V，则非晶层的深度变化大约0.1nm。为了改变偏置电压1V，优选改变施加到样品电极的功率大约1.5W。更具体地，可以理解通过改变施加到样品电极的功率，可以在0.1nm的单位上以非常高的精度控制非晶层的深度。
图12是示出通过结合施加到上述事先和实验性地获得的样品电极的功率和非晶层的深度之间的关系和使用椭圆光度法的测量来改善重复再现性的方法的流程图。对于使用椭圆光度法的检测，如果非晶层的深度在设置的预定阈值的范围内，则原样地保持施加到样品电极的功率。如果深度比阈值大，则施加到样品电极的功率重新调节为低。如果深度比阈值小，则施加到样品电极的功率重新调节为高。
更具体地，如同在图12中所示出的，首先进行氦气等离子体照射(步骤101)，从设备中取出品片(步骤102)，和通过使用椭圆光度法的检测测量非晶层的深度(步骤103)。
确定在测量步骤103中测量的非晶层的深度是否在设置的预定阈值的范围之内(步骤104)。如果深度在预定阈值的范围内，则原样保持施加到样品电极的功率(步骤105)。
如果确定了深度不在预定阈值的范围内，则确定深度是否大于阈值(步骤106)。如果确定深度比在确定步骤中的阈值大，则施加到样品电极的功率重新调节为低(步骤107)。另一方面，如果确定深度比在确定步骤206中的阈值小，则施加到样品电极的功率重新调节为高(步骤108)。
图13示出了通过等离子体掺杂处理由重复形成非晶层、使用椭圆光度法的检测和检测结果的反馈所获得的结果。在100个硅基底上进行等离子体掺杂处理，并且对各等离子体掺杂处理进行一个使用椭圆光度法的检测和一个所述检测结果的反馈。在100个等离子体样品处理期间，改变偏置电压两次，即，改变施加到样品电极的功率。第一次，由于非晶层的深度比阈值大，偏置电压减小了2V。
更具体地，施加到样品电极的功率减小了3W。另一次，由于非晶层的深度比阈值小，偏置电压增加了2V。更具体地，施加到样品电极的功率增加了3W。结果，在其中重复地形成100个非晶层的情形，平均值是9.6nm并且最大值和最小值之间的差小于等于0.6nm。变化等同于对于1σ而言的1％或更小。这指示了本发明非常高的重复再现性和有效性。
此外，对处理条件的检测结果的反馈方法已经广泛用于其它通用技术。但是，本发明的特征在于，结合了施加到样品电极的功率和非晶层的深度之间非常强的正比关系，和可以在0.1nm的单位上以非常高的精度可变化地控制非晶层的深度，即使施加到样品电极的功率被改变为作为实际应用足够大的值的1.5W时。
第六实施例
接着，将参考图14、15、16、17和18描述根据本发明的第六实施例。伪样品的移动与第一实施例相同。
通过使用双硼和氦的混合气体，在具有200mm尺寸的硅基底上进行等离子体掺杂。对于混合比，双硼气体浓度设置为0.025％，而氦气的浓度设置为99.975％。在等离子体照射室16的真空室1内进行等离子体掺杂。施加到等离子体源的高频功率设置为1500W，真空室1的压力设置为0.9Pa，并且进行等离子体照射所需要的时间设置为30秒。
施加到样品电极的功率在0W至200W的范围内改变。在该条件下，可以同时进行通过等离子体掺杂将硼注入硅基底和硅基底表面的硅晶体的非晶化。即使施加到样品电极的功率为零，等离子体中的离子也会根据在硅基底和等离子体之间自然形成的电位差而与硅基底碰撞并且因而注入硅基底。在改变施加到样品电极上的功率从而在伪样品上进行等离子体掺杂之后，伪样品被移动到检测室17以便通过椭圆光度法测量非晶层的深度。此后，通过未示出的SIMS测量设备测量硅基底中硼的深度分布。
作为实验结果，发现了获得了如图14中所示出的施加到样品电极的功率和硼的注入深度之间的关系。以这样的方式设置硼的注入深度，使得在通过SIMS测量的分布中硼浓度是1×1018cm-3。这是一种在半导体工艺中浅结合形成领域中通常广泛使用的确定硼注入深度的方法。硼的注入深度与施加到样品电极的功率具有一对一的对应关系，并且可以通过改变施加到样品电极的功率而受到控制。另一方面，发现施加到样品电极的功率和非晶层的深度具有图15中所示出的关系。还可以通过改变施加到样品电极的功率控制非晶层的深度。
此外，发现非品层的深度和硼的注入深度具有图16中所示出的关系。图16示出了在测量非晶层时，可以确定硼的注入深度。通常，硼的注入深度使用SIMS测量。SIMS对于一个测量需要几个小时并且进行破坏性检测。假定硼的注入深度由SIMS检测，则需要长时间进行检测。因为这个原因，大量产品在检测期间受到等离子体掺杂处理。发现当检测结束时在产品中的硼的注入深度大。因此，要求在较短的时间内进行检测。
另一方面，参考图16，可以通过测量非晶层的深度确定硼的注入深度。因此，可以理解通过使用椭圆光度法的光学测量的检测可以替代SIMS的检测。这是本发明特有的新构思。图17是示出通过使用该构思改善硼的注入深度的重复再现性的方法的流程图。
在该方法中，在等离子体掺杂处理之后的短时间内进行检测从而反馈对于参照事先并且实验性地准备的图16的等离子体掺杂条件的检测结果。检测使用椭圆光度法。在使用椭圆光度法的检测中，如果非晶层的深度在设置的预定阈值的范围内，则原样地保持施加到样品电极的功率。如果深度大于阈值，则施加到样品电极的功率重新调节为低。如果深度小于阈值，则施加到样品电极的功率重新调节为高。
更具体地，如图17中所示出的，首先进行氦气等离子体照射(步骤201)，从设备取出晶片(步骤202)，并且使用椭圆光度法的检测测量非晶层的深度(步骤203).
确定在测量步骤203中测量的非晶层的深度是否在设置的预定阈值的范围之内(步骤204)。如果深度在预定阈值的范围之内，则原样地保持样品电极的功率(步骤205)。
如果确定深度不在预定阈值的范围之内，则确定深度是否大于阈值(步骤206)。如果确定深度大于在确定步骤的阈值，则施加到样品电极的功率重新调节为低(步骤207)。另一方面，如果确定深度小于在确定步骤206的阈值，则施加到样品电极的功率重新调节为高(步骤208)。
图18示出了通过等离子体掺杂处理重复形成非晶层、使用椭圆光度法的检测和检测结果的反馈所获得的结果。在100个硅基底上进行等离子体掺杂处理，对于各等离子体掺杂处理进行一个使用椭圆光度法的检测和一个检测结果的反馈。
在100个等离子体处理期间，改变偏置电压两次，即，改变施加到样品电极的功率。第一次，由于非晶层的深度比阈值大，偏置电压减小了2V。更具体地，施加到样品电极的功率减小了3W。另一次，由于非晶层的深度比阈值小，所以偏置电压增加了2V。
换而言之，施加到样品电极的功率增加了3W。结果，在其中同时重复地形成100个非晶层并且进行硼的注入的情形，硼的注入深度的平均值是9.6nm并且最大值和最小值之间的差小于等于0.6nm。变化等同于对于1σ而言的1％或更小。这指示了本发明非常高的重复再现性和有效性。
此外，对处理条件的检测结果的反馈方法已经广泛用于其它通用技术。然而，本发明的特征在于，发明人新发现，在能够同时进行非晶层的形成和硼注入中，非晶层的深度和硼的注入深度之间一对一的关系，其是新研发的并且发明人利用了所述发现。此外，本发明的特征在于，结合使用了所述新发现与非晶层的深度和硼的注入深度可以用施加到样品电极上的功率控制并且非晶层的深度可以在短时间内通过例如椭圆光度法测量的事实。
工业实用性
本发明可以提供一种等离子体掺杂方法和设备，所述方法和设备在引入样品表面的杂质的注入深度或非晶层的深度的可控制性方面是出色的。因此，本发明还可以应用于例如在液晶中所使用的薄膜晶体管的制造和各种材料表面的改性以及用杂质掺杂半导体的各种用途。

Claims (25)

1.一种等离子体掺杂方法，所述方法在真空室中产生等离子体并且使得等离子体中的离子与样品的表面碰撞从而将晶体样品的表面改性为非晶的，包括的步骤是：
在伪样品上进行等离子体照射从而与预定数量的样品一起进行非晶化处理；
在受到所述等离子体照射的伪样品的表面上照射光，由此测量伪样品表面的光学特性；并且
控制处理晶体样品的条件，使得在测量步骤中获得的光学特性具有希望的值。
2.根据权利要求1的等离子体掺杂方法，其中进行非晶化处理的步骤用来在真空室中的样品电极上安装样品，并且当在真空室中产生等离子体时，加速所述等离子体中的离子并且向样品的表面碰撞从而将晶体样品的表面改性为非晶的。
3.根据权利要求1的等离子体掺杂方法，其中进行非晶化处理的步骤用来在真空室中的样品电极上安装样品，并且当通过供气装置提供气体进入所述真空室时，排气真空室的内部，从而当控制真空室的内部具有预定压力时，在真空室内通过对样品电极供电而产生等离子体，加速所述等离子体中的离子并且向样品的表面碰撞从而将晶体样品的表面改性为非晶的。
4.根据权利要求1的等离子体掺杂方法，其中进行非晶化处理的步骤用来在真空室中的样品电极上安装样品，并且当通过供气装置提供气体进入所述真空室时，排气真空室的内部，从而当控制真空室的内部具有预定压力时，在真空室内通过对等离子源提供高频供电而产生等离子体，并且通过对所述样品电极供电而加速在所述等离子体中的离子并且向样品的表面碰撞从而将晶体样品的表面改性为非晶的。
5.根据权利要求1的等离子体掺杂方法，其中所述测量步骤用来控制在受到等离子体掺杂处理的伪样品的表面上照射光的步骤的处理条件，由此探测入射光和反射光之间的偏振状态的差别，并且根据来自所述差别的伪样品表面的光学特征而计算非晶层的深度，并且
进行改性使得由此计算的非晶层的深度具有预定值的步骤。
6.根据权利要求4的等离子体掺杂方法，其中所述改性步骤包括控制所述处理条件以便改变在所述等离子体中的离子向样品表面加速的加速能量的步骤。
7.根据权利要求4的等离子体掺杂方法，其中所述改性步骤包括控制所述处理条件，以便改变可以用在等离子体和样品电极之间形成的功率的大小调节的电位差的步骤。
8.根据权利要求4的等离子体掺杂方法，其中所述改性步骤包括控制所述处理条件以便改变照射等离子体所需的时间的步骤。
9.根据权利要求4的等离子体掺杂方法，其中所述改性步骤包括控制所述处理条件以便改变提供给等离子源的高频电源的步骤。
10.根据权利要求4的等离子体掺杂方法，其中所述改性步骤包括控制所述处理条件以便改变真空室中的压力的步骤。
11.根据权利要求1至10的任一的等离子体掺杂方法，其中所述样品是由硅形成的半导体基底。
12.根据权利要求1至10的任一的等离子体掺杂方法，其中所述在真空室中产生的等离子体由惰性气体组成。
13.根据权利要求12的等离子体掺杂方法，其中所述在真空室中产生的等离子体由氦或氖组成。
14.根据权利要求1的等离子体掺杂方法，其中所述在真空室中产生的等离子体包含杂质，并且用来进行将晶体样品的表面改性为非晶的，并且同时将杂质引入所述样品的表面内的等离子体掺杂。
15.根据权利要求14的等离子体掺杂方法，其中所述杂质是硼。
16.根据权利要求14的等离子体掺杂方法，其中所述等离子体包含用氦稀释的硼。
17.根据权利要求14的等离子体掺杂方法，其中所述杂质是双硼。
18.根据权利要求14的等离子体掺杂方法，其中所述杂质包含砷、磷或锑。
19.根据权利要求1的等离子体掺杂方法，其中所述伪样品是在样品的装置的非必需部分内提供的样品的部分。
20.根据权利要求1至19的任一的等离子体掺杂方法，其中非晶层的深度受到控制，由此控制引入的杂质离子的深度。
21.一种等离子体掺杂方法，所述方法在真空室中产生等离子体并且使得等离子体中的离子与样品的表面碰撞从而将晶体样品的表面改性为非晶的，包括的步骤是：
在伪样品上进行等离子体照射从而与预定数量的样品一起进行非晶化处理；
测量受到所述等离子体照射的伪样品的表面上形成的非晶层的深度；并且
控制处理晶体样品的条件，使得在测量步骤中获得的光学特性具有希望的值。
22.一种等离子体掺杂设备，包括：真空室、样品电极、包括对样品提供等离子体的等离子体供给装置和对用作对样品电极提供电源的样品电极电源的等离子体掺杂室、在样品上照射光的光照射部，和探测在样品上的入射光和反射光的偏振状态的探测部。
23.根据权利要求22的等离子体掺杂设备，其中所述等离子体掺杂室提供用于提供气体进入真空室的气体供给装置、排气真空室内部的排气装置、控制真空室内压力的压力控制装置。
24.根据权利要求22或23的等离子体掺杂设备，其中所述探测部提供于等离子体掺杂室内。
25.根据权利要求22或23的等离子体掺杂设备，其中所述探测部提供于与等离子体掺杂室分别提供的检测室内。
CNA2006800103675A 2005-03-31 2006-03-30 等离子体掺杂方法和设备 Pending CN101151711A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP104160/2005 2005-03-31
JP2005104160 2005-03-31

Publications (1)

Publication Number Publication Date
CN101151711A true CN101151711A (zh) 2008-03-26

Family

ID=37073413

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800103675A Pending CN101151711A (zh) 2005-03-31 2006-03-30 等离子体掺杂方法和设备

Country Status (6)

Country Link
US (1) US20090035878A1 (zh)
EP (1) EP1865544A4 (zh)
JP (1) JPWO2006106858A1 (zh)
KR (1) KR20070115907A (zh)
CN (1) CN101151711A (zh)
WO (1) WO2006106858A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456591A (zh) * 2010-10-18 2012-05-16 中芯国际集成电路制造(上海)有限公司 测试样片及其使用方法
TWI587353B (zh) * 2011-11-30 2017-06-11 應用材料股份有限公司 電漿浸沒製程的定量測量方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300687A (ja) * 2007-05-31 2008-12-11 Tokyo Electron Ltd プラズマドーピング方法及びその装置
KR100985880B1 (ko) * 2008-05-21 2010-10-08 주식회사 하이닉스반도체 플라즈마 도핑 장비의 모니터링 방법
JP5424299B2 (ja) * 2008-12-16 2014-02-26 国立大学法人東北大学 イオン注入装置、イオン注入方法、及び半導体装置
RU2479668C1 (ru) * 2011-10-03 2013-04-20 Валерий Николаевич Пименов Способ ионно-плазменного легирования поверхности изделия
JP2014053452A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体装置の製造方法
US9722083B2 (en) * 2013-10-17 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain junction formation
CN107623024A (zh) * 2016-07-15 2018-01-23 南京励盛半导体科技有限公司 一种金属与宽带隙半导体接触的结构和制造方法
CN107622941A (zh) * 2016-07-15 2018-01-23 南京励盛半导体科技有限公司 一种宽禁带半导体的掺杂方法
JP6804398B2 (ja) * 2017-06-28 2020-12-23 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
WO2021024895A1 (ja) * 2019-08-08 2021-02-11 信越化学工業株式会社 含フッ素有機ケイ素化合物の薄膜の光学定数計測方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129413A (ja) * 1987-11-16 1989-05-22 Fuji Electric Corp Res & Dev Ltd 半導体基体への不純物導入方法
JPH0268925A (ja) * 1988-09-05 1990-03-08 Fuji Electric Co Ltd 不純物の導入方法
GB9624715D0 (en) * 1996-11-28 1997-01-15 Philips Electronics Nv Electronic device manufacture
WO1998057146A1 (fr) * 1997-06-11 1998-12-17 Matsushita Electronics Corporation Procede d'evaluation de couche semi-conductrice, procede de fabrication de dispositif semi-conducteur, et support d'enregistrement
JP3773355B2 (ja) * 1998-05-07 2006-05-10 松下電器産業株式会社 半導体装置の製造装置
JP2000054150A (ja) * 1998-08-07 2000-02-22 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
JP2004047696A (ja) * 2002-07-11 2004-02-12 Matsushita Electric Ind Co Ltd プラズマドーピング方法及び装置、整合回路
JP4544447B2 (ja) * 2002-11-29 2010-09-15 パナソニック株式会社 プラズマドーピング方法
TW200423185A (en) * 2003-02-19 2004-11-01 Matsushita Electric Ind Co Ltd Method of introducing impurity
JP2005005328A (ja) * 2003-06-09 2005-01-06 Matsushita Electric Ind Co Ltd 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置
WO2005020306A1 (ja) * 2003-08-25 2005-03-03 Matsushita Electric Industrial Co., Ltd. 不純物導入層の形成方法及び被処理物の洗浄方法並びに不純物導入装置及びデバイスの製造方法
JP2005093518A (ja) * 2003-09-12 2005-04-07 Matsushita Electric Ind Co Ltd 不純物導入の制御方法および不純物導入装置
KR20060085247A (ko) * 2003-09-24 2006-07-26 마쯔시다덴기산교 가부시키가이샤 불순물 도입 방법, 불순물 도입 장치 및 이들을 이용하여형성한 전자 소자
KR101107766B1 (ko) * 2003-10-09 2012-01-20 파나소닉 주식회사 접합 형성 방법 및 이를 이용하여 형성된 피처리물
JPWO2005112088A1 (ja) * 2004-05-14 2008-03-27 松下電器産業株式会社 半導体装置の製造方法および製造装置
US7582492B2 (en) * 2004-05-21 2009-09-01 Panasonic Corporation Method of doping impurities, and electronic element using the same
KR101123788B1 (ko) * 2004-12-13 2012-03-12 파나소닉 주식회사 플라즈마 도핑 방법
JP5116463B2 (ja) * 2005-02-23 2013-01-09 パナソニック株式会社 プラズマドーピング方法及び装置
JP5097538B2 (ja) * 2005-03-28 2012-12-12 パナソニック株式会社 プラズマドーピング方法およびこれに用いられる装置
WO2008059827A1 (fr) * 2006-11-15 2008-05-22 Panasonic Corporation Procédé de dopage de plasma
JP4866918B2 (ja) * 2007-01-22 2012-02-01 パナソニック株式会社 半導体装置
JP5237833B2 (ja) * 2007-01-22 2013-07-17 パナソニック株式会社 半導体装置の製造方法及び半導体製造装置
JP5357037B2 (ja) * 2007-03-23 2013-12-04 パナソニック株式会社 プラズマドーピング装置及び方法
US8030187B2 (en) * 2007-12-28 2011-10-04 Panasonic Corporation Method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456591A (zh) * 2010-10-18 2012-05-16 中芯国际集成电路制造(上海)有限公司 测试样片及其使用方法
CN102456591B (zh) * 2010-10-18 2014-10-01 中芯国际集成电路制造(上海)有限公司 测试样片及其使用方法
TWI587353B (zh) * 2011-11-30 2017-06-11 應用材料股份有限公司 電漿浸沒製程的定量測量方法

Also Published As

Publication number Publication date
EP1865544A1 (en) 2007-12-12
US20090035878A1 (en) 2009-02-05
KR20070115907A (ko) 2007-12-06
JPWO2006106858A1 (ja) 2008-09-11
WO2006106858A1 (ja) 2006-10-12
EP1865544A4 (en) 2010-12-22

Similar Documents

Publication Publication Date Title
CN101151711A (zh) 等离子体掺杂方法和设备
US8129202B2 (en) Plasma doping method and apparatus
EP1826814B1 (en) Plasma doping method
US7601619B2 (en) Method and apparatus for plasma processing
TWI404110B (zh) 用於工件之電漿植入之方法與電漿摻雜裝置
JP4447555B2 (ja) 不純物導入の制御方法
CN101142475A (zh) 半导体晶片测量装置和方法
CN102339737A (zh) 等离子体掺杂装置及等离子体掺杂方法
CN1965391A (zh) 制造半导体器件的方法和设备
JP2000114198A (ja) 表面処理方法および装置
US7871853B2 (en) Plasma doping method and apparatus employed in the same
CN100454491C (zh) 制作结的方法以及采用该方法形成的已加工材料
KR101544938B1 (ko) 플라즈마 도핑 장치 및 플라즈마 도핑 방법
JP2005005328A (ja) 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置
JPWO2006106871A1 (ja) アッシング装置、アッシング方法および不純物ドーピング装置
TW201301354A (zh) 在電漿處理腔室中處理晶圓的方法及對電漿處理腔室中之基板植入所要物種之離子的方法
Matyi et al. Boron doping of silicon by plasma source ion implantation
US11621168B1 (en) Method and system for doping semiconductor materials
US8492177B2 (en) Methods for quantitative measurement of a plasma immersion process
Thompson et al. Millisecond Microwave Annealing: Reaching the 32 Nm Node
KR20100121983A (ko) 플라즈마를 이용한 도핑 방법 및 이에 사용되는 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication