JP3869325B2 - Ｍｏｓトランジスタの製造方法 - Google Patents
Ｍｏｓトランジスタの製造方法 Download PDFInfo
- Publication number
- JP3869325B2 JP3869325B2 JP2002191424A JP2002191424A JP3869325B2 JP 3869325 B2 JP3869325 B2 JP 3869325B2 JP 2002191424 A JP2002191424 A JP 2002191424A JP 2002191424 A JP2002191424 A JP 2002191424A JP 3869325 B2 JP3869325 B2 JP 3869325B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion source
- semiconductor substrate
- source film
- film
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 217
- 239000012535 impurity Substances 0.000 claims description 186
- 239000000758 substrate Substances 0.000 claims description 134
- 239000004065 semiconductor Substances 0.000 claims description 118
- 238000000034 method Methods 0.000 claims description 71
- 238000005468 ion implantation Methods 0.000 claims description 23
- 239000007787 solid Substances 0.000 claims description 21
- 230000000694 effects Effects 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 239000011261 inert gas Substances 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H01L29/6659—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H01L21/823814—
-
- H01L29/7833—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタの製造方法に関し、より詳細には、浅いソース／ドレイン接合領域を有するＭＯＳトランジスタの製造方法に関する。
【０００２】
【従来の技術】
一般的に、ＭＯＳトランジスタは基板上にゲート酸化膜及びゲート電極より構成されたゲートパターンが形成されており、ゲートパターンの両側壁の半導体基板にソース／ドレイン接合領域が形成されている。
【０００３】
ソース／ドレイン接合領域は、ＭＯＳトランジスタを高集積化するにつれて浅い接合領域より形成しなければならない。浅い接合領域というのは、基板に形成される接合深さが浅く、抵抗減少のために不純物（ｉｍｐｕｒｉｔｙ）の濃度及び活性化率を高くしなければならず、水平及び垂直方向の急激な接合領域を形成しなければならないということを意味する。
【０００４】
浅いソース／ドレイン接合領域は、従来にはイオン注入方法や固体状態拡散法を用いて形成した。イオン注入方法は、イオン注入器を用いて不純物を高加速電圧で高加速させて基板に注入することにより浅いソース／ドレイン接合領域を形成する。そして、固体状態拡散法は、基板上に固体状態の拡散源を形成した後、拡散源内の不純物（ｄｏｐａｎｔ）を基板に拡散させてドーピングすることにより浅いソース／ドレイン接合領域を形成する。
【０００５】
ここで、以下の詳細な説明において用語の混同を避けるために、イオン注入方法により注入される不純物は「ｉｍｐｕｒｉｔｙ」とし、固体状態拡散法により注入される不純物は「ｄｏｐａｎｔ」とする。さらに、イオン状で注入されるのはイオン注入とし、固体状態拡散法により不純物が広がったりすでに不純物が含まれているのはドーピング（ｄｏｐｉｎｇ）とする。
【０００６】
【発明が解決しようとする課題】
ところで、イオン注入方法は、根本的に不純物の運動エネルギーに起因して半導体基板の結晶構造を損傷させて電位を発生させる。電位は、ソース／ドレイン接合領域の漏洩を招くだけではなく、注入された不純物の急激な拡散を引き起こして浅いソース／ドレイン接合領域の形成を不可能にする。そして、固体拡散法は、低抵抗の浅いソース／ドレイン接合領域に適するほどに拡散源の不純物（ｄｏｐａｎｔ）のドーピング濃度を高め難く、さらに拡散源の不純物のドーピング濃度を精密に制御するという点で問題がある。
【０００７】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、電位を発生させずに不純物のドーピング濃度が精密に制御された浅いソース／ドレイン接合領域を有するＭＯＳトランジスタの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、このような目的を達成するために、本発明のＭＯＳトランジスタ形成方法は、半導体基板上にゲートパターンを形成した後で、ゲートパターンが形成された半導体基板の全面に拡散ソース膜を形成する。拡散ソース膜は、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜またはシリコン酸化膜より形成できる。ＵＳＧ膜は、液体状態のシリケートガラスをスピンコーティングした後で緻密化させて形成できる。シリコン酸化膜は、ＳｉＨ4及びＯ2を含む混合気体を用いて化学気相蒸着法（ＣＶＤ）またはプラズマエンハンスト化学気相蒸着法（ＰＥＣＶＤ）で形成するか、乾式酸化法または湿式酸化法により形成できる。拡散ソース膜を形成した後、拡散ソース膜を全体または部分的にエッチングして薄くできる。
【０００９】
次いで、拡散ソース膜に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入して影効果により、ゲートパターンの表面及び半導体基板上に形成された拡散ソース膜の不純物濃度をゲートパターンの両側壁に形成された拡散ソース膜より濃くする。拡散ソース膜に不純物をイオン注入する時、一般的なイオン注入装置を用いて行うか、ＰＩＩＩ（Ｐｌａｓｍａ Ｉｍｍｅｒｓｉｏｎ Ｉｏｎ Ｉｍｐｌａｎｔｅｒ）やＩＳＩ（Ｉｏｎ Ｓｈｏｗｅｒ Ｉｍｐｌａｎｔｅｒ）のようなプラズマイオン注入装置を用いて行える。拡散ソース膜に不純物をイオン注入する時に半導体基板と傾斜して照射してゲートパターンの両側壁に形成された拡散ソース膜の不純物濃度を１０17〜１０22ｃｍ-3に調節できる。拡散ソース膜に不純物をイオン注入する時に半導体基板と垂直方向に照射してゲートパターンの表面及び半導体基板上に形成された拡散ソース膜の不純物濃度を１０18〜１０22ｃｍ-3に調節できる。
【００１０】
拡散ソース膜に含まれた不純物を固体状態拡散法で半導体基板に拡散させ、自己整列的にゲートパターンの両側壁下部にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域及び高濃度のソース／ドレイン領域を有する浅いソース／ドレイン接合領域を形成する。固体状態拡散法で浅いソース／ドレイン接合領域を形成する時に急速熱アニール（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ（ＲＴＡ））、スパイクアニールまたはレーザアニールを用いて行える。ＲＴＡは、不純物がイオン注入された拡散ソース膜が形成された半導体基板を非活性ガス雰囲気及び９５０℃〜１１５０℃の温度で１〜１０００秒間熱処理することが望ましい。スパイクアニールは、不純物がイオン注入された拡散ソース膜が形成された半導体基板を非活性ガス雰囲気及び９５０℃〜１２００℃の温度で熱処理することが望ましい。浅いソース／ドレイン接合領域は、半導体基板へのドーピング深さが５０ｎｍ以下及びドーピング濃度が１０１８〜１０２２ｃｍ−３であることが望ましい。
【００１１】
また、本発明のＭＯＳトランジスタの製造方法は、Ｎウェル及びＰウェルが形成された半導体基板上にゲートパターンを形成した後、ゲートパターンが形成された半導体基板の全面に拡散ソース膜を形成する。拡散ソース膜上にＮウェルまたはＰウェルをオープンするフォトレジストパターンを形成する。次いで、Ｎウェル及びＰウェル上の拡散ソース膜順に、またはＰウェル及びＮウェル上の拡散ソース膜順に、拡散ソース膜に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入して影効果により、ゲートパターンの表面及び半導体基板上に形成された拡散ソース膜の不純物濃度をゲートパターンの両側壁に形成された拡散ソース膜より濃くする。フォトレジストパターンを除去した後、Ｎウェル及びＰウェル上の拡散ソース膜に含まれた不純物を固体状態拡散法で半導体基板に拡散させ、自己整列的にゲートパターンの両側壁下部にＬＤＤ領域及び高濃度のソース／ドレイン拡張領域を有する浅いソース／ドレイン接合領域を形成する。
【００１２】
以上のように、本発明は、拡散ソース膜に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入して電位を発生させずに拡散ソース膜の不純物濃度を不均一に調節できる。さらに、不純物濃度が不均一の拡散ソース膜内の不純物を固体状態拡散法により拡散させることにより、自己整列的にＬＤＤ領域と高濃度のソース／ドレイン領域よりなる浅いソース／ドレイン接合領域を形成することができる。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
以下に示す本発明の実施形態はさまざまな他の形態に変形でき、本発明の範囲が後述する実施形態に限定されるものではない。本発明の実施形態は当業者に本発明をより完全に説明するために提供される。図面にて膜または領域の大きさまたは厚みは発明の明確性のために誇張された。また、ある膜が他の膜または基板の「上」にあると記載された場合、ある膜が他の膜の上に直接存在することもあり、その間に第３の他の膜が介在することもある。
【００１４】
図１乃至図６は、本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図である。
【００１５】
図１を参照すれば、半導体基板１０、例えば、Ｐ型やＮ型シリコン基板にフィールド酸化膜１２を形成してアクティブ領域と非アクティブ領域とを限定する。次いで、アクティブ領域上の半導体基板１０上にゲート酸化膜１４及びゲート電極１６よりなるゲートパターン１８を形成する。ゲートパターン１８は、半導体基板１０の表面を酸化させてシリコン酸化膜を形成し、シリコン酸化膜上に低圧ＣＶＤで１００ないし３００ｎｍの厚みのポリシリコン膜を蒸着した後、写真エッチング工程を用いてパターニングすることにより形成される。
【００１６】
図２を参照すれば、ゲートパターン１８が形成された半導体基板１０の全面に拡散ソース膜２０を形成する。拡散ソース膜２０は２０〜４００ｎｍの厚みに形成する。拡散ソース膜２０は後の不純物のイオン注入時に半導体基板１０の損傷を防止するバッファ層の役割を果たす。
【００１７】
拡散ソース膜２０は、ＵＳＧ膜またはシリコン酸化膜より形成する。拡散ソース膜２０に用いられるＵＳＧ膜は、液体状態のシリケートガラスをスピンコーティングした後で、２００〜６００℃の温度で２〜３０分間緻密化させて形成する。拡散ソース膜２０に用いられるシリコン酸化膜は、ＳｉＨ4及びＯ2を含む混合気体を用いてＣＶＤまたはプラズマエンハンスト化学気相蒸着法（ＰＥＣＶＤ）で形成するか、乾式酸化法または湿式酸化法により形成する。拡散ソース膜２０を形成した後、拡散ソース膜２０を全体または部分的にエッチングして薄くもできる。
【００１８】
図３及び図４を参照すれば、拡散ソース膜２０に照射方向を傾斜するように不純物２２、２６をイオン注入する。図３では、半導体基板１０の左側で傾斜するように不純物２２を照射し、参照番号２４と表示したように、ゲートパターン１８の左側壁、ゲートパターン１８の表面、フィールド酸化膜１２の表面及び半導体基板１０の表面などの拡散ソース膜２０に不純物２２がイオン注入される。そして、図４では、半導体基板１０の右側で傾斜するように不純物２６を照射し、ゲートパターン１８の右側壁、ゲートパターン１８の表面、フィールド酸化膜１２の表面及び半導体基板１０の表面などの拡散ソース膜２０に不純物２６がイオン注入される。
【００１９】
結果的に、ゲートパターン１８の両側壁を含んで不純物が均一にイオン注入された拡散ソース膜２８が形成される。特に、ゲートパターン１８の両側壁に不純物がイオン注入されて形成された拡散ソース膜２８の不純物濃度は１０17〜１０22ｃｍ-3に調節する。
【００２０】
拡散ソース膜２０にイオン注入される不純物２２、２６は、半導体基板１０と異なる導電型の不純物を用いる。例えば、不純物２２、２６は、半導体基板１０がＰ型シリコン基板である場合はＮ型不純物、例えば、Ｐ、ＡｓまたはＳｂを用い、半導体基板１０がＮ型シリコン基板である場合はＰ型不純物、例えば、ＢやＩｎを用いる。
【００２１】
拡散ソース膜２０にイオン注入される不純物は、ＬＤＤ領域及びソース／ドレイン拡張領域を目的にした後工程を考慮してＰやＢの代わりにそれぞれＡｓ（またはＳｂ）やＩｎのような重い不純物元素を選択して後の熱処理工程時に拡散深さを薄くもできる。
【００２２】
傾斜するように、拡散ソース膜２０に不純物２２、２６をイオン注入するのは一般的なイオン注入装置を用いて行うか、ＰＩＩＩやＩＳＩのようなプラズマイオン注入装置を用いて行う。
【００２３】
プラズマイオン注入装置は、低加速電圧を用いて不純物イオンの直進性が明確な装置である。ＰＩＩＩはウェーハ上においてプラズマを発生させ、周期的にウェーハに負電圧を加えてプラズマイオンを加速させてウェーハを叩くようにする原理で作動する装置である。ＩＳＩはウェーハから離れているプラズマイオンを広い面積の電極で抽出／加速させてウェーハぶつける原理で作動する装置である。
【００２４】
拡散ソース膜２０に傾斜するように不純物２２、２６をイオン注入する時、不純物の加速電圧は、注入された不純物の濃度の最大値が垂直方向に拡散ソース膜２０の中心になるようにして半導体基板１０の結晶構造の損傷が軽減する。
【００２５】
特に、プラズマイオン注入装置を用いる場合に、低加速電圧を用いて照射された不純物２２、２６が拡散ソース膜２０内に注入されて半導体基板１０の結晶構造を損傷させずに１０13〜１０15ｃｍ-2以上のイオン照射量でもって拡散ソース膜２０内に高濃度の不純物を注入できる。
【００２６】
図５を参照すれば、半導体基板１０と垂直方向に、不純物がイオン注入された拡散ソース膜２８にさらに不純物２９をイオン注入する。この時、垂直運動する不純物２９に露出された拡散ソース膜２８、すなわちゲートパターン１８の表面より上側部分、半導体基板１０の表面及びフィールド酸化膜１２の表面上に形成された拡散ソース膜２８は、１０21ｃｍ-3以上の高濃度で不純物２９が選択的にイオン注入され、影効果により垂直運動する不純物２９に露出されない拡散ソース膜２８、すなわちゲートパターン１８の両側壁に形成された拡散ソース膜２８は追加で不純物が注入されない。またこの場合、不純物は図３及び４の傾斜角照射時の不純物とは異なり拡散がよくできる種類の使用も可能である。
【００２７】
半導体基板１０と垂直方向に拡散ソース膜２８に不純物２９をイオン注入する時、ゲートパターン１８の表面及び半導体基板１０上に形成された拡散ソース膜２８の不純物濃度は、１０18〜１０22ｃｍ-3に調節する。このようにする理由は、後で形成される浅い接合のドーピング深さを５０ｎｍ以下及びドーピング濃度を１０18〜１０22ｃｍ-3に保持するためである。
【００２８】
半導体基板１０と垂直方向に拡散ソース膜２８に不純物２９をイオン注入する時、半導体基板１０がＮ型シリコン基板である場合、イオン注入される不純物はＢやＩｎを用い、半導体基板１０がＰ型シリコン基板である場合、イオン注入される不純物はＰ、ＡｓまたはＳｂを用いる。
【００２９】
特に、半導体基板１０に垂直方向にイオン注入される不純物２９は、後の高濃度のソース／ドレイン領域を目的にした後工程を考慮し、Ａｓ（またはＳｂ）やＩｎの代わりにそれぞれＰやＢのような軽い不純物を選択して後の熱処理工程時に拡散深さを深くもできる。従って、半導体基板１０に傾斜するように及び垂直方向にイオン注入される不純物は同一の基板であっても同種または他種になりうる。
【００３０】
半導体基板１０と垂直方向に拡散ソース膜２８に不純物２９をイオン注入すれば、ゲートパターン１８の両側壁に形成された拡散ソース膜３４よりゲートパターン１８、半導体基板１０及びフィールド酸化膜１２の上部表面上に形成された拡散ソース膜３０の不純物濃度が濃くなる。もちろん、フィールド酸化膜１２の傾斜面に形成された拡散ソース膜３２の不純物濃度は、中間の不純物濃度値を有する。
【００３１】
結果的に、図３乃至図５を通じて拡散ソース膜２０に照射方向を異ならせて同種または他種の不純物を複数回イオン注入し、影効果によりゲートパターン１８の表面及び半導体基板１０上に形成された拡散ソース膜３０の不純物濃度をゲートパターン１８の両側壁に形成された拡散ソース膜３４より濃くできる。換言すれば、半導体基板１０上に形成された拡散ソース膜３０は高濃度拡散源になり、ゲートパターン１８の側壁に形成された拡散ソース膜３４は低濃度拡散源になる。
【００３２】
さらに本発明は、図３乃至図５を通じて拡散ソース膜２０に照射方向を異ならせて同種または他種の不純物を複数回イオン注入して拡散ソース膜２０の不純物濃度を不均一にするために、半導体基板１０の結晶構造の損傷なく後に形成されるＬＤＤ領域と高濃度のソース／ドレイン領域とよりなる浅いソース／ドレイン接合領域のドーピング濃度を精密に制御できる。
【００３３】
図６を参照すれば、不純物が含まれており、拡散ソース膜３０、３２、３４が形成された半導体基板１０を急速熱処理して拡散ソース膜３０、３２、３４内の不純物を半導体基板１０に拡散させて浅いソース／ドレイン接合領域３６、３８を形成する。
【００３４】
換言すれば、拡散ソース膜３０、３２、３４内の不純物を急速熱処理を用いて固体状態拡散法で拡散させて浅いソース／ドレイン接合領域３６、３８を形成する。このように固体状態拡散法を用いる場合、浅いソース／ドレイン接合領域３６、３８を形成することが容易なだけでなく不純物の活性化効率が高まる。
【００３５】
急速熱処理がＲＴＡ、またはスパイクアニールまたはレーザアニールを指すのであって固体状態拡散時に浅い接合形成に適している。
【００３６】
ＲＴＡの場合、不純物がイオン注入された拡散ソース膜３０、３２、３４が形成された半導体基板１０を非活性ガス雰囲気及び９５０℃〜１１５０℃の温度で１〜１０００秒間処理することにより、半導体基板１０へのドーピング深さが５０ｎｍ以下、望ましくは８〜３５ｎｍ、ドーピング濃度が１０18〜１０22ｃｍ-3の浅いソース／ドレイン接合領域３６、３８を形成できる。
【００３７】
スパイクアニールの場合、不純物がイオン注入された拡散ソース膜３０、３２、３４が形成された半導体基板１０を非活性ガス雰囲気及び９５０℃〜１２００℃の温度で熱処理することにより、半導体基板１０へのドーピング深さが５０ｎｍ以下、望ましくは８〜３５ｎｍ、ドーピング濃度が１０１８〜１０２２ｃｍ−３の浅いソース／ドレイン接合領域３６、３８を形成できる。
【００３８】
急速熱処理により浅いソース／ドレイン接合領域３６、３８を形成する時、半導体基板１０上の高濃度の拡散ソース膜３０及びゲートパターン１８の両側壁の低濃度の拡散ソース膜３４に広がった接合領域のドーピング濃度は差が出る。これにより、自然と半導体基板１０の表面近辺に高濃度のソース／ドレイン領域３８が形成され、ゲートパターン１８の両側壁下部の半導体基板１０の表面近辺に低濃度のＬＤＤ領域３６が形成される。
【００３９】
換言すれば、本実施形態では自己整列的にゲートパターン１８の両側壁下部の半導体基板１０の表面近辺にＬＤＤ領域３６が形成されると同時にソース／ドレイン拡張領域３６が形成され、ＬＤＤ領域３６に接して高濃度のソース／ドレイン領域３８が形成される。このように自己整列的にＬＤＤ領域３６及び高濃度のソース／ドレイン領域３８を形成する方法は、従来の側壁スペーサを利用した二回のイオン注入工程を用いてＬＤＤ領域及び高濃度のソース／ドレイン領域を形成することより工程が簡単で浅い接合形成に適したナノ素子の工程として活用価値が高い。
【００４０】
図７乃至図１７は、本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図である。具体的に、本発明の第２実施形態はＣＭＯＳトランジスタの製造方法について説明したものを除いては第１実施形態と同一である。
【００４１】
図７を参照すれば、半導体基板５０、例えば、Ｐ型やＮ型シリコン基板にフィールド酸化膜５６を形成して活性領域と非活性領域とを限定する。次いで、アクティブ領域及び非アクティブ領域が形成された半導体基板５０にＰウェル５２及びＮウェル５４を形成する。
【００４２】
次に、アクティブ領域の半導体基板５０上にゲート酸化膜５８及びゲート電極６０よりなったゲートパターン６２を形成する。ゲートパターン６２は第１実施形態のゲートパターン（図１の１８）と同じ方法及び同じ厚みに形成する。
【００４３】
図８を参照すれば、ゲートパターン６２が形成された半導体基板５０の全面に拡散ソース膜６４を形成する。拡散ソース膜６４は２０〜４００ｎｍの厚みに形成する。拡散ソース膜６４は後の不純物のイオン注入時に半導体基板５０の損傷を防止するバッファ層の役割を果たす。拡散ソース膜６４は第１実施形態と同一に形成する。拡散ソース膜６４を形成した後、拡散ソース膜６４を全体または部分的にエッチングして薄くもできる。
【００４４】
図９を参照すれば、Ｐウェル５２上の拡散ソース膜６４上に第１フォトレジストパターン６６を形成してＮウェル５４上の拡散ソース膜６４をオープンする。本実施形態では、Ｎウェル５４上の拡散ソース膜６４をまずオープンしたが、Ｐウェル５２上の拡散ソース膜６４をまずオープンしてもよい。
【００４５】
図１０及び図１１を参照すれば、オープンされたＮウェル５４上の拡散ソース膜６４に照射方向を傾斜するように不純物６８、７２をイオン注入する。換言すれば、図１０では半導体基板５０の左側で傾斜するように不純物６８を照射し、参照番号７０と表示したようにＮウェル５４上のゲートパターン６２の左側壁及び表面、フィールド酸化膜５６の表面及び半導体基板５０の表面などの拡散ソース膜６４に不純物６８がイオン注入される。そして、図１１では半導体基板５０の右側で傾斜するように不純物７２を照射し、Ｎウェル５４上のゲートパターン６２の右側壁及び表面、フィールド酸化膜５６の表面及び半導体基板５０の表面などの拡散ソース膜６４に不純物７２がイオン注入される。
【００４６】
結果的に、ゲートパターン６２の両側壁を含めて不純物が均一にイオン注入された拡散ソース膜７４が形成される。特に、ゲートパターン６２の両側壁に形成された拡散ソース膜７４の不純物濃度は１０17〜１０22ｃｍ-3に調節する。拡散ソース膜７４に含まれた不純物６８、７２はＰ型不純物、例えばＢやＩｎを用いる。
【００４７】
拡散ソース膜７４に含まれた不純物６８、７２は、ＬＤＤ領域及びソース／ドレイン拡張領域を目的にした後工程を考慮し、Ｂの代わりにＩｎのような重い元素を選択して後の熱処理工程時に拡散深さを薄くもできる。傾斜するように拡散ソース膜７４に不純物をイオン注入するのは、第１実施形態の図３及び図４と同一であって具体的な内容は省略する。
【００４８】
図１２を参照すれば、半導体基板５０に垂直方向に拡散ソース膜７４に不純物をイオン注入するのは第１実施形態の図５と同じ工程である。具体的に、半導体基板５０と垂直方向にＮウェル５４上の拡散ソース膜７４に不純物７６をイオン注入する。換言すれば、Ｎウェル５４上の拡散ソース膜７４上にＰ型不純物、例えば、ＢやＩｎを注入する。この時、垂直運動する不純物７６に露出されたＮウェル５４上の拡散ソース膜７４、すなわちゲートパターン６２の表面より上側部分、半導体基板５０の表面、及びフィールド酸化膜５６の表面上に形成された拡散ソース膜７４は１０21ｃｍ-3以上の高濃度で不純物７６が選択的に注入され、影効果により垂直運動する不純物７６に露出されないＮウェル５４上の拡散ソース膜７４、すなわちゲートパターン６２の両側壁に形成された拡散ソース膜７４は追加不純物がイオン注入されない。
【００４９】
半導体基板５０と垂直方向に拡散ソース膜７４に不純物７６をイオン注入する時、後の高濃度のソース／ドレイン領域を目的にした後工程を考慮し、Ｉｎの代わりにＢのような軽い不純物を選択して後の熱処理工程時に拡散深さを深くもできる。従って、半導体基板５０に傾斜するように及び垂直方向にイオン注入される不純物は同種または他種になりうる。
【００５０】
半導体基板５０と垂直方向にＮウェル５４上の拡散ソース膜７４に不純物７６をイオン注入する時、ゲートパターン６２の表面及び半導体基板５０上に形成された拡散ソース膜７４の不純物濃度は１０18〜１０22ｃｍ-3に調節する。このようにする理由は、後に形成される浅いソース／ドレイン接合領域のドーピング深さを５０ｎｍ以下及びドーピング濃度を１０18〜１０22ｃｍ-3に保持するためである。
【００５１】
半導体基板５０と垂直方向にＮウェル５４上の拡散ソース膜７４に不純物７６をイオン注入すれば、ゲートパターン６２、半導体基板５０及びフィールド酸化膜５６の上部表面上に形成された拡散ソース膜７８の不純物濃度がゲートパターン６２の両側壁に形成された拡散ソース膜８２より濃くなる。もちろん、フィールド酸化膜５６の傾斜面に形成された拡散ソース膜８０の不純物濃度は中間の不純物濃度値を有する。またこの場合、不純物は、図１０及び１１の傾斜角照射時の不純物とは異なり拡散がよくできる種類の使用も可能である。
【００５２】
結果的に、図１０乃至図１２を通じてＮウェル５４上の拡散ソース膜６４に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入し、影効果によりゲートパターン６２の表面及び半導体基板５０上に形成された拡散ソース膜７８の不純物濃度をゲートパターン６２の両側壁に形成された拡散ソース膜８２より濃くできる。すなわち、半導体基板５０上に形成された拡散ソース膜７８は高濃度拡散源になり、ゲートパターン６２の側壁に形成された拡散ソース膜８２の不純物濃度は低濃度拡散源になる。
【００５３】
さらに本発明は、図１０乃至図１２を通じて拡散ソース膜６４の不純物濃度を不均一に調節する。これにより、半導体基板５０の結晶構造の損傷なく後に形成されるＬＤＤ領域と高濃度のソース／ドレイン領域とよりなる浅いソース／ドレイン接合領域のドーピング濃度を精密に制御できる。
【００５４】
図１３を参照すれば、Ｐウェル５２上の第１フォトレジストパターン６６を除去する。次いで、Ｎウェル５４上の拡散ソース膜６４上に第２フォトレジストパターン８４を形成してＰウェル５２上の拡散ソース膜６４をオープンする。
【００５５】
図１４及び図１５を参照すれば、図１４及び図１５は前の図１０及び図１１と同じ工程である。すなわち、オープンされたＰウェル５２上の拡散ソース膜６４に照射方向を傾斜するように不純物８６、９０をイオン注入する。すなわち、オープンされたＰウェル５２上の拡散ソース膜６４にＮ型不純物、例えばＰ、ＡｓまたはＳｂを注入する。特に、拡散ソース膜６４に含まれた不純物８６、９０はＬＤＤ領域及びソース／ドレイン拡張領域を目的にした後工程を考慮し、Ｐの代わりにＡｓやＳｂのような重い不純物を選択して後の熱処理工程時に拡散深さを薄くもできる。
【００５６】
具体的に、図１４では半導体基板５０の左側で傾斜するように不純物８６を照射し、参照番号８８と図示したようにゲートパターン６２の左側壁、ゲートパターン６２の表面、フィールド酸化膜５６の表面及び半導体基板５０の表面などの拡散ソース膜６４に不純物８６がイオン注入される。そして、図１５では半導体基板５０の右側で傾斜するように不純物９０を照射し、ゲートパターン６２の右側壁、ゲートパターン６２の表面、フィールド酸化膜５６の表面及び半導体基板５０の表面などの拡散ソース膜６４に不純物９０がイオン注入される。
【００５７】
結果的に、ゲートパターン１８の両側壁を含んで不純物が均一にイオン注入された拡散ソース膜９２が形成される。特に、ゲートパターン６２の両側壁に形成された拡散ソース膜９２の不純物濃度は１０17〜１０22ｃｍ-3に調節する。
【００５８】
図１６を参照すれば、図１６は前の図１２と同じ工程である。ただし、Ｐウェル５２上にＮ型不純物、例えばＰ、ＡｓまたはＳｂを注入するのが異なる。
【００５９】
具体的に、半導体基板５０と垂直方向にＰウェル５２上の拡散ソース膜９２に不純物９４を照射する。この時、垂直運動する不純物９４に露出されたＰウェル５２上の拡散ソース膜９２、すなわちゲートパターン６２の表面より上側部分、半導体基板５０の表面、及びフィールド酸化膜５６の表面上に形成された拡散ソース膜９２は１０21ｃｍ-3以上の高濃度で不純物９４が選択的に注入され、影効果により垂直運動する不純物９４に露出されないＰウェル５２上の拡散ソース膜９２、すなわちゲートパターン６２の両側壁に形成された拡散ソース膜９２は追加で不純物が注入されない。
【００６０】
半導体基板５０と垂直方向に拡散ソース膜９２に不純物９４を照射する時、後の高濃度のソース／ドレイン領域を目的にした後工程を考慮し、ＳｂやＡｓの代りにＰのような軽い不純物を選択して後の熱処理工程時に拡散深さを深くもできる。従って、半導体基板５０に傾斜するように及び垂直方向にイオン注入される不純物は同種または他種になりうる。
【００６１】
半導体基板５０と垂直方向にＰウェル５２上の拡散ソース膜９２に不純物９４を照射する時、ゲートパターン６２の表面及び半導体基板５０上に形成された拡散ソース膜９２の不純物濃度は１０18〜１０22ｃｍ-3に調節する。このようにする理由は、後に形成される浅いソース／ドレイン接合領域のドーピング深さを５０ｎｍ以下及びドーピング濃度を１０18〜１０22ｃｍ-3に保持するためである。
【００６２】
半導体基板５０と垂直方向にＰウェル５２上の拡散ソース膜９２に不純物９４を照射すれば、ゲートパターン６２、半導体基板５０及びフィールド酸化膜５６の上部表面上に形成された拡散ソース膜９６の不純物濃度がゲートパターン６２の両側壁に形成された拡散ソース膜１００より濃くなる。もちろん、フィールド酸化膜５６の傾斜面に形成された拡散ソース膜９８の不純物濃度は中間の不純物濃度値を有する。またこの場合、不純物は図１４及び１５の傾斜角照射時の不純物とは異なり拡散がよくできる種類の使用も可能である。
【００６３】
結果的に、図１４乃至図１６を通じてＰウェル５２上の拡散ソース膜６４に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入し、影効果によりゲートパターン６２の表面及び半導体基板５０上に形成された拡散ソース膜９６の不純物濃度をゲートパターン６２の両側壁に形成された拡散ソース膜１００の不純物濃度より濃くできる。換言すれば、半導体基板５０上に形成された拡散ソース膜９６は高濃度拡散源になり、ゲートパターン６２の側壁に形成された拡散ソース膜１００は低濃度拡散源になる。
【００６４】
さらに本発明は、図１４乃至図１６を通じてＰウェル５２上の拡散ソース膜６４に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入して拡散ソース膜９２の不純物濃度を不均一に調節する。これにより、半導体基板５０の結晶構造の損傷なく後に形成されるＬＤＤ領域と高濃度のソース／ドレイン領域とよりなる浅いソース／ドレイン接合領域のドーピング濃度を精密に制御できる。
【００６５】
図１７を参照すれば、Ｎウェル５４上の第２フォトレジストパターン８４を除去する。次いで、不純物が含まれた拡散ソース膜７８、８０、８２、９６、９８、１００が形成された半導体基板５０を急速熱処理して拡散ソース膜７８、８０、８２、９６、９８、１００内の不純物を半導体基板５０に拡散させ、浅いソース／ドレイン接合領域１０２、１０４、１０６、１０８を形成する。
【００６６】
換言すれば、Ｎウェル５４上の拡散ソース膜７８、８０、８２内の不純物を急速熱処理を用いて固体状態拡散法で拡散させて浅いソース／ドレイン接合領域１０２、１０４を形成する。そして、Ｐウェル５２上の拡散ソース膜９６、９８、１００内の不純物を急速熱処理を用いて固体状態拡散法で拡散させて浅いソース／ドレイン接合領域１０６、１０８を形成する。このように固体状態拡散法を用いる場合に、浅いソース／ドレイン接合領域１０２、１０４、１０６、１０８を形成するのが容易なだけではなく、不純物の活性化効率が高まる。
【００６７】
急速熱処理は、ＲＴＡ、またはスパイクアニールまたはレーザアニールを指すのであって固体状態拡散時に浅い接合形成に適する。
【００６８】
ＲＴＡの場合、不純物が注入された拡散ソース膜７８、８０、８２、９６、９８、１００が形成された半導体基板５０を非活性ガス雰囲気及び９５０℃〜１１５０℃の温度で１〜１０００秒間処理することにより半導体基板５０へのドーピング深さが５０ｎｍ以下、望ましくは８〜３５ｎｍ、ドーピング濃度が１０18〜１０22ｃｍ-3の浅いソース／ドレイン接合領域１０２、１０４、１０６、１０８を形成できる。
【００６９】
スパイクアニールの場合、不純物が注入された拡散ソース膜７８、８０、８２、９６、９８、１００が形成された半導体基板５０を非活性ガス雰囲気及び９５０℃〜１２００℃の温度で熱処理することにより半導体基板５０へのドーピング深さが５０ｎｍ以下、望ましくは８〜３５ｎｍ、ドーピング濃度が１０１８〜１０２２ｃｍ−３の浅いソース／ドレイン接合領域１０２、１０４、１０６、１０８を形成できる。
【００７０】
急速熱処理により浅いソース／ドレイン接合領域１０２、１０４、１０６、１０８を形成する時、半導体基板５０上の高濃度の拡散ソース膜７８、９６及びゲートパターン６２の両側壁の低濃度の拡散ソース膜８２、１００に広がった接合領域のドーピング濃度は差ができる。
【００７１】
これにより、自己整列的にゲートパターン６２の両側壁下部の半導体基板５０の表面近辺に低濃度のＬＤＤ領域１０２、１０６とソース／ドレイン拡張領域１０２、１０６とが形成され、ＬＤＤ領域１０２、１０６に接して高濃度のソース／ドレイン領域１０４、１０８が形成される。
【００７２】
このように自己整列的にＬＤＤ領域１０２、１０６及び高濃度のソース／ドレイン領域１０４、１０８を形成する方法は、従来の側壁スペーサを用いた二回のイオン注入工程を用いてＬＤＤ領域及び高濃度のソース／ドレイン領域を形成することより工程が簡単であり、浅い接合形成に適したナノ素子の工程として活用価値が高い。
【００７３】
さらに本実施形態では、Ｎウェル上に拡散ソース膜７８、８０、８２及びＰウェル上に拡散ソース膜９６、９８、１００を形成した後で急速熱処理して自己整列的にＬＤＤ領域１０２、１０６及び高濃度のソース／ドレイン領域１０４、１０８を形成した。
【００７４】
しかし、図１２に図示したように、Ｎウェル上に拡散ソース膜７８、８０、８２を形成した後、急速熱処理して自己整列的にＬＤＤ領域１０２及び高濃度ソース／ドレイン領域１０４をまず形成してから、図１６に図示したように、Ｐウェル上に拡散ソース膜９６、９８、１００を形成した後で、急速熱処理して自己整列的にＬＤＤ領域１０６及び高濃度ソース／ドレイン領域１０８を形成できる。
【００７５】
【発明の効果】
以上説明したように、本発明のＭＯＳトランジスタの製造方法は、ゲートパターンが形成された半導体基板上に拡散ソース膜を形成してから、拡散ソース膜に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入する。これにより、半導体基板の結晶構造を損傷させず電位を発生させずに拡散ソース膜の不純物濃度を不均一に調節できる。
【００７６】
さらに、不純物濃度が不均一な拡散ソース膜内の不純物を半導体基板に固体状態拡散法により拡散させることにより自己整列的にゲートパターンの両側壁下部の半導体基板にＬＤＤ領域と高濃度のソース／ドレイン領域とよりなる浅いソース／ドレイン接合領域を形成できる。
【図面の簡単な説明】
【図１】本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図（その１）である。
【図２】本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図（その２）である。
【図３】本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図（その３）である。
【図４】本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図（その４）である。
【図５】本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図（その５）である。
【図６】本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図（その６）である。
【図７】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その１）である。
【図８】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その２）である。
【図９】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その３）である。
【図１０】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その４）である。
【図１１】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その５）である。
【図１２】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その６）である。
【図１３】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その７）である。
【図１４】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その８）である。
【図１５】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その９）である。
【図１６】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その１０）である。
【図１７】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その１１）である。
【符号の説明】
１０ 半導体基板
１２ フィールド酸化膜
１４ ゲート酸化膜
１６ ゲート電極
１８ ゲートパターン
２０，２８，３０，３２，３４ 拡散ソース膜
２２，２６，２９ 不純物
２４ ゲートパターンの左側壁
３６，３８ ソース／ドレイン接合領域
５０ 半導体基板
５６ フィールド酸化膜
５２ Ｐウェル
５４ Ｎウェル
５８ ゲート酸化膜
６０ ゲート電極
６２ ゲートパターン
６４，７４，７８，８０，９２，９６，９８，１００ 拡散ソース膜
６８，７２，７６，８６，９０，９４ 不純物
８４ フォトレジストパターン
８８ ゲートパターンの左側壁
１０２，１０４，１０６，１０８ ソース／ドレイン接合領域
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタの製造方法に関し、より詳細には、浅いソース／ドレイン接合領域を有するＭＯＳトランジスタの製造方法に関する。
【０００２】
【従来の技術】
一般的に、ＭＯＳトランジスタは基板上にゲート酸化膜及びゲート電極より構成されたゲートパターンが形成されており、ゲートパターンの両側壁の半導体基板にソース／ドレイン接合領域が形成されている。
【０００３】
ソース／ドレイン接合領域は、ＭＯＳトランジスタを高集積化するにつれて浅い接合領域より形成しなければならない。浅い接合領域というのは、基板に形成される接合深さが浅く、抵抗減少のために不純物（ｉｍｐｕｒｉｔｙ）の濃度及び活性化率を高くしなければならず、水平及び垂直方向の急激な接合領域を形成しなければならないということを意味する。
【０００４】
浅いソース／ドレイン接合領域は、従来にはイオン注入方法や固体状態拡散法を用いて形成した。イオン注入方法は、イオン注入器を用いて不純物を高加速電圧で高加速させて基板に注入することにより浅いソース／ドレイン接合領域を形成する。そして、固体状態拡散法は、基板上に固体状態の拡散源を形成した後、拡散源内の不純物（ｄｏｐａｎｔ）を基板に拡散させてドーピングすることにより浅いソース／ドレイン接合領域を形成する。
【０００５】
ここで、以下の詳細な説明において用語の混同を避けるために、イオン注入方法により注入される不純物は「ｉｍｐｕｒｉｔｙ」とし、固体状態拡散法により注入される不純物は「ｄｏｐａｎｔ」とする。さらに、イオン状で注入されるのはイオン注入とし、固体状態拡散法により不純物が広がったりすでに不純物が含まれているのはドーピング（ｄｏｐｉｎｇ）とする。
【０００６】
【発明が解決しようとする課題】
ところで、イオン注入方法は、根本的に不純物の運動エネルギーに起因して半導体基板の結晶構造を損傷させて電位を発生させる。電位は、ソース／ドレイン接合領域の漏洩を招くだけではなく、注入された不純物の急激な拡散を引き起こして浅いソース／ドレイン接合領域の形成を不可能にする。そして、固体拡散法は、低抵抗の浅いソース／ドレイン接合領域に適するほどに拡散源の不純物（ｄｏｐａｎｔ）のドーピング濃度を高め難く、さらに拡散源の不純物のドーピング濃度を精密に制御するという点で問題がある。
【０００７】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、電位を発生させずに不純物のドーピング濃度が精密に制御された浅いソース／ドレイン接合領域を有するＭＯＳトランジスタの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、このような目的を達成するために、本発明のＭＯＳトランジスタ形成方法は、半導体基板上にゲートパターンを形成した後で、ゲートパターンが形成された半導体基板の全面に拡散ソース膜を形成する。拡散ソース膜は、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜またはシリコン酸化膜より形成できる。ＵＳＧ膜は、液体状態のシリケートガラスをスピンコーティングした後で緻密化させて形成できる。シリコン酸化膜は、ＳｉＨ4及びＯ2を含む混合気体を用いて化学気相蒸着法（ＣＶＤ）またはプラズマエンハンスト化学気相蒸着法（ＰＥＣＶＤ）で形成するか、乾式酸化法または湿式酸化法により形成できる。拡散ソース膜を形成した後、拡散ソース膜を全体または部分的にエッチングして薄くできる。
【０００９】
次いで、拡散ソース膜に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入して影効果により、ゲートパターンの表面及び半導体基板上に形成された拡散ソース膜の不純物濃度をゲートパターンの両側壁に形成された拡散ソース膜より濃くする。拡散ソース膜に不純物をイオン注入する時、一般的なイオン注入装置を用いて行うか、ＰＩＩＩ（Ｐｌａｓｍａ Ｉｍｍｅｒｓｉｏｎ Ｉｏｎ Ｉｍｐｌａｎｔｅｒ）やＩＳＩ（Ｉｏｎ Ｓｈｏｗｅｒ Ｉｍｐｌａｎｔｅｒ）のようなプラズマイオン注入装置を用いて行える。拡散ソース膜に不純物をイオン注入する時に半導体基板と傾斜して照射してゲートパターンの両側壁に形成された拡散ソース膜の不純物濃度を１０17〜１０22ｃｍ-3に調節できる。拡散ソース膜に不純物をイオン注入する時に半導体基板と垂直方向に照射してゲートパターンの表面及び半導体基板上に形成された拡散ソース膜の不純物濃度を１０18〜１０22ｃｍ-3に調節できる。
【００１０】
拡散ソース膜に含まれた不純物を固体状態拡散法で半導体基板に拡散させ、自己整列的にゲートパターンの両側壁下部にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域及び高濃度のソース／ドレイン領域を有する浅いソース／ドレイン接合領域を形成する。固体状態拡散法で浅いソース／ドレイン接合領域を形成する時に急速熱アニール（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ（ＲＴＡ））、スパイクアニールまたはレーザアニールを用いて行える。ＲＴＡは、不純物がイオン注入された拡散ソース膜が形成された半導体基板を非活性ガス雰囲気及び９５０℃〜１１５０℃の温度で１〜１０００秒間熱処理することが望ましい。スパイクアニールは、不純物がイオン注入された拡散ソース膜が形成された半導体基板を非活性ガス雰囲気及び９５０℃〜１２００℃の温度で熱処理することが望ましい。浅いソース／ドレイン接合領域は、半導体基板へのドーピング深さが５０ｎｍ以下及びドーピング濃度が１０１８〜１０２２ｃｍ−３であることが望ましい。
【００１１】
また、本発明のＭＯＳトランジスタの製造方法は、Ｎウェル及びＰウェルが形成された半導体基板上にゲートパターンを形成した後、ゲートパターンが形成された半導体基板の全面に拡散ソース膜を形成する。拡散ソース膜上にＮウェルまたはＰウェルをオープンするフォトレジストパターンを形成する。次いで、Ｎウェル及びＰウェル上の拡散ソース膜順に、またはＰウェル及びＮウェル上の拡散ソース膜順に、拡散ソース膜に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入して影効果により、ゲートパターンの表面及び半導体基板上に形成された拡散ソース膜の不純物濃度をゲートパターンの両側壁に形成された拡散ソース膜より濃くする。フォトレジストパターンを除去した後、Ｎウェル及びＰウェル上の拡散ソース膜に含まれた不純物を固体状態拡散法で半導体基板に拡散させ、自己整列的にゲートパターンの両側壁下部にＬＤＤ領域及び高濃度のソース／ドレイン拡張領域を有する浅いソース／ドレイン接合領域を形成する。
【００１２】
以上のように、本発明は、拡散ソース膜に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入して電位を発生させずに拡散ソース膜の不純物濃度を不均一に調節できる。さらに、不純物濃度が不均一の拡散ソース膜内の不純物を固体状態拡散法により拡散させることにより、自己整列的にＬＤＤ領域と高濃度のソース／ドレイン領域よりなる浅いソース／ドレイン接合領域を形成することができる。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
以下に示す本発明の実施形態はさまざまな他の形態に変形でき、本発明の範囲が後述する実施形態に限定されるものではない。本発明の実施形態は当業者に本発明をより完全に説明するために提供される。図面にて膜または領域の大きさまたは厚みは発明の明確性のために誇張された。また、ある膜が他の膜または基板の「上」にあると記載された場合、ある膜が他の膜の上に直接存在することもあり、その間に第３の他の膜が介在することもある。
【００１４】
図１乃至図６は、本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図である。
【００１５】
図１を参照すれば、半導体基板１０、例えば、Ｐ型やＮ型シリコン基板にフィールド酸化膜１２を形成してアクティブ領域と非アクティブ領域とを限定する。次いで、アクティブ領域上の半導体基板１０上にゲート酸化膜１４及びゲート電極１６よりなるゲートパターン１８を形成する。ゲートパターン１８は、半導体基板１０の表面を酸化させてシリコン酸化膜を形成し、シリコン酸化膜上に低圧ＣＶＤで１００ないし３００ｎｍの厚みのポリシリコン膜を蒸着した後、写真エッチング工程を用いてパターニングすることにより形成される。
【００１６】
図２を参照すれば、ゲートパターン１８が形成された半導体基板１０の全面に拡散ソース膜２０を形成する。拡散ソース膜２０は２０〜４００ｎｍの厚みに形成する。拡散ソース膜２０は後の不純物のイオン注入時に半導体基板１０の損傷を防止するバッファ層の役割を果たす。
【００１７】
拡散ソース膜２０は、ＵＳＧ膜またはシリコン酸化膜より形成する。拡散ソース膜２０に用いられるＵＳＧ膜は、液体状態のシリケートガラスをスピンコーティングした後で、２００〜６００℃の温度で２〜３０分間緻密化させて形成する。拡散ソース膜２０に用いられるシリコン酸化膜は、ＳｉＨ4及びＯ2を含む混合気体を用いてＣＶＤまたはプラズマエンハンスト化学気相蒸着法（ＰＥＣＶＤ）で形成するか、乾式酸化法または湿式酸化法により形成する。拡散ソース膜２０を形成した後、拡散ソース膜２０を全体または部分的にエッチングして薄くもできる。
【００１８】
図３及び図４を参照すれば、拡散ソース膜２０に照射方向を傾斜するように不純物２２、２６をイオン注入する。図３では、半導体基板１０の左側で傾斜するように不純物２２を照射し、参照番号２４と表示したように、ゲートパターン１８の左側壁、ゲートパターン１８の表面、フィールド酸化膜１２の表面及び半導体基板１０の表面などの拡散ソース膜２０に不純物２２がイオン注入される。そして、図４では、半導体基板１０の右側で傾斜するように不純物２６を照射し、ゲートパターン１８の右側壁、ゲートパターン１８の表面、フィールド酸化膜１２の表面及び半導体基板１０の表面などの拡散ソース膜２０に不純物２６がイオン注入される。
【００１９】
結果的に、ゲートパターン１８の両側壁を含んで不純物が均一にイオン注入された拡散ソース膜２８が形成される。特に、ゲートパターン１８の両側壁に不純物がイオン注入されて形成された拡散ソース膜２８の不純物濃度は１０17〜１０22ｃｍ-3に調節する。
【００２０】
拡散ソース膜２０にイオン注入される不純物２２、２６は、半導体基板１０と異なる導電型の不純物を用いる。例えば、不純物２２、２６は、半導体基板１０がＰ型シリコン基板である場合はＮ型不純物、例えば、Ｐ、ＡｓまたはＳｂを用い、半導体基板１０がＮ型シリコン基板である場合はＰ型不純物、例えば、ＢやＩｎを用いる。
【００２１】
拡散ソース膜２０にイオン注入される不純物は、ＬＤＤ領域及びソース／ドレイン拡張領域を目的にした後工程を考慮してＰやＢの代わりにそれぞれＡｓ（またはＳｂ）やＩｎのような重い不純物元素を選択して後の熱処理工程時に拡散深さを薄くもできる。
【００２２】
傾斜するように、拡散ソース膜２０に不純物２２、２６をイオン注入するのは一般的なイオン注入装置を用いて行うか、ＰＩＩＩやＩＳＩのようなプラズマイオン注入装置を用いて行う。
【００２３】
プラズマイオン注入装置は、低加速電圧を用いて不純物イオンの直進性が明確な装置である。ＰＩＩＩはウェーハ上においてプラズマを発生させ、周期的にウェーハに負電圧を加えてプラズマイオンを加速させてウェーハを叩くようにする原理で作動する装置である。ＩＳＩはウェーハから離れているプラズマイオンを広い面積の電極で抽出／加速させてウェーハぶつける原理で作動する装置である。
【００２４】
拡散ソース膜２０に傾斜するように不純物２２、２６をイオン注入する時、不純物の加速電圧は、注入された不純物の濃度の最大値が垂直方向に拡散ソース膜２０の中心になるようにして半導体基板１０の結晶構造の損傷が軽減する。
【００２５】
特に、プラズマイオン注入装置を用いる場合に、低加速電圧を用いて照射された不純物２２、２６が拡散ソース膜２０内に注入されて半導体基板１０の結晶構造を損傷させずに１０13〜１０15ｃｍ-2以上のイオン照射量でもって拡散ソース膜２０内に高濃度の不純物を注入できる。
【００２６】
図５を参照すれば、半導体基板１０と垂直方向に、不純物がイオン注入された拡散ソース膜２８にさらに不純物２９をイオン注入する。この時、垂直運動する不純物２９に露出された拡散ソース膜２８、すなわちゲートパターン１８の表面より上側部分、半導体基板１０の表面及びフィールド酸化膜１２の表面上に形成された拡散ソース膜２８は、１０21ｃｍ-3以上の高濃度で不純物２９が選択的にイオン注入され、影効果により垂直運動する不純物２９に露出されない拡散ソース膜２８、すなわちゲートパターン１８の両側壁に形成された拡散ソース膜２８は追加で不純物が注入されない。またこの場合、不純物は図３及び４の傾斜角照射時の不純物とは異なり拡散がよくできる種類の使用も可能である。
【００２７】
半導体基板１０と垂直方向に拡散ソース膜２８に不純物２９をイオン注入する時、ゲートパターン１８の表面及び半導体基板１０上に形成された拡散ソース膜２８の不純物濃度は、１０18〜１０22ｃｍ-3に調節する。このようにする理由は、後で形成される浅い接合のドーピング深さを５０ｎｍ以下及びドーピング濃度を１０18〜１０22ｃｍ-3に保持するためである。
【００２８】
半導体基板１０と垂直方向に拡散ソース膜２８に不純物２９をイオン注入する時、半導体基板１０がＮ型シリコン基板である場合、イオン注入される不純物はＢやＩｎを用い、半導体基板１０がＰ型シリコン基板である場合、イオン注入される不純物はＰ、ＡｓまたはＳｂを用いる。
【００２９】
特に、半導体基板１０に垂直方向にイオン注入される不純物２９は、後の高濃度のソース／ドレイン領域を目的にした後工程を考慮し、Ａｓ（またはＳｂ）やＩｎの代わりにそれぞれＰやＢのような軽い不純物を選択して後の熱処理工程時に拡散深さを深くもできる。従って、半導体基板１０に傾斜するように及び垂直方向にイオン注入される不純物は同一の基板であっても同種または他種になりうる。
【００３０】
半導体基板１０と垂直方向に拡散ソース膜２８に不純物２９をイオン注入すれば、ゲートパターン１８の両側壁に形成された拡散ソース膜３４よりゲートパターン１８、半導体基板１０及びフィールド酸化膜１２の上部表面上に形成された拡散ソース膜３０の不純物濃度が濃くなる。もちろん、フィールド酸化膜１２の傾斜面に形成された拡散ソース膜３２の不純物濃度は、中間の不純物濃度値を有する。
【００３１】
結果的に、図３乃至図５を通じて拡散ソース膜２０に照射方向を異ならせて同種または他種の不純物を複数回イオン注入し、影効果によりゲートパターン１８の表面及び半導体基板１０上に形成された拡散ソース膜３０の不純物濃度をゲートパターン１８の両側壁に形成された拡散ソース膜３４より濃くできる。換言すれば、半導体基板１０上に形成された拡散ソース膜３０は高濃度拡散源になり、ゲートパターン１８の側壁に形成された拡散ソース膜３４は低濃度拡散源になる。
【００３２】
さらに本発明は、図３乃至図５を通じて拡散ソース膜２０に照射方向を異ならせて同種または他種の不純物を複数回イオン注入して拡散ソース膜２０の不純物濃度を不均一にするために、半導体基板１０の結晶構造の損傷なく後に形成されるＬＤＤ領域と高濃度のソース／ドレイン領域とよりなる浅いソース／ドレイン接合領域のドーピング濃度を精密に制御できる。
【００３３】
図６を参照すれば、不純物が含まれており、拡散ソース膜３０、３２、３４が形成された半導体基板１０を急速熱処理して拡散ソース膜３０、３２、３４内の不純物を半導体基板１０に拡散させて浅いソース／ドレイン接合領域３６、３８を形成する。
【００３４】
換言すれば、拡散ソース膜３０、３２、３４内の不純物を急速熱処理を用いて固体状態拡散法で拡散させて浅いソース／ドレイン接合領域３６、３８を形成する。このように固体状態拡散法を用いる場合、浅いソース／ドレイン接合領域３６、３８を形成することが容易なだけでなく不純物の活性化効率が高まる。
【００３５】
急速熱処理がＲＴＡ、またはスパイクアニールまたはレーザアニールを指すのであって固体状態拡散時に浅い接合形成に適している。
【００３６】
ＲＴＡの場合、不純物がイオン注入された拡散ソース膜３０、３２、３４が形成された半導体基板１０を非活性ガス雰囲気及び９５０℃〜１１５０℃の温度で１〜１０００秒間処理することにより、半導体基板１０へのドーピング深さが５０ｎｍ以下、望ましくは８〜３５ｎｍ、ドーピング濃度が１０18〜１０22ｃｍ-3の浅いソース／ドレイン接合領域３６、３８を形成できる。
【００３７】
スパイクアニールの場合、不純物がイオン注入された拡散ソース膜３０、３２、３４が形成された半導体基板１０を非活性ガス雰囲気及び９５０℃〜１２００℃の温度で熱処理することにより、半導体基板１０へのドーピング深さが５０ｎｍ以下、望ましくは８〜３５ｎｍ、ドーピング濃度が１０１８〜１０２２ｃｍ−３の浅いソース／ドレイン接合領域３６、３８を形成できる。
【００３８】
急速熱処理により浅いソース／ドレイン接合領域３６、３８を形成する時、半導体基板１０上の高濃度の拡散ソース膜３０及びゲートパターン１８の両側壁の低濃度の拡散ソース膜３４に広がった接合領域のドーピング濃度は差が出る。これにより、自然と半導体基板１０の表面近辺に高濃度のソース／ドレイン領域３８が形成され、ゲートパターン１８の両側壁下部の半導体基板１０の表面近辺に低濃度のＬＤＤ領域３６が形成される。
【００３９】
換言すれば、本実施形態では自己整列的にゲートパターン１８の両側壁下部の半導体基板１０の表面近辺にＬＤＤ領域３６が形成されると同時にソース／ドレイン拡張領域３６が形成され、ＬＤＤ領域３６に接して高濃度のソース／ドレイン領域３８が形成される。このように自己整列的にＬＤＤ領域３６及び高濃度のソース／ドレイン領域３８を形成する方法は、従来の側壁スペーサを利用した二回のイオン注入工程を用いてＬＤＤ領域及び高濃度のソース／ドレイン領域を形成することより工程が簡単で浅い接合形成に適したナノ素子の工程として活用価値が高い。
【００４０】
図７乃至図１７は、本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図である。具体的に、本発明の第２実施形態はＣＭＯＳトランジスタの製造方法について説明したものを除いては第１実施形態と同一である。
【００４１】
図７を参照すれば、半導体基板５０、例えば、Ｐ型やＮ型シリコン基板にフィールド酸化膜５６を形成して活性領域と非活性領域とを限定する。次いで、アクティブ領域及び非アクティブ領域が形成された半導体基板５０にＰウェル５２及びＮウェル５４を形成する。
【００４２】
次に、アクティブ領域の半導体基板５０上にゲート酸化膜５８及びゲート電極６０よりなったゲートパターン６２を形成する。ゲートパターン６２は第１実施形態のゲートパターン（図１の１８）と同じ方法及び同じ厚みに形成する。
【００４３】
図８を参照すれば、ゲートパターン６２が形成された半導体基板５０の全面に拡散ソース膜６４を形成する。拡散ソース膜６４は２０〜４００ｎｍの厚みに形成する。拡散ソース膜６４は後の不純物のイオン注入時に半導体基板５０の損傷を防止するバッファ層の役割を果たす。拡散ソース膜６４は第１実施形態と同一に形成する。拡散ソース膜６４を形成した後、拡散ソース膜６４を全体または部分的にエッチングして薄くもできる。
【００４４】
図９を参照すれば、Ｐウェル５２上の拡散ソース膜６４上に第１フォトレジストパターン６６を形成してＮウェル５４上の拡散ソース膜６４をオープンする。本実施形態では、Ｎウェル５４上の拡散ソース膜６４をまずオープンしたが、Ｐウェル５２上の拡散ソース膜６４をまずオープンしてもよい。
【００４５】
図１０及び図１１を参照すれば、オープンされたＮウェル５４上の拡散ソース膜６４に照射方向を傾斜するように不純物６８、７２をイオン注入する。換言すれば、図１０では半導体基板５０の左側で傾斜するように不純物６８を照射し、参照番号７０と表示したようにＮウェル５４上のゲートパターン６２の左側壁及び表面、フィールド酸化膜５６の表面及び半導体基板５０の表面などの拡散ソース膜６４に不純物６８がイオン注入される。そして、図１１では半導体基板５０の右側で傾斜するように不純物７２を照射し、Ｎウェル５４上のゲートパターン６２の右側壁及び表面、フィールド酸化膜５６の表面及び半導体基板５０の表面などの拡散ソース膜６４に不純物７２がイオン注入される。
【００４６】
結果的に、ゲートパターン６２の両側壁を含めて不純物が均一にイオン注入された拡散ソース膜７４が形成される。特に、ゲートパターン６２の両側壁に形成された拡散ソース膜７４の不純物濃度は１０17〜１０22ｃｍ-3に調節する。拡散ソース膜７４に含まれた不純物６８、７２はＰ型不純物、例えばＢやＩｎを用いる。
【００４７】
拡散ソース膜７４に含まれた不純物６８、７２は、ＬＤＤ領域及びソース／ドレイン拡張領域を目的にした後工程を考慮し、Ｂの代わりにＩｎのような重い元素を選択して後の熱処理工程時に拡散深さを薄くもできる。傾斜するように拡散ソース膜７４に不純物をイオン注入するのは、第１実施形態の図３及び図４と同一であって具体的な内容は省略する。
【００４８】
図１２を参照すれば、半導体基板５０に垂直方向に拡散ソース膜７４に不純物をイオン注入するのは第１実施形態の図５と同じ工程である。具体的に、半導体基板５０と垂直方向にＮウェル５４上の拡散ソース膜７４に不純物７６をイオン注入する。換言すれば、Ｎウェル５４上の拡散ソース膜７４上にＰ型不純物、例えば、ＢやＩｎを注入する。この時、垂直運動する不純物７６に露出されたＮウェル５４上の拡散ソース膜７４、すなわちゲートパターン６２の表面より上側部分、半導体基板５０の表面、及びフィールド酸化膜５６の表面上に形成された拡散ソース膜７４は１０21ｃｍ-3以上の高濃度で不純物７６が選択的に注入され、影効果により垂直運動する不純物７６に露出されないＮウェル５４上の拡散ソース膜７４、すなわちゲートパターン６２の両側壁に形成された拡散ソース膜７４は追加不純物がイオン注入されない。
【００４９】
半導体基板５０と垂直方向に拡散ソース膜７４に不純物７６をイオン注入する時、後の高濃度のソース／ドレイン領域を目的にした後工程を考慮し、Ｉｎの代わりにＢのような軽い不純物を選択して後の熱処理工程時に拡散深さを深くもできる。従って、半導体基板５０に傾斜するように及び垂直方向にイオン注入される不純物は同種または他種になりうる。
【００５０】
半導体基板５０と垂直方向にＮウェル５４上の拡散ソース膜７４に不純物７６をイオン注入する時、ゲートパターン６２の表面及び半導体基板５０上に形成された拡散ソース膜７４の不純物濃度は１０18〜１０22ｃｍ-3に調節する。このようにする理由は、後に形成される浅いソース／ドレイン接合領域のドーピング深さを５０ｎｍ以下及びドーピング濃度を１０18〜１０22ｃｍ-3に保持するためである。
【００５１】
半導体基板５０と垂直方向にＮウェル５４上の拡散ソース膜７４に不純物７６をイオン注入すれば、ゲートパターン６２、半導体基板５０及びフィールド酸化膜５６の上部表面上に形成された拡散ソース膜７８の不純物濃度がゲートパターン６２の両側壁に形成された拡散ソース膜８２より濃くなる。もちろん、フィールド酸化膜５６の傾斜面に形成された拡散ソース膜８０の不純物濃度は中間の不純物濃度値を有する。またこの場合、不純物は、図１０及び１１の傾斜角照射時の不純物とは異なり拡散がよくできる種類の使用も可能である。
【００５２】
結果的に、図１０乃至図１２を通じてＮウェル５４上の拡散ソース膜６４に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入し、影効果によりゲートパターン６２の表面及び半導体基板５０上に形成された拡散ソース膜７８の不純物濃度をゲートパターン６２の両側壁に形成された拡散ソース膜８２より濃くできる。すなわち、半導体基板５０上に形成された拡散ソース膜７８は高濃度拡散源になり、ゲートパターン６２の側壁に形成された拡散ソース膜８２の不純物濃度は低濃度拡散源になる。
【００５３】
さらに本発明は、図１０乃至図１２を通じて拡散ソース膜６４の不純物濃度を不均一に調節する。これにより、半導体基板５０の結晶構造の損傷なく後に形成されるＬＤＤ領域と高濃度のソース／ドレイン領域とよりなる浅いソース／ドレイン接合領域のドーピング濃度を精密に制御できる。
【００５４】
図１３を参照すれば、Ｐウェル５２上の第１フォトレジストパターン６６を除去する。次いで、Ｎウェル５４上の拡散ソース膜６４上に第２フォトレジストパターン８４を形成してＰウェル５２上の拡散ソース膜６４をオープンする。
【００５５】
図１４及び図１５を参照すれば、図１４及び図１５は前の図１０及び図１１と同じ工程である。すなわち、オープンされたＰウェル５２上の拡散ソース膜６４に照射方向を傾斜するように不純物８６、９０をイオン注入する。すなわち、オープンされたＰウェル５２上の拡散ソース膜６４にＮ型不純物、例えばＰ、ＡｓまたはＳｂを注入する。特に、拡散ソース膜６４に含まれた不純物８６、９０はＬＤＤ領域及びソース／ドレイン拡張領域を目的にした後工程を考慮し、Ｐの代わりにＡｓやＳｂのような重い不純物を選択して後の熱処理工程時に拡散深さを薄くもできる。
【００５６】
具体的に、図１４では半導体基板５０の左側で傾斜するように不純物８６を照射し、参照番号８８と図示したようにゲートパターン６２の左側壁、ゲートパターン６２の表面、フィールド酸化膜５６の表面及び半導体基板５０の表面などの拡散ソース膜６４に不純物８６がイオン注入される。そして、図１５では半導体基板５０の右側で傾斜するように不純物９０を照射し、ゲートパターン６２の右側壁、ゲートパターン６２の表面、フィールド酸化膜５６の表面及び半導体基板５０の表面などの拡散ソース膜６４に不純物９０がイオン注入される。
【００５７】
結果的に、ゲートパターン１８の両側壁を含んで不純物が均一にイオン注入された拡散ソース膜９２が形成される。特に、ゲートパターン６２の両側壁に形成された拡散ソース膜９２の不純物濃度は１０17〜１０22ｃｍ-3に調節する。
【００５８】
図１６を参照すれば、図１６は前の図１２と同じ工程である。ただし、Ｐウェル５２上にＮ型不純物、例えばＰ、ＡｓまたはＳｂを注入するのが異なる。
【００５９】
具体的に、半導体基板５０と垂直方向にＰウェル５２上の拡散ソース膜９２に不純物９４を照射する。この時、垂直運動する不純物９４に露出されたＰウェル５２上の拡散ソース膜９２、すなわちゲートパターン６２の表面より上側部分、半導体基板５０の表面、及びフィールド酸化膜５６の表面上に形成された拡散ソース膜９２は１０21ｃｍ-3以上の高濃度で不純物９４が選択的に注入され、影効果により垂直運動する不純物９４に露出されないＰウェル５２上の拡散ソース膜９２、すなわちゲートパターン６２の両側壁に形成された拡散ソース膜９２は追加で不純物が注入されない。
【００６０】
半導体基板５０と垂直方向に拡散ソース膜９２に不純物９４を照射する時、後の高濃度のソース／ドレイン領域を目的にした後工程を考慮し、ＳｂやＡｓの代りにＰのような軽い不純物を選択して後の熱処理工程時に拡散深さを深くもできる。従って、半導体基板５０に傾斜するように及び垂直方向にイオン注入される不純物は同種または他種になりうる。
【００６１】
半導体基板５０と垂直方向にＰウェル５２上の拡散ソース膜９２に不純物９４を照射する時、ゲートパターン６２の表面及び半導体基板５０上に形成された拡散ソース膜９２の不純物濃度は１０18〜１０22ｃｍ-3に調節する。このようにする理由は、後に形成される浅いソース／ドレイン接合領域のドーピング深さを５０ｎｍ以下及びドーピング濃度を１０18〜１０22ｃｍ-3に保持するためである。
【００６２】
半導体基板５０と垂直方向にＰウェル５２上の拡散ソース膜９２に不純物９４を照射すれば、ゲートパターン６２、半導体基板５０及びフィールド酸化膜５６の上部表面上に形成された拡散ソース膜９６の不純物濃度がゲートパターン６２の両側壁に形成された拡散ソース膜１００より濃くなる。もちろん、フィールド酸化膜５６の傾斜面に形成された拡散ソース膜９８の不純物濃度は中間の不純物濃度値を有する。またこの場合、不純物は図１４及び１５の傾斜角照射時の不純物とは異なり拡散がよくできる種類の使用も可能である。
【００６３】
結果的に、図１４乃至図１６を通じてＰウェル５２上の拡散ソース膜６４に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入し、影効果によりゲートパターン６２の表面及び半導体基板５０上に形成された拡散ソース膜９６の不純物濃度をゲートパターン６２の両側壁に形成された拡散ソース膜１００の不純物濃度より濃くできる。換言すれば、半導体基板５０上に形成された拡散ソース膜９６は高濃度拡散源になり、ゲートパターン６２の側壁に形成された拡散ソース膜１００は低濃度拡散源になる。
【００６４】
さらに本発明は、図１４乃至図１６を通じてＰウェル５２上の拡散ソース膜６４に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入して拡散ソース膜９２の不純物濃度を不均一に調節する。これにより、半導体基板５０の結晶構造の損傷なく後に形成されるＬＤＤ領域と高濃度のソース／ドレイン領域とよりなる浅いソース／ドレイン接合領域のドーピング濃度を精密に制御できる。
【００６５】
図１７を参照すれば、Ｎウェル５４上の第２フォトレジストパターン８４を除去する。次いで、不純物が含まれた拡散ソース膜７８、８０、８２、９６、９８、１００が形成された半導体基板５０を急速熱処理して拡散ソース膜７８、８０、８２、９６、９８、１００内の不純物を半導体基板５０に拡散させ、浅いソース／ドレイン接合領域１０２、１０４、１０６、１０８を形成する。
【００６６】
換言すれば、Ｎウェル５４上の拡散ソース膜７８、８０、８２内の不純物を急速熱処理を用いて固体状態拡散法で拡散させて浅いソース／ドレイン接合領域１０２、１０４を形成する。そして、Ｐウェル５２上の拡散ソース膜９６、９８、１００内の不純物を急速熱処理を用いて固体状態拡散法で拡散させて浅いソース／ドレイン接合領域１０６、１０８を形成する。このように固体状態拡散法を用いる場合に、浅いソース／ドレイン接合領域１０２、１０４、１０６、１０８を形成するのが容易なだけではなく、不純物の活性化効率が高まる。
【００６７】
急速熱処理は、ＲＴＡ、またはスパイクアニールまたはレーザアニールを指すのであって固体状態拡散時に浅い接合形成に適する。
【００６８】
ＲＴＡの場合、不純物が注入された拡散ソース膜７８、８０、８２、９６、９８、１００が形成された半導体基板５０を非活性ガス雰囲気及び９５０℃〜１１５０℃の温度で１〜１０００秒間処理することにより半導体基板５０へのドーピング深さが５０ｎｍ以下、望ましくは８〜３５ｎｍ、ドーピング濃度が１０18〜１０22ｃｍ-3の浅いソース／ドレイン接合領域１０２、１０４、１０６、１０８を形成できる。
【００６９】
スパイクアニールの場合、不純物が注入された拡散ソース膜７８、８０、８２、９６、９８、１００が形成された半導体基板５０を非活性ガス雰囲気及び９５０℃〜１２００℃の温度で熱処理することにより半導体基板５０へのドーピング深さが５０ｎｍ以下、望ましくは８〜３５ｎｍ、ドーピング濃度が１０１８〜１０２２ｃｍ−３の浅いソース／ドレイン接合領域１０２、１０４、１０６、１０８を形成できる。
【００７０】
急速熱処理により浅いソース／ドレイン接合領域１０２、１０４、１０６、１０８を形成する時、半導体基板５０上の高濃度の拡散ソース膜７８、９６及びゲートパターン６２の両側壁の低濃度の拡散ソース膜８２、１００に広がった接合領域のドーピング濃度は差ができる。
【００７１】
これにより、自己整列的にゲートパターン６２の両側壁下部の半導体基板５０の表面近辺に低濃度のＬＤＤ領域１０２、１０６とソース／ドレイン拡張領域１０２、１０６とが形成され、ＬＤＤ領域１０２、１０６に接して高濃度のソース／ドレイン領域１０４、１０８が形成される。
【００７２】
このように自己整列的にＬＤＤ領域１０２、１０６及び高濃度のソース／ドレイン領域１０４、１０８を形成する方法は、従来の側壁スペーサを用いた二回のイオン注入工程を用いてＬＤＤ領域及び高濃度のソース／ドレイン領域を形成することより工程が簡単であり、浅い接合形成に適したナノ素子の工程として活用価値が高い。
【００７３】
さらに本実施形態では、Ｎウェル上に拡散ソース膜７８、８０、８２及びＰウェル上に拡散ソース膜９６、９８、１００を形成した後で急速熱処理して自己整列的にＬＤＤ領域１０２、１０６及び高濃度のソース／ドレイン領域１０４、１０８を形成した。
【００７４】
しかし、図１２に図示したように、Ｎウェル上に拡散ソース膜７８、８０、８２を形成した後、急速熱処理して自己整列的にＬＤＤ領域１０２及び高濃度ソース／ドレイン領域１０４をまず形成してから、図１６に図示したように、Ｐウェル上に拡散ソース膜９６、９８、１００を形成した後で、急速熱処理して自己整列的にＬＤＤ領域１０６及び高濃度ソース／ドレイン領域１０８を形成できる。
【００７５】
【発明の効果】
以上説明したように、本発明のＭＯＳトランジスタの製造方法は、ゲートパターンが形成された半導体基板上に拡散ソース膜を形成してから、拡散ソース膜に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入する。これにより、半導体基板の結晶構造を損傷させず電位を発生させずに拡散ソース膜の不純物濃度を不均一に調節できる。
【００７６】
さらに、不純物濃度が不均一な拡散ソース膜内の不純物を半導体基板に固体状態拡散法により拡散させることにより自己整列的にゲートパターンの両側壁下部の半導体基板にＬＤＤ領域と高濃度のソース／ドレイン領域とよりなる浅いソース／ドレイン接合領域を形成できる。
【図面の簡単な説明】
【図１】本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図（その１）である。
【図２】本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図（その２）である。
【図３】本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図（その３）である。
【図４】本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図（その４）である。
【図５】本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図（その５）である。
【図６】本発明におけるＭＯＳトランジスタの製造方法の第１実施形態を説明するための工程断面図（その６）である。
【図７】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その１）である。
【図８】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その２）である。
【図９】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その３）である。
【図１０】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その４）である。
【図１１】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その５）である。
【図１２】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その６）である。
【図１３】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その７）である。
【図１４】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その８）である。
【図１５】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その９）である。
【図１６】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その１０）である。
【図１７】本発明におけるＭＯＳトランジスタの製造方法の第２実施形態を説明するための工程断面図（その１１）である。
【符号の説明】
１０ 半導体基板
１２ フィールド酸化膜
１４ ゲート酸化膜
１６ ゲート電極
１８ ゲートパターン
２０，２８，３０，３２，３４ 拡散ソース膜
２２，２６，２９ 不純物
２４ ゲートパターンの左側壁
３６，３８ ソース／ドレイン接合領域
５０ 半導体基板
５６ フィールド酸化膜
５２ Ｐウェル
５４ Ｎウェル
５８ ゲート酸化膜
６０ ゲート電極
６２ ゲートパターン
６４，７４，７８，８０，９２，９６，９８，１００ 拡散ソース膜
６８，７２，７６，８６，９０，９４ 不純物
８４ フォトレジストパターン
８８ ゲートパターンの左側壁
１０２，１０４，１０６，１０８ ソース／ドレイン接合領域
Claims (14)
- 半導体基板上にゲートパターンを形成する工程と、
前記ゲートパターンが形成された半導体基板の全面に拡散ソース膜を形成する工程と、
前記拡散ソース膜に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入して影効果により、前記ゲートパターンの表面及び半導体基板上に形成された拡散ソース膜の不純物濃度を前記ゲートパターンの両側壁に形成された拡散ソース膜より濃くする工程と、
前記拡散ソース膜に含まれた不純物を固体状態拡散法で前記半導体基板に拡散させ、自己整列的に前記ゲートパターンの両側壁下部にＬＤＤ領域及び高濃度のソース／ドレイン領域を有する浅いソース／ドレイン接合領域を形成する工程と
を含んでなることを特徴とするＭＯＳトランジスタの製造方法。 - Ｎウェル及びＰウェルが形成された半導体基板上にゲートパターンを形成する工程と、
前記ゲートパターンが形成された前記半導体基板の全面に拡散ソース膜を形成する工程と、
前記拡散ソース膜上に第１フォトレジストパターンを形成して前記Ｎウェル上の前記拡散ソース膜をオープンする工程と、
前記Ｎウェル上の前記拡散ソース膜に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入し、影効果により前記Ｎウェル上の前記ゲートパターンの表面及び前記半導体基板上に形成された前記拡散ソース膜の不純物濃度を前記Ｎウェル上の前記ゲートパターンの両側壁に形成された前記拡散ソース膜より濃くする工程と、
前記第１フォトレジストパターンを除去する工程と、
前記拡散ソース膜上に第２フォトレジストパターンを形成して前記Ｐウェル上の前記拡散ソース膜をオープンする工程と、
前記Ｐウェル上の前記拡散ソース膜に照射方向を異ならせて同種または相異なる種類の不純物を複数回イオン注入し、影効果により前記Ｐウェル上の前記ゲートパターンの表面及び前記半導体基板上に形成された前記拡散ソース膜の不純物濃度を前記Ｐウェル上の前記ゲートパターンの両側壁に形成された前記拡散ソース膜より濃くする工程と、
前記第２フォトレジストパターンを除去する工程と、
前記Ｎウェル及びＰウェル上の拡散ソース膜に含まれた不純物を固体状態拡散法で前記半導体基板に拡散させ、自己整列的に前記ゲートパターンの両側壁下部にＬＤＤ領域及び高濃度のソース／ドレイン領域を有する浅いソース／ドレイン接合領域を形成する工程と
を含んでなることを特徴とするＭＯＳトランジスタの製造方法。 - 前記拡散ソース膜は、ＵＳＧ膜またはシリコン酸化膜より形成することを特徴とする請求項１又は２に記載のＭＯＳトランジスタの製造方法。
- 前記シリコン酸化膜は、ＳｉＨ４及びＯ２を含む混合気体を用いて化学気相蒸着法またはプラズマエンハンスト化学気相蒸着法で形成するか、乾式酸化法または湿式酸化法により形成することを特徴とする請求項３に記載のＭＯＳトランジスタの製造方法。
- 前記拡散ソース膜は、２０〜４００ｎｍの厚みに形成することを特徴とする請求項１又は２に記載のＭＯＳトランジスタの製造方法。
- 前記拡散ソース膜を形成した後、前記拡散ソース膜を全体または部分的にエッチングして薄くすることを特徴とする請求項１又は２に記載のＭＯＳトランジスタの製造方法。
- 前記拡散ソース膜の不純物のイオン注入は、イオン注入装置を用いて行うか、ＰＩＩＩやＩＳＩのようなプラズマイオン注入装置を用いて行うことを特徴とする請求項１又は２に記載のＭＯＳトランジスタの製造方法。
- 前記拡散ソース膜に不純物をイオン注入する時に前記半導体基板と傾斜して照射して前記ゲートパターンの両側壁に形成された拡散ソース膜の不純物濃度を１０１７〜１０２２ｃｍ−３に調節することを特徴とする請求項１又は２に記載のＭＯＳトランジスタの製造方法。
- 前記拡散ソース膜に不純物をイオン注入する時に前記半導体基板と垂直方向に照射して前記ゲートパターンの表面及び半導体基板上に形成された拡散ソース膜の不純物濃度を１０１８〜１０２２ｃｍ−３に調節することを特徴とする請求項１又は２に記載のＭＯＳトランジスタの製造方法。
- 前記拡散ソース膜にイオン注入される不純物は、前記半導体基板がＰ型シリコン基板やＰウェルの上ではＮ型不純物であるＰ、ＡｓまたはＳｂを用い、前記半導体基板がＮ型シリコン基板やＮウェルの上ではＰ型不純物であるＢやＩｎを用いることを特徴とする請求項１又は２に記載のＭＯＳトランジスタの製造方法。
- 前記半導体基板と傾斜して不純物を照射する時、Ｐ型不純物及びＮ型不純物のうちそれぞれ重いＩｎ、またはＡｓやＳｂを用いて行うことを特徴とする請求項８に記載のＭＯＳトランジスタの製造方法。
- 前記固体状態拡散法で浅いソース／ドレイン接合領域を形成する時に急速熱アニール、スパイクアニールまたはレーザアニールを用いて行うことを特徴とする請求項１又は２に記載のＭＯＳトランジスタの製造方法。
- 前記浅いソース／ドレイン接合領域は、前記半導体基板へのドーピング深さが５０ｎｍ以下及びドーピング濃度が１０１８〜１０２２ｃｍ−３であることを特徴とする請求項１又は２に記載のＭＯＳトランジスタの製造方法。
- 前記半導体基板と垂直に不純物を照射する時、Ｐ型不純物及びＮ型不純物のうちそれぞれ軽いＢやＰを用いて行うことを特徴とする請求項９に記載のＭＯＳトランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-73006 | 2001-11-22 | ||
| KR10-2001-0073006A KR100425582B1 (ko) | 2001-11-22 | 2001-11-22 | 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163224A JP2003163224A (ja) | 2003-06-06 |
| JP3869325B2 true JP3869325B2 (ja) | 2007-01-17 |
Family
ID=19716200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002191424A Expired - Fee Related JP3869325B2 (ja) | 2001-11-22 | 2002-06-28 | Ｍｏｓトランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6620668B2 (ja) |
| JP (1) | JP3869325B2 (ja) |
| KR (1) | KR100425582B1 (ja) |
| CN (1) | CN100423198C (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100509780B1 (ko) * | 2001-12-31 | 2005-08-24 | 동부아남반도체 주식회사 | 트랜지스터에서 소오스/드레인 생성을 위한 셀프 어라인드스페이서 형성 방법 |
| JP2003258245A (ja) * | 2002-03-01 | 2003-09-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7887711B2 (en) * | 2002-06-13 | 2011-02-15 | International Business Machines Corporation | Method for etching chemically inert metal oxides |
| US6783591B1 (en) * | 2002-08-06 | 2004-08-31 | Advanced Micro Devices, Inc. | Laser thermal annealing method for high dielectric constant gate oxide films |
| US20040195650A1 (en) * | 2003-04-04 | 2004-10-07 | Tsung-Ju Yang | High-Q inductor device with a shielding pattern embedded in a substrate |
| US20080311732A1 (en) * | 2003-12-04 | 2008-12-18 | International Business Machines Corporation | Method for Forming Non-Amorphous, Ultra-Thin Semiconductor Devices Using Sacrificial Implantation Layer |
| JP2009081202A (ja) * | 2007-09-25 | 2009-04-16 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| TWI483345B (zh) * | 2008-05-07 | 2015-05-01 | Univ Nat Chiao Tung | 利用自動對準低溫淺接面製造具有極低臨界電壓金屬閘極／高介電常數材質之互補金氧半場效電晶體之方法 |
| CN102054698B (zh) * | 2009-11-03 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 提高半导体器件阈值电压的方法 |
| US8592270B2 (en) | 2011-05-25 | 2013-11-26 | International Business Machines Corporation | Non-relaxed embedded stressors with solid source extension regions in CMOS devices |
| US9337316B2 (en) * | 2014-05-05 | 2016-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for FinFET device |
| CN108630531A (zh) * | 2018-05-04 | 2018-10-09 | 武汉新芯集成电路制造有限公司 | 解决有源区位错缺陷的方法及半导体器件 |
| CN111223768B (zh) * | 2018-11-27 | 2024-04-05 | 上海先进半导体制造有限公司 | 低压cmos器件的制作方法 |
| CN111244023A (zh) * | 2020-03-25 | 2020-06-05 | 上海安微电子有限公司 | 一种使用扩散型soi硅片制备的半导体器件及其制备方法 |
| CN113451399A (zh) * | 2021-06-02 | 2021-09-28 | 广东美的白色家电技术创新中心有限公司 | 绝缘栅双极型晶体管及其制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6080267A (ja) * | 1983-10-07 | 1985-05-08 | Toshiba Corp | 半導体集積回路装置の製造方法 |
| US5279976A (en) | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
| US5340770A (en) | 1992-10-23 | 1994-08-23 | Ncr Corporation | Method of making a shallow junction by using first and second SOG layers |
| US5478776A (en) | 1993-12-27 | 1995-12-26 | At&T Corp. | Process for fabricating integrated circuit containing shallow junction using dopant source containing organic polymer or ammonium silicate |
| JP3542376B2 (ja) * | 1994-04-08 | 2004-07-14 | キヤノン株式会社 | 半導体基板の製造方法 |
| JP3133667B2 (ja) * | 1995-02-23 | 2001-02-13 | 三洋電機株式会社 | スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ |
| US6355554B1 (en) * | 1995-07-20 | 2002-03-12 | Samsung Electronics Co., Ltd. | Methods of forming filled interconnections in microelectronic devices |
| JP2735041B2 (ja) * | 1995-07-28 | 1998-04-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5897364A (en) | 1996-06-24 | 1999-04-27 | Chartered Semiconductor Manufacturing, Ltd. | Method of forming N- and P-channel transistors with shallow junctions |
| US6008098A (en) | 1996-10-04 | 1999-12-28 | Advanced Micro Devices, Inc. | Ultra shallow junction formation using amorphous silicon layer |
| US6097059A (en) * | 1996-12-27 | 2000-08-01 | Sanyo Electric Co., Ltd. | Transistor, transistor array, method for manufacturing transistor array, and nonvolatile semiconductor memory |
| TW316330B (en) * | 1996-12-28 | 1997-09-21 | Tian-Sheng Jaw | Manufacturing method of complement metal oxide semiconductor (CMOS) transistor shallow junction |
| US6372588B2 (en) * | 1997-04-21 | 2002-04-16 | Advanced Micro Devices, Inc. | Method of making an IGFET using solid phase diffusion to dope the gate, source and drain |
| JP3221484B2 (ja) | 1998-03-04 | 2001-10-22 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6303479B1 (en) * | 1999-12-16 | 2001-10-16 | Spinnaker Semiconductor, Inc. | Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts |
| US6265255B1 (en) * | 2000-03-17 | 2001-07-24 | United Microelectronics Corp. | Ultra-shallow junction formation for deep sub-micron complementary metal-oxide-semiconductor |
-
2001
- 2001-11-22 KR KR10-2001-0073006A patent/KR100425582B1/ko active IP Right Grant
-
2002
- 2002-04-05 US US10/117,001 patent/US6620668B2/en not_active Expired - Fee Related
- 2002-04-16 CN CNB021057338A patent/CN100423198C/zh not_active Expired - Fee Related
- 2002-06-28 JP JP2002191424A patent/JP3869325B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100423198C (zh) | 2008-10-01 |
| US6620668B2 (en) | 2003-09-16 |
| CN1421908A (zh) | 2003-06-04 |
| KR100425582B1 (ko) | 2004-04-06 |
| US20030096484A1 (en) | 2003-05-22 |
| JP2003163224A (ja) | 2003-06-06 |
| KR20030042498A (ko) | 2003-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6187643B1 (en) | Simplified semiconductor device manufacturing using low energy high tilt angle and high energy post-gate ion implantation (PoGI) | |
| US6180476B1 (en) | Dual amorphization implant process for ultra-shallow drain and source extensions | |
| JP3869325B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR100397370B1 (ko) | 얕은 접합을 갖는 집적회로의 제조 방법 | |
| JPH04253341A (ja) | トランジスタ製作方法 | |
| KR100837555B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7098099B1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
| US7235450B2 (en) | Methods for fabricating semiconductor devices | |
| JP2006060208A (ja) | 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造 | |
| CN107170704B (zh) | 半导体结构及其形成方法 | |
| KR100521439B1 (ko) | ｐ채널형 모스 트랜지스터의 제조 방법 | |
| US6737354B2 (en) | Method of CMOS source/drain extension with the PMOS implant spaced by poly oxide and cap oxide from the gates | |
| TW201025510A (en) | Method for forming semiconductor structure | |
| KR100639023B1 (ko) | 반도체 소자의 제조 방법 | |
| KR950008260B1 (ko) | 엘디디 엔채널 모스 트랜지스터의 제조방법 | |
| KR100604046B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100720405B1 (ko) | 반도체 소자의 제조방법 | |
| KR100600243B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3244066B2 (ja) | 半導体装置の製造方法 | |
| KR101150462B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100824661B1 (ko) | 반도체 소자의 제조방법 | |
| KR100702784B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101128699B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0410547A (ja) | 半導体装置の製造方法 | |
| KR20010045140A (ko) | 반도체 장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061012 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |