JP2015128108A - ドーピング方法、ドーピング装置及び半導体素子の製造方法 - Google Patents

ドーピング方法、ドーピング装置及び半導体素子の製造方法 Download PDF

Info

Publication number
JP2015128108A
JP2015128108A JP2013273266A JP2013273266A JP2015128108A JP 2015128108 A JP2015128108 A JP 2015128108A JP 2013273266 A JP2013273266 A JP 2013273266A JP 2013273266 A JP2013273266 A JP 2013273266A JP 2015128108 A JP2015128108 A JP 2015128108A
Authority
JP
Japan
Prior art keywords
doping
plasma
substrate
processed
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013273266A
Other languages
English (en)
Inventor
博一 上田
Hiroichi Ueda
博一 上田
正浩 岡
Masahiro Oka
正浩 岡
靖広 杉本
Yasuhiro Sugimoto
靖広 杉本
正弘 堀込
Masahiro Horigome
正弘 堀込
勇気 小林
Yuuki Kobayashi
勇気 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013273266A priority Critical patent/JP2015128108A/ja
Priority to TW103144655A priority patent/TW201532128A/zh
Priority to US14/582,417 priority patent/US9472404B2/en
Priority to KR1020140190968A priority patent/KR20150077367A/ko
Publication of JP2015128108A publication Critical patent/JP2015128108A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Plasma Technology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】コンフォーマルにドーピングすること。
【解決手段】プラズマドーピング方法は、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法である。プラズマドーピング方法は、実施形態の一例において、マイクロ波を用いて処理容器内にプラズマを発生させることで、処理容器内の保持台に保持された被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程を含む。また、プラズマドーピング方法は、実施形態の一例において、プラズマドーピング処理が行われた被処理基板に対してアニール処理を行うアニール処理工程を含む。
【選択図】図４

Description

この発明は、ドーピング方法、ドーピング装置及び半導体素子の製造方法に関するものである。
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）やＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の半導体素子は、被処理基板となる半導体基板（ウエハ）に対して、ドーピング、エッチング、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング等の処理を施して製造される。
ここで、ドーピングを行う手法として、イオン注入装置を用いたドーピングであるイオンドーピングがあり、直接プラズマを利用してドーパントのラジカルやイオンを被処理対象物の表面に注入する事を特徴としたプラズマドーピング手法がある。また、近年、３次元構造を有するＦｉｎ型ＦＥＴ（Ｆｉｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）型半導体素子のようなドーピング被対象物に対して、立体的な構造物の凹凸部位に関わらす均一にドーパント不純物を注入する方法（コンフォーマルドーピング）の要求が非常に強くなった事から、プラズマを用いたドーピング手法が多数試みられ、報告されている。
例えば、ドーピング処理装置を用いたドーピング手法（プラズマドーピング）において、主にイオン性のプラズマを生成した上で、生成したイオン性のプラズマを錯乱することで３次元構造の全体にドーピングを行う技術がある。
また、最近の試みとして、Ｆｉｎ型ＦＥＴの側壁部へのドーパントを均一に注入させる方法として、ＩＡＤＤ（Ion Assisted Deposition and Doping）と称される方法でドーパントをFin型EFTの側壁部へコンフォーマルに注入させる方法が紹介されている。なお、ＩＡＤＤとは、プラズマを利用して成膜したAs（砒素）膜に対して、追加のイオン斜め照射を実施する手法である。
ここで、３次元構造を有するＦｉｎＦＥＴ型半導体素子のようなドーピング被対象物に対してドーピングを行う場合には、ドーピング被対象物の各箇所において、各箇所の表面からのドーピングの深さやドーパントの濃度を等しくする高い被覆性、すなわち、ドーピングにおける高いコンフォーマリティ（均一性）が要求される事が背景となっている。
K. Han*、 S. Tang、 T. Rockwell、 L. Godet、 H. Persing、 C. Campbell、 S. Salimian、 Junction Technology （IWJT）、 2012 12th International Workshop on 、 Date 14-15 May 2012、 IEEE Y. Sasaki、 L. Godet1、 T. Chiarella、 D. P. Brunco2、 T. Rockwell1、 J. W. Lee、 B.Colombeau1、 M. Togo、 S. A. Chew、 G. Zschaetszch、 K.B. Noh3、 A. De Keersgieter、 G. Boccardi、 M. S. Kim、 G. Hellings、 P.Martin1、W. Vandervorst、 A. Thean、 and N. Horiguchi、 "Improved Sidewall Doping of Extensions by AsH3 Ion Assisted Deposition and Doping(IADD) with Small Implant Angle for Scaled NMOS Si Bulk FinFETs"、 proceeding IEDM 2013、 IEEE
しかしながら、従来の技術では、３次元構造を有するＦｉｎＦＥＴ型半導体素子のようなドーピング被対象物に対して、コンフォーマルにドーピングできないという問題がある。
例えば、従来のＩＡＤＤでは、従来のイオンドーピングでは、３次元構造をあるＦｉｎＦＥＴ型半導体素子では、３次元構造物が立体障壁となって隠れてしまう箇所に対してのイオン照射量がＦｉｎの頂部より少なくなってしまうために、完全にはコンフォーマル（均一）にドーピングできない。より詳細な一例あげて説明すると、イオンビームを用いてドーピングを行う場合、ＦｉｎＦＥＴ型半導体素子のフィンの頂部、側面、底部のすべてをドーピングすることを目的として、ＦｉｎＦＥＴ型半導体素子の基板面に対して４５度の角度でイオンビームを照射する。その後、１３５度の角度で、言い換えると、反対側から４５度の角度でイオンビームを照射する。この結果、フィンにある程度の高さがある場合、側部のうちのフィンの高さ方向における底部に近い領域、及び、底部については、照射したイオンが届かない。
また、このイオンドーピングの欠点を克服するために、従来のＩＡＤＤでは、プラズマを用いて低温成膜させたＡｓを含む薄膜を予めＦｉｎ表面に形成させておいてから、イオン成分をバイアス電界を印加して照射しＡｓ原子をＳｉ中（Ｆｉｎ Ｂｏｄｙ）にＫｎｏｃｋ−ｉｎ（ノックイン）させる方法が報告されているが、Ｆｉｎ Ｂｏｄｙの頂部と側壁部とを共にコンフォーマルにドーピングさせる目的を完全に達成しているわけではない。
また、生成したイオン性のプラズマを錯乱することで３次元構造の全体にドーピングを行う技術では、プラズマにより生成されたドーパント（イオン）をＥｘｔｅｎｓｉｏｎ Ｐｌａｔｅなるイオン引出し機構により、イオン種をランダムに３次元構造物表面に照射させる事を特徴としたプラズマドーピング手法が示されている。しかしながら、この方法により示された実験データは、いずれも3次元構造物の表面に形成されたアモルファス層（ドーパントを含んだSi結晶の乱れ層）の厚さこそ、コンフォーマルである事を示唆しているが、Ｆｉｎ Ｂｏｄｙの頂部と側壁部とを共にドーパントの濃度を均一にコンフォーマルドーピング出来る事を示したものではない。
言い換えれば、上述のドーピング処理装置を用いるドーピング手法では、ドーピングの結果生成されるプリアモルファス層の層厚が均一になっているに過ぎず、ドーピング処理だけではコンフォーマルになっていない。また、例えば、上述の従来技術では、３次元構造を有するＦｉｎＦＥＴ型半導体素子において、頂部（トップ）の位置において注入されるドーパントの濃度及びドーピングの深さと、側部（サイド）の位置において注入されるドーパントの濃度及びドーピングの深さ、底部（ボトム）の位置において注入されるドーパントの濃度及びドーピングの深さとが均一ではなく、ドーピングはコンフォーマルになっていない。
開示するドーピング方法は、１つの実施態様において、被処理基板にドーパントを注入してドーピングを行うドーピング方法であって、マイクロ波を用いて処理容器内にプラズマを発生させることで、処理容器内の保持台に保持された被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程と、前記プラズマドーピング処理が行われた被処理基板に対してアニール処理を行うアニール処理工程とを含む。
開示するドーピング方法の１つの実施態様によれば、３次元構造を有するＦｉｎＦＥＴ型半導体素子のようなドーピング被対象物に対して、プラズマドーピング処理後にアニール処理工程を実施することで、被処理基板表面の不純物分布をコンフォーマルに再形成できるという効果を奏する。
図１は、第１の実施形態に係るドーピング方法及びドーピング装置によって製造される半導体素子であるＦｉｎＦＥＴ型半導体素子の一部を示す概略斜視図である。 図２は、第１の実施形態に係るドーピング装置の要部を示す概略断面図である。 図３は、図２に示すドーピング装置に含まれるスロットアンテナ板を、図２中の矢印ＩＩＩの方向から見た概略図である。 図４は、第１の実施形態に係るドーピング方法の概略的な工程を示すフローチャートである。 図５は、プラズマドーピング処理を用いてドーピングを行う場合におけるＦｉｎＦＥＴ型半導体素子に対するドーピング量について示す図である。 図６は、ＦｉｎＦＥＴ型半導体素子におけるＦｉｎＦＥＴのアスペクト比と、注入されるドーパントの濃度の相対的な比を示す図である。 図７は、従来のイオン注入装置を用いてドーピングを行った場合を示すＳＴＥＭによる断面観察像を示す図である。 図８は、プラズマドーピング処理にて主にプラズマで生成される所望のドーパントのラジカルおよび低エネルギーイオン成分（活性種）を用いてドーピングを行った場合を示すＳＴＥＭによる断面観察像を示す図である。 図９は、従来のドーピング処理後の被処理基板Ｗについて、切断して断面を露出させた上で、ＥＤＸラインスキャンを行って得られた結果を示す図である。 図１０は、プラズマドーピング処理後の被処理基板Ｗに対して、１ｋｅＶの加速電圧を用いて撮影された反射電子像を示す図である。 図１１は、反射電子像において黒く見えた領域についてのＳＥＭ画像を示す図である。 図１２は、反射電子像において白く見えた領域についてのＳＥＭ画像を示す図である。 図１３は、実施例１及び比較例１において用いたＳｉ基板の断面図の一例を示す図である。 図１４は、実施例１において撮影されたＳＥＭ-ＥＤＸ像を示す。（１）は、プラズマドーピング処理後におけるＳＥＭ-ＥＤＸ像を示し、（２）は、アニール処理後のＳＥＭ-ＥＤＸ像を示す図である。 図１５は、実施例１におけるアニール処理前後におけるＳ１〜Ｓ５のＡｓ濃度を示す図である。 図１６は、比較例１におけるアニール処理前後におけるＳ１〜Ｓ５のＡｓ濃度を示す図である。 図１７は、実施例２〜１６及び比較例１についての結果を示す図である。 図１８は、比較例３についての結果を示す図である。
以下に、開示するドーピング方法の実施形態について、図面に基づいて詳細に説明する。なお、本実施形態により開示する発明が限定されるものではない。実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
（第１の実施形態）
第１の実施形態に係るドーピング方法は、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、マイクロ波を用いて処理容器内にプラズマを発生させることで、処理容器内の保持台に保持された被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程と、前記プラズマドーピング処理が行われた被処理基板に対してアニール処理を行うアニール処理工程とを含む。
また、第１の実施形態に係るドーピング方法は、プラズマドーピング処理工程は、マイクロ波を発生させる電力であるマイクロ波投入電力として、ステージ単位面積当たりの電力密度が５．６Ｗ／ｃｍ２以上となる電力を用いてプラズマドーピング処理を行う。
また、第１の実施形態に係るドーピング方法は、プラズマドーピング処理工程は、マイクロ波を発生させる電力であるマイクロ波電力として、ウエハ単位密度あたりの電力密度が４．２Ｗ／ｃｍ２以上となる値を用いる。
また、第１の実施形態に係るドーピング方法は、アニール処理工程は、ドーパントとしてＡｓを用いる場合、６００度以上９５０度以下の温度を用いてアニール処理を行う。
また、第１の実施形態に係るドーピング方法は、プラズマドーピング処理工程は、ラジアルラインスロットアンテナにより生成されるプラズマを用いてプラズマドーピング処理を行う。
また、第１の実施形態に係るドーピング装置は、処理容器と、前記処理容器内にドーピングガス及びプラズマ励起用の不活性ガスを供給するガス供給部と、前記処理容器内に配置され、その上で前記被処理基板を保持する保持台と、マイクロ波を用いて処理容器内にプラズマを発生させるプラズマ発生機構と、前記被処理基板をマイクロ波を印加させることで加熱する加熱機構（プラズマ印加しないマイクロ波加熱方法）と、前記プラズマ発生機構に前記処理容器内にプラズマを発生させるように制御することで、前記処理容器内に配置された前記保持台に保持された被処理基板に対してプラズマドーピング処理を行い、マイクロ波を印加させることで加熱する加熱機構（プラズマ印加しないマイクロ波加熱方法）に合わせてステージ温度を制御することで、前記プラズマドーピング処理が行われた被処理基板に対してアニール処理を行う制御部とを備える。プラズマ印加しないマイクロ波加熱方法に関しては、マイクロ波アニール技術を用いる。
また、第１の実施形態に係るドーピング装置は、制御部が、マイクロ波を発生させる電力であるマイクロ波電力として、ウエハ単位密度あたりの電力密度が４．２Ｗ／ｃｍ２以上となる値を用いる。
また、第１の実施形態に係るドーピング装置は、制御部が、制御部は、６００度以上９５０度以下の温度を用いてアニール処理を行う。
また、第１の実施形態に係るドーピング装置では、前記プラズマ発生機構は、ラジアルラインスロットアンテナを備え、前記制御部は、前記ラジアルラインスロットアンテナにより生成されるプラズマを用いてプラズマドーピング処理を行う。
また、第１の実施形態に係るドーピング装置では、プラズマ発生機構は、処理容器内に露出していて保持台と対向する位置に設けられる誘電体窓を有し、誘電体窓と保持台に保持される被処理基板との間の最短距離が、５．５ｃｍ以上１５ｃｍ以下である。
また、第１の実施形態に係る半導体製造素子の製造方法では、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、マイクロ波を用いて処理容器内にプラズマを発生させることで、処理容器内の保持台に保持された被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程と、前記プラズマドーピング処理が行われた被処理基板に対してアニール処理を行うアニール処理工程とを含む。
（第１の実施形態に係るドーピング装置）
図１は、第１の実施形態に係るドーピング方法及びドーピング装置によって製造される半導体素子であるＦｉｎＦＥＴ型半導体素子の一部を示す概略斜視図である。図１を参照して、この発明の１実施形態に係るドーピング方法及びドーピング装置によって製造されるＦｉｎＦＥＴ型半導体素子１１には、シリコン基板１２の主表面１３から上方向に長く突出したフィン１４が形成されている。フィン１４の延びる方向は、図１中の矢印Ｉで示す方向である。フィン１４の部分は、ＦｉｎＦＥＴ型半導体素子１１の横方向である矢印Ｉの方向から見ると、略矩形状である。フィン１４の一部を覆うようにして、フィン１４の延びる方向と直交する方向に延びるゲート１５が形成されている。フィン１４のうち、形成されたゲート１５の手前側にソース１６が形成されることになり、奥側にドレイン１７が形成されることになる。このようなフィン１４の形状、すなわち、シリコン基板１２の主表面１３から上方向に突出した部分の表面に対して、マイクロ波を用いて発生させたプラズマによるドーピングが行われる。
なお、図１において図示はしないが、半導体素子の製造工程によっては、ドーピングが行われる前の段階で、フォトレジスト層が形成される場合もある。フォトレジスト層は、所定の間隔を開けてフィン１４の側方側、例えば、図１中の紙面左右方向に位置する部分に形成される。フォトレジスト層は、フィン１４と同じ方向に延び、シリコン基板１２の主表面１３から上方向に長く突出するようにして形成される。
図２は、第１の実施形態に係るドーピング装置の要部を示す概略断面図である。また、図３は、図２に示すドーピング装置に含まれるスロットアンテナ板を下方側、すなわち、図２中の矢印ＩＩＩの方向から見た図である。なお、図２において、理解の容易の観点から、部材の一部のハッチングを省略している。また、この実施形態においては、図２における紙面上下方向を、ドーピング装置における上下方向としている。
図２及び図３を参照して、ドーピング装置３１は、その内部で被処理基板Ｗにドーピングを行う処理容器３２と、処理容器３２内にプラズマ励起用のガスや、ドーピングガスを供給するガス供給部３３と、その上で被処理基板Ｗを保持する円板状の保持台３４と、マイクロ波を用いて処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、処理容器３２内の圧力を調整する圧力調整機構と、保持台３４に交流のバイアス電力を供給するバイアス電力供給機構と、ドーピング装置３１全体の動作を制御する制御部２８とを備える。制御部２８は、ガス供給部３３におけるガス流量、処理容器３２内の圧力、保持台３４に供給されるバイアス電力等、ドーピング装置３１全体の制御を行う。
処理容器３２は、保持台３４の下方側に位置する底部４１と、底部４１の外周から上方向に延びる側壁４２とを含む。側壁４２は、略円筒状である。処理容器３２の底部４１には、その一部を貫通するように排気用の排気孔４３が設けられている。処理容器３２の上部側は開口しており、処理容器３２の上部側に配置される蓋部４４、後述する誘電体窓３６、及び誘電体窓３６と蓋部４４との間に介在するシール部材としてのＯリング４５によって、処理容器３２は密封可能に構成されている。
ガス供給部３３は、被処理基板Ｗの中央に向かってガスを吹付ける第１のガス供給部４６と、被処理基板Ｗの外側からガスを吹付ける第２のガス供給部４７とを含む。第１のガス供給部４６においてガスを供給するガス供給孔３０は、誘電体窓３６の径方向中央であって、保持台３４と対向する対向面となる誘電体窓３６の下面４８よりも誘電体窓３６の内方側に後退した位置に設けられている。第１のガス供給部４６は、第１のガス供給部４６に接続されたガス供給系４９により流量等を調整しながらプラズマ励起用の不活性ガスやドーピングガスを供給する。第２のガス供給部４７は、側壁４２の上部側の一部において、処理容器３２内にプラズマ励起用の不活性ガスやドーピングガスを供給する複数のガス供給孔５０を設けることにより形成されている。複数のガス供給孔５０は、周方向に等しい間隔を開けて設けられている。第１のガス供給部４６及び第２のガス供給部４７には、同じガス供給源から同じ種類のプラズマ励起用の不活性ガスやドーピングガスが供給される。なお、要求や制御内容等に応じて、第１のガス供給部４６及び第２のガス供給部４７から別のガスを供給することもでき、それらの流量比等を調整することもできる。
保持台３４には、ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）バイアス用の高周波電源５８がマッチングユニット５９を介して保持台３４内の電極に電気的に接続されている。この高周波電源５８は、例えば、１３．５６ＭＨｚの高周波を所定の電力（バイアスパワー）で出力可能である。マッチングユニット５９は、高周波電源５８側のインピーダンスと、主に電極、プラズマ、処理容器３２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。なお、ドーピング時において、この保持台３４へのバイアス電圧の供給は、必要に応じて適宜変更される。制御部２８は、バイアス電力供給機構として、保持台３４に供給される交流のバイアス電力を制御する。
保持台３４は、静電チャック（図示せず）によりその上に被処理基板Ｗを保持可能である。また、保持台３４は、温度制御のためのヒータ３４ａ等を備え、保持台３４の内部に設けられた温度調整機構２９により所望の温度に設定可能である。保持台３４は、底部４１の下方側から垂直上方に延びる絶縁性の筒状支持部５１に支持されている。上記した排気孔４３は、筒状支持部５１の外周に沿って処理容器３２の底部４１の一部を貫通するように設けられている。環状の排気孔４３の下方側には排気管（図示せず）を介して排気装置（図示せず）が接続されている。排気装置は、ターボ分子ポンプなどの真空ポンプを有している。排気装置により、処理容器３２内を所定の圧力まで減圧することができる。制御部２８は、圧力調整機構として、排気装置による排気の制御等により、処理容器３２内の圧力を調整する。
プラズマ発生機構３９は処理容器３２外に設けられており、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器３５を含む。また、プラズマ発生機構３９は、保持台３４と対向する位置に配置され、マイクロ波発生器３５により発生させたマイクロ波を処理容器３２内に導入する誘電体窓３６を含む。また、プラズマ発生機構３９は、複数のスロット孔４０が設けられており、誘電体窓３６の上方側に配置され、マイクロ波を誘電体窓３６に放射するスロットアンテナ板３７を含む。また、プラズマ発生機構３９は、スロットアンテナ板３７の上方側に配置され、後述する同軸導波管５６から導入されたマイクロ波を径方向に伝播する誘電体部材３８を含む。
マッチング５３を有するマイクロ波発生器３５は、モード変換器５４及び導波管５５を介して、マイクロ波を導入する同軸導波管５６の上部に接続されている。例えば、マイクロ波発生器３５で発生させたＴＥモードのマイクロ波は、導波管５５を通り、モード変換器５４によりＴＥＭモードへ変換され、同軸導波管５６を伝播する。マイクロ波発生器３５において発生させるマイクロ波の周波数としては、例えば、２．４５ＧＨｚが選択される。
誘電体窓３６は、略円板状であって、誘電体で構成されている。誘電体窓３６の下面４８の一部には、導入されたマイクロ波による定在波の発生を容易にするためのテーパ状に凹んだ環状の凹部５７が設けられている。この凹部５７により、誘電体窓３６の下部側にマイクロ波によるプラズマを効率的に生成することができる。なお、誘電体窓３６の具体的な材質としては、石英やアルミナ等があげられる。
スロットアンテナ板３７は、薄板状であって、円板状である。複数のスロット孔４０については、図３に示すように、それぞれ所定の間隔を開けて直交するように２つのスロット孔４０が一対となるように設けられており、一対をなしたスロット孔４０が周方向に所定の間隔を開けて設けられている。また、径方向においても、複数の一対のスロット孔４０が所定の間隔を開けて設けられている。ここで、スロットアンテナ板３７、好ましくは、ラジアルラインスロットアンテナである。
マイクロ波発生器３５により発生させたマイクロ波は、同軸導波管５６を通って伝播される。マイクロ波は、内部に冷媒を循環させる循環路６０を有し誘電体部材３８等の温度調整を行う冷却ジャケット５２とスロットアンテナ板３７との間に挟まれた領域を径方向外側に向かって放射状に広がり、スロットアンテナ板３７に設けられた複数のスロット孔４０から誘電体窓３６に放射される。誘電体窓３６を透過したマイクロ波は、誘電体窓３６の直下に電界を生じさせ、処理容器３２内にプラズマを生成させる。
このように、プラズマ発生機構は、処理容器３２内に露出していて保持台３４と対向する位置に設けられる誘電体窓３６を有する。ここで、誘電体窓３６と保持台３４に保持される被処理基板Ｗとの間の最短距離は、５．５ｃｍ以上１５ｃｍ以下とする。
ドーピング装置３１においてマイクロ波プラズマを発生させた場合、誘電体窓３６の下面４８の直下、具体的には、誘電体窓３６の下面４８の数ｃｍ程度下に位置する領域においては、プラズマの電子温度が比較的高いいわゆるプラズマ生成領域が形成される。そして、その鉛直方向下側に位置する領域には、プラズマ生成領域で生成されたプラズマが拡散するいわゆるプラズマ拡散領域が形成される。このプラズマ拡散領域は、プラズマの電子温度が比較的低い領域であり、この領域でプラズマドーピング処理、すなわち、ドーピングを行う。なお、ドーピング装置３１においてマイクロ波プラズマを発生させた場合、相対的にプラズマの電子密度が高くなる。そうすると、ドーピング時における被処理基板Ｗに対するいわゆるプラズマダメージを与えず、かつ、プラズマの電子密度が高いので、効率的なドーピング、具体的には例えば、ドーピング時間の短縮を図ることができる。
ここで、一般的なプラズマ源の誘導結合プラズマ（ＩＣＰ等）では、プラズマ中のラジカルおよび低エネルギーイオン成分に比べて、高エネルギーイオンの生成量が非常に多くなる為、被処理基板へのプラズマ照射ダメージも同時に増えてしまう。これに対して、マイクロ波プラズマを用いることで、コンフォーマルドーピング形成に有利な圧力が１００ｍＴｏｒｒ以上の高圧帯において、効率よくラジカルおよび低エネルギーイオン成分を生成可能となる。また、マイクロ波プラズマを用いることで、ラジカル（活性種）はプラズマ電界に影響されない。つまり電気的に中性であるために、イオンに比べて、被処理基板へのプラズマ照射ダメージを圧倒的に軽減可能となる。
次に、このようなドーピング装置を用いて、被処理基板Ｗに対してドーピングを行う方法について説明する。図４は、第１の実施形態に係るドーピング方法の概略的な工程を示すフローチャートである。
図４を参照して、まず、被処理基板Ｗが処理容器３２内に搬入され（図４（Ａ））、保持台３４の上に保持される。次に、処理容器３２内にドーピングガスを供給し、プラズマドーピング処理を行う（図４（Ｂ））。すなわち、マイクロ波を用いて処理容器３２内にプラズマを発生させることで、処理容器３２内の保持台３４に保持された被処理基板Ｗに対してプラズマドーピング処理を行うプラズマドーピング処理工程を実行する。より詳細には、制御部２８は、ラジアルラインスロットアンテナを介して、ラジカルおよび低エネルギーイオン成分を発生させることで、被処理基板Ｗをドーピングする。
ここで、例えば、制御部２８は、処理ガスとして、１％以下にHeガスで希釈したアルシン（AsH3）ガスを用いる。制御部２８は、好ましくは、１％以下にHeガスで希釈したアルシン（AsH3）ガスとHe希釈ガスを用い、更に好ましくは上記アルシン（AsH3）ガスに対して微量の水素（H）を添加処理ガスとして用いる。また、制御部２８は、処理ガスの流量として、AsH3（０．７％）Ｈｅ希釈ガス流量５０ｓｃｃｍ以上１５００ｓｃｃｍ以下を用いる。制御部２８は、処理ガスの流量として、好ましくは、２００ｓｃｃｍ以上の流量を用い、より好ましくは、４００ｓｃｃｍを用いる。また、制御部２８は、圧力として、１００ｍＴｏｒｒ以上1Ｔｏｒｒ以下を用いる。また、制御部２８は、圧力として、好ましくは、１００ｍＴｏｒｒ以上１Ｔｏｒｒ以下を用い、より好ましくは、１００ｍＴｏｒｒ以上３００ｍＴｏｒｒ以下を用いる。
また、制御部２８は、マイクロ波のパワーとして、マイクロ波を発生させる電力であるマイクロ波電力として、ウエハ単位密度あたりの電力密度が４．２Ｗ／ｃｍ２以上となる値を用いる。言い換えると、例えば、３００ｍｍステージを用いる場合マイクロ波のパワーとして３ｋｗ以上を用いる。また、制御部２８は、好ましくは、マイクロ波電力として、ウエハ単位密度あたりの電力密度が５．６Ｗ／ｃｍ２以上となる値を用いる。言い換えると、例えば、３００ｍｍステージを用いる場合、マイクロ波のパワーとして４ｋｗ以上を用いる。このように、制御部２８が、電力密度が５．６Ｗ／ｃｍ２以上となる値を用いることで、確実にプラズマドーピングが可能となる。制御部２８は、更に好ましくは、マイクロ波電力として、ウエハ単位密度あたりの電力密度が７．１Ｗ／ｃｍ２以上となる値を用いる。言い換えると、例えば、３００ｍｍステージを用いる場合、マイクロ波のパワーとして５ｋｗ以上を用いる。このように、制御部２８が、電力密度が７．１Ｗ／ｃｍ２以上となる値を用いることで、確実かつ良好にプラズマドーピングが可能となる。
制御部２８により用いられるレシピの具体的な一例をあげると、制御部２８は、マイクロ波パワーを５ｋＷとし、処理容器３２内の圧力を２３０ｍＴｏｒｒとした。ウエハステージに印加するＲＦバイアス（１３．５６ＭＨｚ）５８には、投入電力として０−３００Ｗを用いる。ここで、ＲＦバイアス（１３．５６ＭＨｚ）はプラズマをより安定させる目的で印加するので、ステージへのＲＦバイアス印加は必須要件ではない。また、制御部２８は、処理ガスのトータル流量を１０００ｓｃｃｍとした上で、ＡｓＨ３（０．７％）／Ｈｅ希釈ガス流量を２００−５００ｓｃｃｍ流し、残りのガスとしてＨｅガスを用いる。また、制御部２８は、Ｈ２ガスを０−５ｓｃｃｍ添加する。このＨ２ガスの添加は、プラズマ生成の均一性を改善させる目的で添加するため、本目的のプラズマドーピング条件を確立する意味では必須要件ではない。また、プラズマドーピング処理を行う時間として、１００ｓｅｃを用いる。ただし、制御部２８により用いられるレシピは、これに限定されるわけではない。
マイクロ波を用いてプラズマを生成させると、他のプラズマ源（例えばＩＣＰや容量結合プラズマ（ＣＣＰ）等のプラズマソース）と比べて、被処理サンプル（Wafer）に対して電子密度が高くかつ電子温度が低い特異的な状況下で、プラズマ処理が出来る事が知られている。このような状態のプラズマ中では、より多くの活性種（ラジカル）および低エネルギーイオンの生成が可能であるため、主にラジカルおよび低エネルギーイオン成分によるプラズマドーピング処理が可能である。
また、マイクロ波の投入電力を故意に下げ、かつ被処理サンプル（Wafer）の保持台に、ＲＦバイアスを強く印加させて故意に被処理基板に対して引き込み電界を与えた場合には、イオン性のプラズマ中原子が強く被処理サンプル（Wafer）に照射されることになり、主にイオンによるプラズマドーピング処理となる。例えば、５００Ｗ以上/（３００ｍｍウエハステージ)=７ｍＷ／ｃｍ２以上の１３．５６ＭＨｚのＲＦバイアスを印加させた場合には、主にイオンによるプラズマドーピング処理となる。このことを踏まえ、ＲＦバイアスを強く印加させて故意に被処理基板に対して引き込み電界を与えないことが好ましい。例えば、５００Ｗ以上/（３００ｍｍウエハステージ)=７ｍＷ／ｃｍ２以上の１３．５６ＭＨｚのＲＦバイアスをかけないことが好ましい。
その後、アニール処理を行う（図４（Ｃ））。すなわち、プラズマドーピング処理が行われた被処理基板Ｗに対してアニール処理を行うアニール処理工程を行う。例えば、制御部２８は、保持台３４のヒータ３４ａや温度調整機構２９を制御することで、被処理基板Ｗを加熱する。
ここで、制御部２８は、６００度以上９５０度以下でアニール処理を行う。制御部２８は、好ましくは、６１３度以上８５０度以下でアニーリングを行い、より好ましくは、６５０度以上８５０度以下の範囲で行う。また、制御部２８は、アニーリングを行う時間として、例えば、３０秒以上９０秒以下の時間を用いる。より詳細には、制御部２８は、アニーリングを行う温度が８００度以下である場合には、３０秒以上９０秒以下の時間を用いる。また、制御部２８は、アニーリングを行う温度が８００度より大きい場合には、６０秒以下の時間、より好ましくは、３０秒以下の時間を用いる。
ここで、プラズマドーピング処理工程後の被処理基板に対してのアニールリング処理は、プラズマドーピング処理を行う装置内にて、プラズマドーピング処理の終了後に連続して実行して良い。ただし、これに限定されるものではない。例えば、プラズマドーピング処理を行う装置から一度搬出し、別の装置を用いてアニール処理を実行しても良い。アニール処理は、例えば、高知のＲＴＡ（Rapid Thermal Anneal）又はマイクロ波アニールを用いて実行して良い。
ここで、アニール処理について補足する。上記のアニール処理とは、従来の半導体製造技術におけるドーピングされた不純物の活性化を目的としたアニール処理とは異なる。ドーピング後の不純物の活性化を目的とした処理を実行する場合には、上述したアニール処理とは別に、スパイクアニールやフラッシュアニールなどの超高温かつ超短時間熱処理を行うことになる。
そして、アニール処理が終了した後、被処理基板Ｗは、保持台３４から外され、処理容器３２外に搬出される（図４（Ｄ））。
（第１の実施形態における効果）
このようにして、被処理基板Ｗに対して、ドーピングを行う。すなわち、この発明の１実施形態に係るドーピング装置３１は、処理容器３２と、処理容器３２内にドーピングガス及びプラズマ励起用の不活性ガスを供給するガス供給部３３と、処理容器３２内に配置され、その上で被処理基板を保持する保持台３４と、マイクロ波を用いて処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、被処理基板Ｗを加熱するヒータ３４ａと、制御部２８とを備える。ここで、制御部２８は、マイクロ波を用いて処理容器３２内にプラズマを発生させることで、処理容器３２内の保持台３４に保持された被処理基板Ｗに対してプラズマドーピング処理を行い、プラズマドーピング処理が行われた被処理基板Ｗに対してアニール処理を行う。この結果、ＦｉｎＦＥＴ型半導体素子のようなドーピング被対象物に対しても、コンフォーマルなドーピングが可能となる。
すなわち、従来用いられているイオンを用いるプラズマドーピング、あるいは、イオン注入技術を利用した不純物注入技術に、上述したアニール処理、すなわち、コンフォーマルアニール処理を適応したとしても、被処理基板にコンフォーマルドーピング形成をさせる事はできない。これに対して、上述したように、第１の実施形態では、マイクロ波を用いて処理容器３２内にプラズマを発生させることで、プラズマドーピング処理を行った上で、上述のアニール処理を実行することで、コンフォーマルなドーピングが可能となる。
第１の実施形態における効果について更に説明する。図５は、プラズマドーピング処理を用いてドーピングを行う場合におけるＦｉｎＦＥＴ型半導体素子に対するドーピング量について示す図である。図５に示す例では、被処理基板Ｗは、ＦｉｎＦＥＴ型半導体素子である。ここで、反射などを考慮しない場合、図５に示すように、被処理基板Ｗにフィンが設けられる結果、立体形状によって、各部に到達するラジカルおよび低エネルギーイオン成分の量が異なる。例えば、ラジアルスロットアンテナによって生成されたラジカルおよび低エネルギーイオン成分は、被処理基板Ｗのうち、ＦｉｎＦＥＴの頂部Ｗａと接触すると頂部Ｗａにドーパントを注入し、ＦｉｎＦＥＴの頂部Ｗａに接触しなかったラジカルおよび低エネルギーイオン成分のうち側面Ｗｂと接触したラジカルおよび低エネルギーイオン成分が側面Ｗｂにドーパントを注入し、ＦｉｎＦＥＴの頂部Ｗａにも側面Ｗｂにも接触しなかったラジカルおよび低エネルギーイオン成分のうち底部Ｗｃと接触したラジカルおよび低エネルギーイオン成分が底部Ｗｃにドーパントを注入することになる。言い換えると、ＦｉｎＦＥＴによる立体障壁が発生する分、被処理基板Ｗのうち、頂部Ｗａ、側面Ｗｂ、底部Ｗｃの順に、ラジカルおよび低エネルギーイオン成分と接触する確率は低くなり、その分、注入されるドーパントの濃度も低くなる。
図６は、ＦｉｎＦＥＴ型半導体素子におけるＦｉｎＦＥＴのアスペクト比と、注入されるドーパントの濃度の相対的な比を示す図である。図６に示す例では、反射などを考慮しない場合を示す。図６に示すドーパントの濃度については、Ａｓ（ヒ素）をシリコン基板に注入した場合を示している。図６に示すように、アスペクト比が「１」、すなわち、頂部の長さと側面の長さとの比率が「１：１」とすると、頂部に注入されるドーパントの濃度を「１」とした場合における底部に注入されるドーパントの濃度は、約「０．４」となる。また、アスペクト比が「５」、すなわち、頂部の長さと側面の長さとの比率が「１：５」とすると、底部に注入されるドーパントの濃度を「１」とした場合における底部に注入されるドーパントの濃度は、約「０．１」となる。このように、ＦｉｎＦＥＴ型半導体素子に対してプラズマドーピング処理を用いてドーピングをする場合、プラズマドーピング処理のみを実行した場合には、コンフォーマルなドーピングを行うことは困難なことがわかる。
ここで、上述したように、第１の実施形態では、プラズマドーピング処理によりドーパントを注入した上で、アニール処理を行う。この結果、プラズマドーピング処理のみを用いる場合と比較して、コンフォーマルなドーピングが可能となる。すなわち、側面や底部と比較して過剰に注入されたドーパントが、アニール処理により、側面や底部と比較して多く抜けることで、結果としてコンフォーマルドーピングが可能となる。
また、上述したように、第１の実施形態では、イオンビームではなく、プラズマドーピング処理にてラジカルおよび低エネルギーイオン成分を用いてイオン注入を行う。これは、イオンビームを用いてドーピングを行った場合、アニール処理による効果があまり得られないからである。
図７は、従来のイオン注入装置を用いてドーピングを行った場合を示すＳＴＥＭによる断面観察像を示す図である。図８は、プラズマドーピング処理にてラジカルおよび低エネルギーイオン成分を用いてドーピングを行った場合のＳＴＥＭによる断面観察像を示す図である。ＳＴＥＭ像は観察対象物の結晶性をより正確に示すことができる。図７におけるイオン成分を用いてドーパントを注入した場合における頂部と、図８におけるラジカルおよび低エネルギーイオン成分を用いてドーパントを注入した頂部とを比較すると、ラジカルおよび低エネルギーイオン成分を用いてドーパントを注入した場合では、フィンの頂部にシリコン結晶の損傷が発生している。すなわち、イオンビームを用いる場合、側部のうちのフィンの高さ方向における頂部に近い領域に積極的に照射されたイオンが打ち込まれる結果、側部の上部側における大きなシリコン結晶欠陥が形成されたと考えられる。この結果、ラジカルおよび低エネルギーイオン成分を用いる場合と比較して、フィンの奥深くにまでドーピングされたイオンが注入されると考えられ、この結果、アニーリングを行っても過剰となっているドーパントが放出されず、コンフォーマルなドーピングが実現できないと考えられる。
また、上述したように、制御部２８は、プラズマドーピング処理において、マイクロ波を発生させる電力であるマイクロ波電力として、ウエハ単位密度あたりの電力密度が４．２Ｗ／ｃｍ２以上となる値を用いる。この結果、適切にドーパントを注入可能となる。
また、上述したように、制御部２８は、アニール処理において、ドーパントとしてＡｓを用いる場合、６００度以上９５０度以下の温度を用いてアニール処理を行う。この結果、コンフォーマルなドーピングが可能となる。
ここで、アニール処理を行う温度、時間等の条件について補足する。固体の酸化砒素化合物ＡｓＯは、常圧下では４６０度以上で昇華し、固体の砒素Ａｓは６１３度以上にて昇華する。このことを踏まえ、例えば、６００度以上とすることで、適切にアニーリングを行うことが可能となる。また、９５０度以下とすることで、Ｓｉ中に分散しているドーパントに影響を当てることなくアニーリングを行うことが可能となる。好ましくは、被処理基板Ｗ中のドーパントプロファイル（多くはＳＩＭＳ分析から得られる。）が、本コンフォーマルアニール処理の前後の変化を可能な限り小さくする事が望ましいため、アニール温度と処理時間の積（サーマルバジェットという）は出来る限り低温かつ短時間の方が好ましい。
また、上述したように、プラズマ発生機構は、処理容器３２内に露出していて保持台３４と対向する位置に設けられる誘電体窓３６を有する。ここで、誘電体窓３６と保持台３４に保持される被処理基板Ｗとの間の最短距離は、５．５ｃｍ以上１５ｃｍ以下とする。すなわち、誘電体窓３６と被処理基板Ｗとの間の距離が５．５ｃｍ以下では、マイクロ波プラズマが不安定になり、マイクロ波を用いたプラズマドーピングによるメリットとなるプラズマ照射によるダメージの少なさが得られなくなる恐れがある。また、誘電体窓３６と被処理基板Ｗとの間の距離が１５ｃｍ以上では、被処理基板Ｗに到達するラジカルおよび低エネルギーイオン成分のＦｌａｘ（量）が十分ではなくなり、ドーパンドが十分に被処理基板Ｗに供給されなくなる。このことを踏まえ、誘電体窓３６と保持台３４に保持される被処理基板Ｗとの間の最短距離は、５．５ｃｍ以上１５ｃｍ以下とすることで、適切にドーピング可能となる。
また、上述したように、制御部２８は、プラズマドーピング処理において、ラジアルラインスロットアンテナにより生成されるマイクロ波をプラズマ源としたプラズマを用いてプラズマドーピング処理を行う。この結果、十分な量のドーパントを注入可能となる。すなわち、ラジカルおよび低エネルギーイオン成分を生成する手法としては、ＩＣＰ（Inductively Coupled Plasma、誘導結合プラズマ）を用いる手法も考えられる。これに対して、上述したように、ラジアルラインスロットアンテナを用いることで、他のプラズマ源を用いる手法と比較して、多くのプラズマを生成可能となり、十分な量のドーパントを注入可能となる。
（その他の実施形態）
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、種々の修正や変形を加えても良い。
（アニール処理）
例えば、上述した実施形態では、ドーピング装置において、プラズマドーピング処理の後にアニール処理を実行する場合を例に説明したが、これに限定されるものではない。例えば、ドーピング装置とは別の加熱装置を用いて、アニール処理を実行しても良い。また、この場合、ドーピング装置において、アニール処理に用いる各部を省略しても良い。より詳細な一例をあげて説明すると、ドーピング装置は、ヒータ３４ａを備えなくても良い。
（ドーピング結果の確認）
例えば、プラズマドーピング処理を行った後、アニール処理を実行する前に、プラズマドーピング処理により十分なドーパントが注入されたかを確認しても良い。すなわち、プラズマドーピング処理とアニール処理とを連続して実行する場合に限定されるものではない。
図９は、従来のプラズマドーピング処理後の被処理基板Ｗについて、切断して断面を露出させた上で、ＥＤＸ（Energy Dispersive X-ray Spectroscopy、エネルギー分散型X線分光法）ラインスキャンを行って得られた結果を示す図である。図９において、横軸は、被処理基板Ｗの位置を示し、縦軸は、Ａｓの量を示す。なお、図９では、参考までに、横軸の下部に、ＥＤＸラインスキャンが行われた位置における被処理基板Ｗの形状を併せて示した。図９に示す例では、左から３つ目のフィンと、６つ目のフィンについて、他のフィンと比較して４０％以上ものＡｓがドーピングされていることを示す結果が得られた。
このように、確率論として、過剰にドーピングされることなどにより、ドーピングがうまくいかない場合、つまりドーピング層の形成異常が発生する場合がありえる。このような場合を確認する際には、従来は、図９に示すように、被処理基板Ｗを切断して断面を露出させた上で、ＥＤＸラインスキャンしていた。しかしながら、この場合、被処理基板Ｗを破壊してしまう。
このことを踏まえ、例えば、ドーピング層の膜圧に適切なエネルギーで反射電子像を撮影した上で、ドーピングが適切に行われているかを確認しても良い。具体的には、加速電圧を低くした上で、プラズマドーピング処理が終了した被処理基板Ｗの反射電子像をＳＥＭ（Scanning Electron Microscope、走査型電子顕微鏡）を用いて撮影する。加速電圧としては、好ましくは、１ｋｅＶ以下を用いる。
通常、ＳＥＭ画像を撮影する場合には、加速電圧として、３〜５ｋｅＶを用いるため、通常と比較して低い加速電圧を用いる。３〜５ｋｅＶを用いる場合、電子の透過距離は、数ナノにも及び、被処理基板Ｗのうち、Ａｓが蓄積された箇所を通り越して、Ａｓが蓄積されていないＳｉとして存在している箇所にまで到達してしまう。この結果、Ａｓのドーピング状態を見ることができない。このことを踏まえ、ドーパントが注入されている深さまでの距離まで透過するように加速電圧を設定した上で、反射電子像を撮影する。
その上で、白く見える部分について過剰にドーパントが注入されていると判定する。すなわち、反射電子像では、電子が跳ね返ってこない場合には、黒く見える。また、白く見える箇所については、電子をより反射していることを示す。ここで、被処理基板Ｗにおいて、白く見える箇所とは、そこに絶縁膜があり、他の箇所と比較して大量に蓄積されており、この結果、電子が他の箇所と比較して大量に飛び出している状況となるからである。図９では、白く見える箇所の一例と、黒く見える箇の一例とについて、丸で囲んだ。
図１０は、プラズマドーピング処理後の被処理基板Ｗに対して、１ｋｅＶの加速電圧を用いて撮影された反射電子像を示す図である。図１１は、反射電子像において黒く見えた領域についてのＳＥＭの反射電子画像を示す図であり、図１２は、反射電子像において白く見えた領域についてのＳＥＭ画像を示す図である。図１１に示すように、図１０において黒く見えた領域においては、フィンの頂部においてドーピング層がコンフォーマルに形成されているのに対して、図１２に示すように、図１０において白く見えている領域においては、フィンの頂部においてドーピング層がコンフォーマルに形成されていない。
（実施例１）
実施例１では、Ｓｉ基板に対して、以下の条件を用いたプラズマドーピング処理によりドーピングを行った。その後、ドーピング装置から搬出の後、ランプアニーラ装置を用いて、８５０度にて３０ｓｅｃアニール処理を行った。また、プラズマ処理の後、及び、アニーリング処理の後の時点において、下記の条件を用いてＳＥＭ−ＥＤＸ像を撮影し、撮影された画像に基づいてＡｓ濃度を算出した。

プラズマドーピング処理の条件
マイクロ波パワー：５ｋＷ
処理容器内の圧力：２３０ｍＴｏｒｒ
ウエハステージに印加するＲＦバイアス（１３．５６ＭＨｚ）への投入電力：３００Ｗ
処理ガスのトータル流量を１０００ｓｃｃｍ（ＡｓＨ３（０．７％）／Ｈｅ希釈ガス流量：３４３ｓｃｃｍ、Ｈｅガス：６５７ｓｃｃｍ
プラズマドーピング処理：１００ｓｅｃ

アニール処理の条件
温度：８５０度
時間：３０ｓｅｃ

ＳＥＭ―ＥＤＸ撮影の条件
ＦＩＢ装置を用いて、ＳＥＭ観察サンプルの薄片加工を行った上で、ＳＥＭ（電子顕微鏡）を用いて分析評価した。
（比較例１）
比較例１では、Ｓｉ基板に対して、次の条件（イオン注入量（As+）２Ｅ１５ ａｔｏｍｓ／ｃｍ２、打ち込み角度４５度，２ステップ注入（０度およびウエハを半回転（１８０度））を用いてイオン注入装置を用いてイオンドーピングを行った後、汎用のランプアニーラを用いて８５０度にて３０ｓｅｃアニール処理を行った。また、実施例１と同様に、また、プラズマドーピング処理の後、及び、アニール処理の後の時点において、下記の条件を用いてＳＥＭ-ＥＤＸ像を撮影し、撮影された画像に基づいてＡｓ濃度を算出した。
（実施例１及び比較例１の結果について）
図１３は、実施例１及び比較例１において用いたＳｉ基板の断面図の一例を示す図である。以下では、特に言及がない限り、「Ｓ１」〜「Ｓ５」は、図１３に示すフィンの位置を示すものとして説明する。なお、Ｓ１は、フィンの頂部となり、Ｓ２〜Ｓ４は、フィンの側面を示し、Ｓ５は、底部を示す。
図１４は、実施例１において撮影されたＳＥＭ-ＥＤＸ像を示す図である。（１）は、プラズマドーピング処理後におけるＳＥＭ-ＥＤＸ像を示し、（２）は、アニール処理後のＳＥＭ-ＥＤＸ像を示す。ここで、図１４に示すように、プラズマドーピング処理後アニール処理前では、Ｓ１及びＳ２におけるＡｓ濃度は「３％」及び「１．２４％」であったのに対して、アニール処理後では、それぞれ、「０．９６％」及び「１．０９％」となった。
図１５は、実施例１におけるアニール処理前後におけるＳ１〜Ｓ５のＡｓ濃度を示す図である。図１５に示すように、アニール処理後では、アニール処理前と比較して、フィンの頂部、側面、底部におけるＡｓの濃度のばらつきが小さくなり、コンフォーマルなドーピングが実現可能となった。
図１６は、比較例１におけるアニール処理前後におけるＳ１〜Ｓ５のＡｓ濃度を示す図である。図１６に示すように、イオンドーピングを用いる場合には、プラズマドーピング処理を用いてドーパントを注入する手法とは異なる。アニーリング前後においてもＡｓ濃度は、ほとんど変化しない。
（実施例２〜１６）
実施例２〜１６では、それぞれ、下記の条件を用いてアニール処理を行った。その他の処理については、実施例１と同様である。

実施例２
アニーリング温度：６５０度
アリーリング時間：３０ｓｅｃ
実施例３
アニーリング温度：６５０度
アリーリング時間：６０ｓｅｃ
実施例４
アニーリング温度：６５０度
アリーリング時間：１８０ｓｅｃ
実施例５
アニーリング温度：７５０度
アリーリング時間：３０ｓｅｃ
実施例６
アニーリング温度：７５０度
アリーリング時間：６０ｓｅｃ
実施例７
アニーリング温度：７５０度
アリーリング時間：１８０ｓｅｃ
実施例８
アニーリング温度：８５０度
アリーリング時間：３０ｓｅｃ
実施例９
アニーリング温度：８５０度
アリーリング時間：６０ｓｅｃ
実施例１０
アニーリング温度：８５０度
アリーリング時間：１８０ｓｅｃ
実施例１１
アニーリング温度：９５０度
アリーリング時間：３０ｓｅｃ
実施例１２
アニーリング温度：９５０度
アリーリング時間：６０ｓｅｃ
実施例１３
アニーリング温度：９５０度
アリーリング時間：１８０ｓｅｃ
実施例１４
アニーリング温度：１０５０度
アリーリング時間：３０ｓｅｃ
実施例１５
アニーリング温度：１０５０度
アリーリング時間：６０ｓｅｃ
実施例１６
アニーリング温度：１０５０度
アリーリング時間：１８０ｓｅｃ
（比較例２）
比較例２では、実施例１と同一の条件でプラズマドーピング処理を行った上で、アニール処理を行わなかった。他の条件については、実施例１と同様である。
（実施例２〜１６及び比較例２の結果）
図１７は、実施例２〜１６及び比較例２についての結果を示す図である。図１７に示すように、アニーリング温度が８５０度以上かつ処理時間が６０ｓｅｃ以上（実施例９-実施例１６）になると、フィンの頂部だけではなく、側面についてもドーパントの濃度が低下した。これらは、アニール処理における熱履歴が過剰になったためにドーピング直後のドーピングプロファイルが変化してしまったものと考えられる。また、アニーリング温度が９５０度より低い場合には、アニーリング時間にもよるが、フィンの頂部について選択的にドーパントの濃度を低下させ、コンフォーマルなドーピングが可能となった。また、アニーリング温度が８５０度である場合には、６０ｓｅｃより短い時間アニーリングを行うことで、フィンの頂部について選択的にドーパントの濃度を低下させ、かつドーピング直後のドーピングプロファイルに変化を与えることなくコンフォーマルなドーピングが可能となった。
（比較例３）
比較例３では、下記の主にプラズマ中のイオン成分を用いるプラズマドーピングを行った上で、下記のアニール処理を行った。その他の条件は、実施例１と同様である。

イオンを用いるプラズマドーピング処理の条件
マイクロ波パワー：３ｋＷ
処理容器内の圧力：１５０ｍＴｏｒｒ
ウエハステージに印加するＲＦバイアス（１３．５６ＭＨｚ）への投入電力：７５０Ｗ
処理ガスのトータル流量を１０００ｓｃｃｍ（ＡｓＨ３（０．７％）／Ｈｅ希釈ガス流量：９８ｓｃｃｍ、Ｈｅガス：９００ｓｃｃｍプラズマドーピング処理：４０ｓｅｃ

アニール処理の条件
温度：８５０度
時間：３０ｓｅｃ
図１８は、比較例３についての結果を示す図である。図１８の（１）は、プラ絵図窓-ピング後アニール処理前を示し、図１８の（２）は、アニール処理後を示す。図１８に示すように、上述した実施例とは異なり、イオンを用いるプラズマドーピングを行った場合には、アニール処理を実行したとしても、コンフォーマルなドーピングは実現できなかった。すなわち、従来用いられているイオンを用いるプラズマドーピング、あるいは、イオン注入技術を利用した不純物注入技術に、上述したアニール処理、すなわち、コンフォーマルアニール処理を適応したとしても、被処理基板にコンフォーマルドーピング形成をさせる事はできない。これに対して、上述したように、上述したように、ラジカルおよび低エネルギーイオン成分を用いるプラズマドーピングと、上述したアニール処理とを組み合わせることで、コンフォーマルなドーピングが可能となる。
１１ ＦｉｎＦＥＴ型半導体素子
１２ シリコン基板
１３ 主表面
１４ フィン
１５ ゲート
１６ ソース
１７ ドレイン
２８ 制御部
２９ 温度調整機構
３０ ガス供給孔
３１ ドーピング装置
３２ 処理容器
３３ ガス供給部
３４ 保持台
３４ａ ヒータ
３５ マイクロ波発生器
３６ 誘電体窓
３７ スロットアンテナ板
３８ 誘電体部材
３９ プラズマ発生機構
４０ スロット孔
図１は、第１の実施形態に係るドーピング方法及びドーピング装置によって製造される半導体素子であるＦｉｎＦＥＴ型半導体素子の一部を示す概略斜視図である。 図２は、第１の実施形態に係るドーピング装置の要部を示す概略断面図である。 図３は、図２に示すドーピング装置に含まれるスロットアンテナ板を、図２中の矢印ＩＩＩの方向から見た概略図である。 図４は、第１の実施形態に係るドーピング方法の概略的な工程を示すフローチャートである。 図５は、プラズマドーピング処理を用いてドーピングを行う場合におけるＦｉｎＦＥＴ型半導体素子に対するドーピング量について示す図である。 図６は、ＦｉｎＦＥＴ型半導体素子におけるＦｉｎＦＥＴのアスペクト比と、注入されるドーパントの濃度の相対的な比を示す図である。 図７は、従来のイオン注入装置を用いてドーピングを行った場合を示すＳＴＥＭによる断面観察像を示す図である。 図８は、プラズマドーピング処理にて主にプラズマで生成される所望のドーパントのラジカルおよび低エネルギーイオン成分（活性種）を用いてドーピングを行った場合を示すＳＴＥＭによる断面観察像を示す図である。 図９は、プラズマドーピング処理後の被処理基板Ｗに対して、１ｋｅＶの加速電圧を用いて撮影された表面ＳＥＭ画像を示す図である。 図１０は、反射電子像において黒く見えた領域についての断面ＳＥＭ画像を示す図である。 図１１は、反射電子像において白く見えた領域についての断面ＳＥＭ画像を示す図である。 図１２は、従来のドーピング処理後の被処理基板Ｗについて、切断して断面 を露出させた上で、ＥＤＸラインスキャンを行って得られた結果を示す図である。 図１３は、実施例１及び比較例１において用いたＳｉ基板の断面図の一例を示す図である。 図１４は、実施例１において撮影されたＳＥＭ-ＥＤＸ像を示す。（１）は、プラズマドーピング処理後におけるＳＥＭ-ＥＤＸ像を示し、（２）は、アニール処理後のＳＥＭ-ＥＤＸ像を示す図である。 図１５は、実施例１におけるアニール処理前後におけるＳ１〜Ｓ５のＡｓ濃度を示す図である。 図１６は、比較例１におけるアニール処理前後におけるＳ１〜Ｓ５のＡｓ濃度を示す図である。 図１７は、実施例２〜１６及び比較例１についての結果を示す図である。 図１８は、比較例３についての結果を示す図である。
図１２は、従来のプラズマドーピング処理後の被処理基板Ｗについて、切断して断面を露出させた上で、ＥＤＸ（Energy Dispersive X-ray Spectroscopy、エネルギー分散型X線分光法）ラインスキャンを行って得られた結果を示す図である。図１２において、横軸は、被処理基板Ｗの位置を示し、縦軸は、Ａｓの量を示す。なお、図１２では、参考までに、横軸の下部に、ＥＤＸラインスキャンが行われた位置における被処理基板Ｗの形状を併せて示した。図１２に示す例では、左から３つ目のフィンと、６つ目のフィンについて、他のフィンと比較して４０％以上ものＡｓがドーピングされていることを示す結果が得られた。
その上で、白く見える部分について過剰にドーパントが注入されていると判定する。すなわち、反射電子像では、電子が跳ね返ってこない場合には、黒く見える。また、白く見える箇所については、電子をより反射していることを示す。ここで、被処理基板Ｗにおいて、白く見える箇所とは、そこに絶縁膜があり、他の箇所と比較して大量に蓄積されており、この結果、電子が他の箇所と比較して大量に飛び出している状況となるからである。
図９は、プラズマドーピング処理後の被処理基板Ｗに対して、１ｋｅＶの加速電圧を用いて撮影された表面ＳＥＭ画像を示す図である。図１０は、反射電子像において黒く見えた領域についての断面ＳＥＭ画像を示す図であり、図１１は、反射電子像において白く見えた領域についての断面ＳＥＭ画像を示す図である。図１０に示すように、図９において黒く見えた領域においては、フィンの頂部においてドーピング層がコンフォーマルに形成されているのに対して、図１１に示すように、図９において白く見えている領域においては、フィンの頂部においてドーピング層がコンフォーマルに形成されていない。

Claims (10)

  1. 被処理基板にドーパントを注入してドーピングを行うドーピング方法であって、
    マイクロ波を用いて処理容器内にプラズマを発生させることで、処理容器内の保持台に保持された被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程と、
    前記プラズマドーピング処理が行われた被処理基板に対してアニール処理を行うアニール処理工程を含むドーピング方法。
  2. 前記プラズマドーピング処理工程は、マイクロ波を発生させる電力であるマイクロ波電力として、ウエハ単位密度あたりの電力密度が４．２Ｗ／ｃｍ２以上となる値を用いる請求項１に記載のドーピング方法。
  3. 前記アニール処理工程は、ドーパントとして砒素Ａｓを用いる場合、６００度以上９５０度以下の温度を用いてアニール処理を行う請求項１または２に記載のドーピング方法。
  4. 前記プラズマドーピング処理工程は、ラジアルラインスロットアンテナにより生成されるプラズマを用いてプラズマドーピング処理を行う請求項１〜３のいずれか１項に記載のドーピング方法。
  5. 処理容器と、
    前記処理容器内にドーピングガス及びプラズマ励起用の不活性ガスを供給するガス供給部と、
    前記処理容器内に配置され、その上で前記被処理基板を保持する保持台と、
    マイクロ波を用いて処理容器内にプラズマを発生させるプラズマ発生機構と、
    前記被処理基板を加熱する加熱機構と、
    前記プラズマ発生機構に前記処理容器内にプラズマを発生させるように制御することで、前記処理容器内に配置された前記保持台に保持された被処理基板に対してプラズマドーピング処理を行い、前記加熱機構が前記被処理基板を加熱するように制御することで、前記プラズマドーピング処理が行われた被処理基板に対してアニール処理を行う制御部と
    を備えるドーピング装置。
  6. 前記制御部は、マイクロ波を発生させる電力であるマイクロ波電力として、ウエハ単位密度あたりの電力密度が４．２Ｗ／ｃｍ２以上となる値を用いる請求項５に記載のドーピング装置。
  7. 前記制御部は、６００度以上９５０度以下の温度を用いてアニール処理を行う請求項５または６に記載のドーピング装置。
  8. 前記プラズマ発生機構は、ラジアルラインスロットアンテナを備え、
    前記制御部は、前記ラジアルラインスロットアンテナにより生成されるプラズマを用いてプラズマドーピング処理を行う請求項５〜７のいずれか１項に記載のドーピング装置。
  9. 前記プラズマ発生機構は、前記処理容器内に露出していて前記保持台と対向する位置に設けられる誘電体窓を有し、
    前記誘電体窓と前記保持台に保持される被処理基板との間の最短距離が、５．５ｃｍ以上１５ｃｍ以下である請求項５〜８のいずれか１項に記載のドーピング装置。
  10. 被処理基板にドーパントを注入してドーピングを行うドーピング方法であって、
    マイクロ波を用いて処理容器内にプラズマを発生させることで、処理容器内の保持台に保持された被処理基板に対してプラズマドーピング処理を行うプラズマドーピング処理工程と、
    前記プラズマドーピング処理が行われた被処理基板に対してアニール処理を行うアニール処理工程と
    を含む半導体素子の製造方法。
JP2013273266A 2013-12-27 2013-12-27 ドーピング方法、ドーピング装置及び半導体素子の製造方法 Pending JP2015128108A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013273266A JP2015128108A (ja) 2013-12-27 2013-12-27 ドーピング方法、ドーピング装置及び半導体素子の製造方法
TW103144655A TW201532128A (zh) 2013-12-27 2014-12-19 摻雜方法、摻雜裝置及半導體元件之製造方法
US14/582,417 US9472404B2 (en) 2013-12-27 2014-12-24 Doping method, doping apparatus and method of manufacturing semiconductor device
KR1020140190968A KR20150077367A (ko) 2013-12-27 2014-12-26 도핑 방법, 도핑 장치 및 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013273266A JP2015128108A (ja) 2013-12-27 2013-12-27 ドーピング方法、ドーピング装置及び半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2015128108A true JP2015128108A (ja) 2015-07-09

Family

ID=53482629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013273266A Pending JP2015128108A (ja) 2013-12-27 2013-12-27 ドーピング方法、ドーピング装置及び半導体素子の製造方法

Country Status (4)

Country Link
US (1) US9472404B2 (ja)
JP (1) JP2015128108A (ja)
KR (1) KR20150077367A (ja)
TW (1) TW201532128A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075005A (zh) * 2015-12-10 2018-12-21 离子射线服务公司 等离子体浸没式离子注入机的控制方法和偏压电源
JP2023001073A (ja) * 2021-06-17 2023-01-04 セメス カンパニー，リミテッド 基板処理装置及び基板処理方法
JP7437476B2 (ja) 2021-10-20 2024-02-22 セメス カンパニー，リミテッド 基板処理装置及び基板処理装置の運用方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847697B (zh) * 2015-12-07 2020-05-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US11018259B2 (en) * 2015-12-17 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device comprising gate structure and doped gate spacer
TWI750316B (zh) * 2018-02-09 2021-12-21 聯華電子股份有限公司 1-1強制性鰭狀堆疊反向器及形成強制性鰭狀堆疊反向器的方法
JP7072477B2 (ja) * 2018-09-20 2022-05-20 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
CN109473347B (zh) * 2018-12-06 2021-08-06 北京大学 一种向硅中引入杂质并将杂质激活的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077065A (ja) * 2009-09-29 2011-04-14 Tokyo Electron Ltd 熱処理装置
JP2013165254A (ja) * 2012-01-13 2013-08-22 Tokyo Electron Ltd プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
JP2013534712A (ja) * 2010-06-23 2013-09-05 東京エレクトロン株式会社 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258874A (ja) * 1988-08-24 1990-02-28 Nec Corp 半導体集積回路装置
JP2008300687A (ja) * 2007-05-31 2008-12-11 Tokyo Electron Ltd プラズマドーピング方法及びその装置
JP5826524B2 (ja) * 2010-07-16 2015-12-02 住友重機械工業株式会社 プラズマドーピング装置及びプラズマドーピング方法
JP2013073950A (ja) * 2011-09-26 2013-04-22 Toshiba Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077065A (ja) * 2009-09-29 2011-04-14 Tokyo Electron Ltd 熱処理装置
JP2013534712A (ja) * 2010-06-23 2013-09-05 東京エレクトロン株式会社 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
JP2013165254A (ja) * 2012-01-13 2013-08-22 Tokyo Electron Ltd プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075005A (zh) * 2015-12-10 2018-12-21 离子射线服务公司 等离子体浸没式离子注入机的控制方法和偏压电源
CN109075005B (zh) * 2015-12-10 2020-09-25 离子射线服务公司 等离子体浸没式离子注入机的控制方法和偏压电源
JP2023001073A (ja) * 2021-06-17 2023-01-04 セメス カンパニー，リミテッド 基板処理装置及び基板処理方法
JP7390434B2 (ja) 2021-06-17 2023-12-01 セメス カンパニー，リミテッド 基板処理装置及び基板処理方法
JP7437476B2 (ja) 2021-10-20 2024-02-22 セメス カンパニー，リミテッド 基板処理装置及び基板処理装置の運用方法

Also Published As

Publication number Publication date
US9472404B2 (en) 2016-10-18
US20150187582A1 (en) 2015-07-02
KR20150077367A (ko) 2015-07-07
TW201532128A (zh) 2015-08-16

Similar Documents

Publication Publication Date Title
JP2015128108A (ja) ドーピング方法、ドーピング装置及び半導体素子の製造方法
US20100167507A1 (en) Plasma doping apparatus and plasma doping method
WO2013105324A1 (ja) プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
US20060205192A1 (en) Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition
TW200830411A (en) Plasma oxidizing method
JP2013534712A (ja) プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
US20140179117A1 (en) Method for forming a layer on a substrate at low temperatures
KR101544938B1 (ko) 플라즈마 도핑 장치 및 플라즈마 도핑 방법
JP5097538B2 (ja) プラズマドーピング方法およびこれに用いられる装置
JP5742810B2 (ja) プラズマドーピング装置、プラズマドーピング方法、および半導体素子の製造方法
WO2016104206A1 (ja) ドーピング方法、ドーピング装置および半導体素子の製造方法
US20160189963A1 (en) Doping method and semiconductor element manufacturing method
JP2004087865A (ja) 半導体装置の製造方法
WO2013164940A1 (ja) 被処理基体にドーパントを注入する方法、及びプラズマドーピング装置
KR20040029129A (ko) 반도체 장치의 제조 방법 및 제조 장치
JP2015056499A (ja) 基板処理方法及び基板処理装置
JP2016225356A (ja) 半導体素子の製造方法
JP4964736B2 (ja) プラズマ処理装置
JP2013258319A (ja) 極浅接合の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180206