KR20140113663A - 플라즈마 도핑 장치, 플라즈마 도핑 방법, 반도체 소자의 제조 방법 및 반도체 소자 - Google Patents

플라즈마 도핑 장치, 플라즈마 도핑 방법, 반도체 소자의 제조 방법 및 반도체 소자 Download PDF

Info

Publication number
KR20140113663A
KR20140113663A KR1020147018379A KR20147018379A KR20140113663A KR 20140113663 A KR20140113663 A KR 20140113663A KR 1020147018379 A KR1020147018379 A KR 1020147018379A KR 20147018379 A KR20147018379 A KR 20147018379A KR 20140113663 A KR20140113663 A KR 20140113663A
Authority
KR
South Korea
Prior art keywords
plasma
substrate
doping
gas
pressure
Prior art date
Application number
KR1020147018379A
Other languages
English (en)
Inventor
마사히로 호리고메
히로카즈 우에다
마사히로 오카
유우키 고바야시
다카유키 가라카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140113663A publication Critical patent/KR20140113663A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

플라즈마 도핑 장치(31)는, 피처리 기판(W)에 도펀트를 주입하여 도핑을 하는 플라즈마 도핑 장치(31)로서, 그 내부에서 피처리 기판(W)에 도펀트를 주입시키는 처리 용기(32)와, 처리 용기(32) 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하는 가스 공급부(33)와, 처리 용기(32) 내에 배치되고, 그 위에서 피처리 기판(W)을 유지하는 유지대(34)와, 마이크로파를 이용하여, 처리 용기(32) 내에 플라즈마를 발생시키는 플라즈마 발생 기구(39)와, 처리 용기(32) 내의 압력을 조정하는 압력 조정 기구와, 플라즈마 도핑 장치(31)를 제어하는 제어부(28)를 구비한다. 제어부(28)는, 처리 용기(32) 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하도록 압력 조정 기구를 제어하고, 플라즈마 발생 기구(39)에 의해 발생시킨 플라즈마에 의해 피처리 기판(W)에 플라즈마 처리를 한다.

Description

플라즈마 도핑 장치, 플라즈마 도핑 방법, 반도체 소자의 제조 방법 및 반도체 소자{PLASMA DOPING APPARATUS, PLASMA DOPING METHOD, SEMICONDUCTOR ELEMENT MANUFACTURING METHOD, AND SEMICONDUCTOR ELEMENT}
본 발명은 플라즈마 도핑 장치, 플라즈마 도핑 방법, 반도체 소자의 제조 방법 및 반도체 소자에 관한 것이다.
LSI(Large Scale Integrated circuit)나 MOS(Metal Oxide Semiconductor) 트랜지스터 등의 반도체 소자는, 피처리 기판이 되는 반도체 기판(웨이퍼)에 대하여, 도핑, 에칭, CVD(Chemical Vapor Deposition), 스퍼터링 등의 처리를 실시하여 제조된다.
여기서, 피처리 기판에의 도펀트 주입에 관한 기술이 일본 특허공표 2010-519735호 공보(특허문헌 1)에 개시되어 있다.
특허문헌 1: 일본 특허공표 2010-519735호 공보
특허문헌 1에 의하면, 처리 용기 내의 압력을 10 mTorr~95 mTorr 범위 내로 조정하여 도핑을 하고 있다. 이러한 비교적 저압 하에서 도핑을 하면, 예컨대, 도펀트가 주입되는 측인 피처리 기판에 손상 등의 악영향을 미치게 할 우려가 있다. 구체적으로는 예컨대, 3차원 구조(3D 구조)를 갖는 FinFET(Fin Field Effect Transister)형 반도체 소자를 형성할 때의 피처리 기판에 대한 도핑에 있어서는, 핀의 소위 어깨 부분의 각이 깎여져 버리는 어깨탈락 상태(이로젼(erosion))를 야기하여, 물리적인 형상이 손상될 가능성이 있다. 따라서, 도핑을 할 때에는, 피처리 기판에의 손상 등의 악영향을 가능한 한 작게 할 것이 요구된다.
또한, 특히, FinFET형 반도체 소자와 같은 3차원 구조를 갖는 도핑 피대상물에 대하여 도핑을 하는 경우에는, 도펀트를 주입할 때의 도핑 깊이를, 도핑 피대상물의 표면으로부터의 각 부위에 있어서 같게 할 것이 요구된다. 즉, 도핑의 높은 컨포멀리티(conformality)(균일성)가 요구된다.
본 발명의 한 국면에 있어서는, 플라즈마 도핑 장치는, 피처리 기판에 도펀트를 주입하여 도핑을 하는 플라즈마 도핑 장치로서, 그 내부에서 피처리 기판에 도펀트를 주입시키는 처리 용기와, 처리 용기 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하는 가스 공급부와, 처리 용기 내에 배치되어, 그 위에서 피처리 기판을 유지하는 유지대와, 마이크로파를 이용하여, 처리 용기 내에 플라즈마를 발생시키는 플라즈마 발생 기구와, 처리 용기 내의 압력을 조정하는 압력 조정 기구와, 플라즈마 도핑 장치를 제어하는 제어부를 구비한다. 제어부는, 처리 용기 내의 압력을 100 mTorr(13.3 Pa) 이상 500 mTorr(66.7 Pa) 미만으로 하도록 압력 조정 기구를 제어하여, 플라즈마 발생 기구에 의해 발생시킨 플라즈마에 의해 피처리 기판에 플라즈마 처리를 한다.
이러한 구성에 의하면, 플라즈마 도핑에 있어서, 플라즈마 발생 기구에 의해 마이크로파를 이용하여 플라즈마를 발생시키고, 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하여 피처리 기판의 플라즈마 처리를 하고 있다. 따라서, 도핑 대상물인 피처리 기판에 대하여, 손상의 발생을 억제하고, 높은 컨포멀리티를 갖는 플라즈마 도핑을 할 수 있다.
또한, 제어부는, 처리 용기 내의 압력을 450 mTorr 이하로 하도록 압력 조정 기구를 제어하게 하여도 좋다.
또한, 제어부는, 처리 용기 내의 압력을 150 mTorr 이상 250 mTorr 이하로 하도록 압력 조정 기구를 제어하게 하여도 좋다.
또한, 제어부는, 피처리 기판에 플라즈마 처리를 한 후에, 처리 용기 내의 압력을, 피처리 기판에 플라즈마 처리를 했을 때의 압력보다도 낮은 압력으로 제어하여, 발생시킨 플라즈마에 의한 피처리 기판의 플라즈마 처리를 하도록 하여도 좋다.
또한, 피처리 기판에 플라즈마 처리를 했을 때의 압력보다도 낮은 압력은 100 mTorr 미만이도록 하여도 좋다.
또한, 도핑 가스는, B2H6, PH3, AsH3, GeH4, CH4, NH3, NF3, N2, HF 및 SiH4로 이루어지는 그룹에서 선택되는 적어도 1종의 가스를 포함하도록 구성하여도 좋다.
또한, 플라즈마 여기용의 불활성 가스는, He, Ne, Ar, Kr, Xe로 이루어지는 그룹에서 선택되는 적어도 1종의 가스를 포함하도록 구성하여도 좋다.
또한, 플라즈마 발생 기구는, 플라즈마 여기용의 마이크로파를 발생시키는 마이크로파 발생기와, 마이크로파 발생기에 의해 발생시킨 마이크로파를 처리 용기 내에 투과시키는 유전체창과, 복수의 슬롯 구멍이 형성되어 있고, 마이크로파를 유전체창에 방사하는 슬롯 안테나판을 포함하도록 구성하여도 좋다.
또한, 플라즈마 발생 기구에 의해 발생시키는 플라즈마는, 레이디얼 라인 슬롯 안테나(radial line slot antenna)에 의해 생성되도록 구성하여도 좋다.
본 발명의 다른 국면에 있어서는, 플라즈마 도핑 방법은, 피처리 기판에 도펀트를 주입하여 도핑을 한다. 플라즈마 도핑 방법은, 처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 처리 용기 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하고, 마이크로파를 이용하여 처리 용기 내에 플라즈마를 발생시키고, 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하여, 피처리 기판에 플라즈마 처리를 한다.
또한, 처리 용기 내의 압력을 450 mTorr 이하로 하여, 피처리 기판에 플라즈마 처리를 하도록 구성하여도 좋다.
또한, 처리 용기 내의 압력을 150 mTorr 이상 250 mTorr 이하로 하여, 피처리 기판에 플라즈마 처리를 하도록 구성하여도 좋다.
또한, 피처리 기판에 플라즈마 처리를 한 후에, 처리 용기 내의 압력을, 피처리 기판에 플라즈마 처리를 했을 때의 압력보다도 낮은 압력으로 제어하여, 발생시킨 플라즈마에 의한 피처리 기판의 플라즈마 처리를 하도록 구성하여도 좋다.
또한, 피처리 기판에 플라즈마 처리를 했을 때의 압력보다도 낮은 압력은 100 mTorr 미만이도록 구성하여도 좋다.
또한, 도핑 가스는, B2H6, PH3, AsH3, GeH4, CH4, NH3, NF3, N2, HF 및 SiH4로 이루어지는 그룹에서 선택되는 적어도 1종의 가스를 포함하도록 구성하여도 좋다.
또한, 플라즈마 여기용의 불활성 가스는, He, Ne, Ar, Kr, Xe로 이루어지는 그룹에서 선택되는 적어도 1종의 가스를 포함하도록 구성하여도 좋다.
또한, 마이크로파를 이용하여 발생시키는 플라즈마는, 레이디얼 라인 슬롯 안테나에 의해 생성되도록 구성하여도 좋다.
본 발명의 또 다른 국면에 있어서는, 반도체 소자의 제조 방법은, 피처리 기판에 도펀트를 주입하여 제조되는 반도체 소자의 제조 방법이다. 반도체 소자의 제조 방법은, 처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 처리 용기 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하고, 마이크로파를 이용하여 처리 용기 내에 플라즈마를 발생시키고, 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하여, 피처리 기판에 플라즈마 처리를 하는 공정을 포함한다.
본 발명의 또 다른 국면에 있어서는, 반도체 소자는 피처리 기판에 도펀트를 주입하여 제조된다. 반도체 소자는, 처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 처리 용기 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하고, 마이크로파를 이용하여 처리 용기 내에 플라즈마를 발생시키고, 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하여, 피처리 기판에 플라즈마 처리를 하여 제조된다.
본 발명의 또 다른 국면에 있어서는, 반도체 소자는, 실리콘의 2p 스펙트럼의 Si-H 결합의 피크 면적을 실리콘 기판의 피크 면적으로 규격화한 값이 0.1 이상이다.
본 발명의 또 다른 국면에 있어서는, 플라즈마 도핑 방법은, 피처리 기판에 도펀트를 주입하여 도핑을 하는 플라즈마 도핑 방법으로서, 처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 처리 용기 내에 As(비소)를 포함하는 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하고, 마이크로파를 이용하여 처리 용기 내에 플라즈마를 발생시키고, 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하고, 또한, 5.0E+13(m-2·초-1)<피처리 기판에 대하여 수직인 방향으로 공급하는 As 원자의 유속(流束) F1<1.0E+14(m-2·초-1)의 관계를 갖도록 하여, 피처리 기판에 플라즈마 처리를 한다.
또한, 처리 용기 내의 압력을 100 mTorr 이상 150 mTorr 미만으로 하고, 또한, 7.0E+13(m-2·초-1)<피처리 기판에 대하여 수직인 방향으로 공급하는 As 원자의 유속 F1<9.0E+13(m-2·초-1)의 관계를 갖도록 하여, 피처리 기판에 플라즈마 처리를 하도록 구성하여도 좋다.
또한, 도핑 가스 및 플라즈마 여기용의 불활성 가스의 총 유량을 1000 sccm으로 했을 때, 수소를 1 sccm 이상 2.5 sccm 이하의 유량으로 공급하여, 피처리 기판에 플라즈마 처리를 하도록 구성하여도 좋다.
이러한 구성에 의하면, 플라즈마 발생 기구에 의해 마이크로파를 이용하여 플라즈마를 발생시키고, 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하여 피처리 기판의 플라즈마 처리를 하고 있다. 따라서, 도핑 대상물인 피처리 기판에 대하여, 손상의 발생을 억제하고, 높은 컨포멀리티를 갖는 플라즈마 도핑을 행할 수 있다.
도 1은 FinFET형 반도체 소자의 일부를 도시하는 개략 사시도이다.
도 2는 본 발명의 일 실시형태에 따른 반도체 소자의 제조 방법에 이용되는 플라즈마 도핑 장치의 주요부를 도시하는 개략 단면도이다.
도 3은 도 2에 도시하는 플라즈마 도핑 장치에 포함되는 슬롯 안테나판을, 도 2에서의 화살표 III 방향에서 본 개략도이다.
도 4는 본 발명의 일 실시형태에 따른 플라즈마 도핑 방법의 개략적인 공정을 도시하는 흐름도이다.
도 5는 처리 용기 내의 압력을 200 mTorr로 한 경우의 FinFET형 반도체 소자의 일부를 확대하여 도시하는 전자 현미경 사진이다.
도 6은 처리 용기 내의 압력을 750 mTorr로 한 경우의 FinFET형 반도체 소자의 일부를 확대하여 도시하는 전자 현미경 사진이다.
도 7은 FinFET형 반도체 소자의 단면의 일부를 도시하는 단면도이다.
도 8은 플라즈마 도핑의 깊이의 비를 도시하는 그래프이다.
도 9는 FinFET형 반도체 소자의 핀에 대하여, 이온 주입 장치를 이용하여 도핑을 하는 경우를 도시하는 모식도이다.
도 10은 본원 발명의 일 실시형태에 따른 플라즈마 도핑 장치를 이용하여 플라즈마 도핑을 하는 경우를 도시하는 모식도이다.
도 11은 본 발명의 다른 실시형태에 따른 플라즈마 도핑 방법의 개략적인 공정을 도시하는 흐름도이다.
도 12는 피처리 기판에 대하여 DHF에 의한 세정 처리를 했을 때의 Si의 2p3/2 스펙트럼의 파형 성분을 도시하는 그래프이다.
도 13은 P의 2p 스펙트럼의 피크 면적의 감소율과, Si의 2p 스펙트럼의 Si-Si 결합으로 규격화한 Si-H 결합의 피크 면적비의 관계를 도시하는 그래프이다.
도 14는 본 발명의 또 다른 실시형태에 따른 MOS형 반도체 소자의 일부를 도시하는 개략 단면도이다.
도 15는 도핑 가스의 유량을 변경한 경우에 있어서의 피처리 기판(W)의 위치와 시트 저항치의 관계를 도시하는 그래프로, 종축의 범위가 0~14000(Ω/㎠)인 것을 도시한다.
도 16은 도핑 가스의 유량을 변경한 경우에 있어서의 피처리 기판(W)의 위치와 시트 저항치의 관계를 도시하는 그래프로, 종축의 범위가 0~800(Ω/㎠)인 것을 도시한다.
도 17은 도핑 가스 중의 AsH3의 유량과 시트 저항치의 관계를 도시하는 그래프이다.
도 18은 센터 가스와 엣지 가스의 유량비를 변경한 경우에 있어서의 피처리 기판(W)의 위치와 시트 저항치의 관계를 도시하는 그래프이다.
도 19는 센터 가스/엣지 가스=70/30의 유량비인 경우의 시트 저항치의 분포를 도시하는 도면이다.
도 20은 센터 가스/엣지 가스=50/50의 유량비인 경우의 시트 저항치의 분포를 도시하는 도면이다.
도 21은 센터 가스/엣지 가스=30/70의 유량비인 경우의 시트 저항치의 분포를 도시하는 도면이다.
도 22는 센터 가스/엣지 가스=20/80의 유량비인 경우의 시트 저항치의 분포를 도시하는 도면이다.
도 23은 센터 가스/엣지 가스=10/90의 유량비인 경우의 시트 저항치의 분포를 도시하는 도면이다.
도 24는 수소를 첨가한 경우에 있어서의 피처리 기판(W)의 위치와, 시트 저항치의 관계를 도시하는 그래프로, 종축의 범위가 0~3000(Ω/㎠)인 것을 도시한다.
도 25는 수소를 첨가한 경우에 있어서의 피처리 기판(W)의 위치와, 시트 저항치의 관계를 도시하는 그래프로, 종축의 범위가 0~200(Ω/㎠)인 것을 도시한다.
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다. 우선, 본 발명의 일 실시형태에 따른 반도체 소자의 구성에 관해서 설명한다.
도 1은 본 발명의 일 실시형태에 따른 반도체 소자인 FinFET형 반도체 소자의 일부를 도시하는 개략 사시도이다. 도 1을 참조하면, 본 발명의 일 실시형태에 따른 FinFET형 반도체 소자(11)에는, 실리콘 기판(12)의 표면(13)으로부터 위쪽 방향으로 길게 돌출된 핀(14)이 형성되어 있다. 핀(14)이 뻗는 방향은, 도 1에서의 화살표 I로 나타내는 방향이다. 핀(14) 부분은, FinFET형 반도체 소자(11)의 가로 방향인 화살표 I 방향에서 보면, 대략 직사각형이다. 핀(14)의 일부를 덮도록 하여, 핀(14)이 뻗는 방향과 직교하는 방향으로 뻗는 게이트(15)가 형성되어 있다. 핀(14) 중, 형성된 게이트(15)의 앞쪽에 소스(16)가 형성되게 되고, 안쪽에 드레인(17)이 형성되게 된다. 이러한 핀(14)의 형상, 즉, 실리콘 기판(12)의 표면(13)으로부터 위쪽 방향으로 돌출된 부분의 표면에 대하여, 마이크로파를 이용하여 발생시킨 플라즈마에 의한 도핑이 행해진다.
한편, 도 1에서 도시하지는 않지만, 반도체 소자의 제조 공정에 따라서는, 플라즈마 도핑이 행해지기 전 단계에서, 포토레지스트층이 형성되는 경우도 있다. 포토레지스트층은, 소정의 간격을 두고서 핀(14)의 측방 쪽, 예컨대, 도 1에서 지면 좌우 방향에 위치하는 부분에 형성된다. 포토레지스트층은, 핀(14)과 동일한 방향으로 뻗어, 실리콘 기판(12)의 표면(13)으로부터 위쪽 방향으로 길게 돌출하도록 하여 형성된다.
도 2는 본 발명의 일 실시형태에 따른 플라즈마 도핑 장치의 주요부를 도시하는 개략 단면도이다. 또한, 도 3은 도 2에 도시하는 플라즈마 도핑 장치에 포함되는 슬롯 안테나판을 아래쪽, 즉, 도 2에서의 화살표 III 방향에서 본 도면이다. 한편, 도 2에서, 이해의 용이를 위한 관점에서, 부재의 일부의 해칭을 생략하고 있다. 또한, 이 실시형태에서는, 도 2에 있어서의 지면 상하 방향을, 플라즈마 도핑 장치에 있어서의 상하 방향으로 하고 있다.
도 2 및 도 3을 참조하면, 플라즈마 도핑 장치(31)는, 그 내부에서 피처리 기판(W)에 플라즈마 도핑을 하는 처리 용기(32)와, 처리 용기(32) 내에 플라즈마 여기용의 가스나, 주입하는 도펀트의 기초가 되는 도핑 가스를 공급하는 가스 공급부(33)와, 그 위에서 피처리 기판(W)을 유지하는 원판형의 유지대(34)와, 마이크로파를 이용하여, 처리 용기(32) 내에 플라즈마를 발생시키는 플라즈마 발생 기구(39)와, 처리 용기(32) 내의 압력을 조정하는 압력 조정 기구와, 플라즈마 도핑 장치(31) 전체의 동작을 제어하는 제어부(28)를 구비한다. 제어부(28)는, 가스 공급부(33)에 있어서의 가스 유량, 처리 용기(32) 내의 압력 등, 플라즈마 도핑 장치(31) 전체를 제어한다.
처리 용기(32)는, 유지대(34)의 아래쪽에 위치하는 바닥부(41)와, 바닥부(41)의 외주로부터 위쪽 방향으로 뻗는 측벽(42)을 포함한다. 측벽(42)은 대략 원통형이다. 처리 용기(32)의 바닥부(41)에는, 그 일부를 관통하도록 배기용의 배기 구멍(43)이 형성되어 있다. 처리 용기(32)의 상부 측은 개구되어 있고, 처리 용기(32)의 상부 측에 배치되는 덮개부(44), 후술하는 유전체창(36) 및 유전체창(36)과 덮개부(44) 사이에 개재하는 시일 부재로서의 O 링(45)에 의해서, 처리 용기(32)는 밀봉 가능하게 구성되어 있다.
가스 공급부(33)는, 피처리 기판(W) 중앙을 향해 가스를 내뿜는 제1 가스 공급부(46)와, 피처리 기판(W)의 외측으로부터 가스를 내뿜는 제2 가스 공급부(47)를 포함한다. 제1 가스 공급부(46)에 있어서 가스를 공급하는 가스 공급 구멍(30)은, 유전체창(36)의 직경 방향 중앙이며, 유지대(34)와 대향하는 대향면으로 되는 유전체창(36)의 하면(48)보다도 유전체창(36)의 안쪽측으로 후퇴한 위치에 형성되어 있다. 제1 가스 공급부(46)는, 제1 가스 공급부(46)에 접속된 가스 공급계(49)에 의해 유량 등을 조정하면서 플라즈마 여기용의 불활성 가스나 도핑 가스를 공급한다. 제2 가스 공급부(47)는, 측벽(42)의 상부측의 일부에 있어서, 처리 용기(32) 내에 플라즈마 여기용의 불활성 가스나 도핑 가스를 공급하는 복수의 가스 공급 구멍(50)을 형성함으로써 형성되어 있다. 복수의 가스 공급 구멍(50)은 둘레 방향과 같은 간격을 두고서 형성되어 있다. 제1 가스 공급부(46) 및 제2 가스 공급부(47)에는, 동일한 가스 공급원으로부터 동일한 종류의 플라즈마 여기용의 불활성 가스나 도핑 가스가 공급된다. 한편, 요구나 제어 내용 등에 따라서, 제1 가스 공급부(46) 및 제2 가스 공급부(47)로부터 별도의 가스를 공급할 수도 있고, 이들의 유량비 등을 조정할 수도 있다.
유지대(34)에는, RF(radio frequency) 바이어스용의 고주파 전원(58)이 매칭 유닛(59)을 통해 유지대(34) 내의 전극에 전기적으로 접속되어 있다. 이 고주파 전원(58)은, 예컨대, 13.56 MHz의 고주파를 소정의 전력(바이어스 파워)으로 출력할 수 있다. 매칭 유닛(59)은, 고주파 전원(58) 측의 임피던스와, 주로 전극, 플라즈마, 처리 용기(32)와 같은 부하 측의 임피던스의 사이에서 정합을 취하기 위한 정합기를 수용하고 있고, 이 정합기 중에 자기 바이어스 생성용의 블로킹 콘덴서가 포함되어 있다. 한편, 플라즈마 도핑시에 있어서, 이 유지대(34)에의 바이어스 전압의 공급은, 필요에 따라서 행해져도 좋고, 행하지 않더라도 좋다.
유지대(34)는, 정전 척(도시하지 않음)에 의해 그 위에 피처리 기판(W)을 유지할 수 있다. 또한, 유지대(34)는, 가열을 위한 히터(도시하지 않음) 등을 갖춰, 유지대(34)의 내부에 설치된 온도 조정 기구(29)에 의해 원하는 온도로 설정할 수 있다. 유지대(34)는, 바닥부(41)의 아래쪽에서 수직 위쪽으로 뻗는 절연성의 통형 지지부(51)에 지지되어 있다. 상기한 배기 구멍(43)은, 통형 지지부(51)의 외주를 따라서 처리 용기(32)의 바닥부(41)의 일부를 관통하도록 형성되어 있다. 환형의 배기 구멍(43)의 아래쪽에는 배기관(도시하지 않음)을 통해 배기 장치(도시하지 않음)가 접속되어 있다. 배기 장치는 터보 분자 펌프 등의 진공 펌프를 갖고 있다. 배기 장치에 의해, 처리 용기(32) 내를 소정의 압력까지 감압할 수 있다. 제어부(28)는, 압력 조정 기구로서, 배기 장치에 의한 배기의 제어 등에 의해, 처리 용기(32) 내의 압력을 조정한다.
플라즈마 발생 기구(39)는, 처리 용기(32) 밖에 설치되어 있으며, 플라즈마 여기용의 마이크로파를 발생시키는 마이크로파 발생기(35)를 포함한다. 또한, 플라즈마 발생 기구(39)는, 유지대(34)와 대향하는 위치에 배치되며, 마이크로파 발생기(35)에 의해 발생시킨 마이크로파를 처리 용기(32) 내에 도입하는 유전체창(36)을 포함한다. 또한, 플라즈마 발생 기구(39)는, 복수의 슬롯 구멍(40)이 형성되어 있고, 유전체창(36)의 위쪽측에 배치되어, 마이크로파를 유전체창(36)에 방사하는 슬롯 안테나판(37)을 포함한다. 또한, 플라즈마 발생 기구(39)는, 슬롯 안테나판(37)의 위쪽측에 배치되어, 후술하는 동축 도파관(56)에 의해 도입된 마이크로파를 직경 방향으로 전파하는 유전체 부재(38)를 포함한다.
매칭(53)을 갖는 마이크로파 발생기(35)는, 모드 변환기(54) 및 도파관(55)을 통해, 마이크로파를 도입하는 동축 도파관(56)의 상부에 접속되어 있다. 예컨대, 마이크로파 발생기(35)에서 발생시킨 TE 모드의 마이크로파는, 도파관(55)을 지나, 모드 변환기(54)에 의해 TEM 모드로 변환되어, 동축 도파관(56)을 전파한다. 마이크로파 발생기(35)에 있어서 발생시키는 마이크로파의 주파수로서는, 예컨대 2.45 GHz가 선택된다.
유전체창(36)은 대략 원판형이며, 유전체로 구성되어 있다. 유전체창(36)의 하면(48)의 일부에는, 도입된 마이크로파에 의한 정재파의 발생을 용이하게 하기 위한 테이퍼형으로 움푹 패인 환형의 오목부(57)가 형성되어 있다. 이 오목부(57)에 의해, 유전체창(36)의 하부 측에 마이크로파에 의한 플라즈마를 효율적으로 생성할 수 있다. 한편, 유전체창(36)의 구체적인 재질로서는 석영이나 알루미나 등을 들 수 있다.
슬롯 안테나판(37)은 박판형이며, 원판형이다. 복수의 슬롯 구멍(40)에 관하여는, 도 3에 도시하는 것과 같이, 각각 소정의 간격을 두고서 직교하도록 2개의 슬롯 구멍(40)이 한 쌍이 되도록 형성되어 있고, 한 쌍을 이룬 슬롯 구멍(40)이 둘레 방향으로 소정의 간격을 두고서 형성되어 있다. 또한, 직경 방향에 있어서도, 복수의 한 쌍의 슬롯 구멍(40)이 소정의 간격을 두고서 형성되어 있다.
마이크로파 발생기(35)에 의해 발생시킨 마이크로파는, 동축 도파관(56)을 지나, 유전체 부재(38)에 전파된다. 내부에 냉매 등을 순환시키는 순환로(60)를 갖고 유전체 부재(38) 등의 온도 조정을 하는 냉각 자켓(52)과 슬롯 안테나판(37) 사이에 끼워진 유전체 부재(38)의 내부를 직경 방향 외측을 향하여, 마이크로파는 방사상으로 퍼지고, 슬롯 안테나판(37)에 형성된 복수의 슬롯 구멍(40)으로부터 유전체창(36)에 방사된다. 유전체창(36)을 투과한 마이크로파는, 유전체창(36) 바로 아래에 전계를 생기게 하여, 처리 용기(32) 내에 플라즈마를 생성시킨다.
플라즈마 도핑 장치(31)에 있어서 마이크로파 플라즈마를 발생시킨 경우, 유전체창(36)의 하면(48)의 바로 아래, 구체적으로는, 유전체창(36)의 하면(48)의 수 cm 정도 아래에 위치하는 영역에 있어서는, 플라즈마의 전자 온도가 비교적 높은, 소위 플라즈마 생성 영역이 형성된다. 그리고, 그 아래쪽에 위치하는 영역에는, 플라즈마 생성 영역에서 생성된 플라즈마가 확산되는, 소위 플라즈마 확산 영역이 형성된다. 이 플라즈마 확산 영역은, 플라즈마의 전자 온도가 비교적 낮은 영역이며, 이 영역에서 플라즈마 처리, 즉, 플라즈마 도핑을 한다. 그러면, 플라즈마 도핑시에 있어서의 피처리 기판(W)에 대한, 소위 플라즈마 손상을 주지 않으면서, 플라즈마의 전자 밀도가 높기 때문에, 효율적인 플라즈마 도핑, 구체적으로는 예컨대, 도핑 시간의 단축을 도모할 수 있다.
이어서, 이러한 플라즈마 도핑 장치를 이용하여, 피처리 기판(W)에 대하여 플라즈마 도핑을 하는 방법에 관해서 설명한다. 도 4는 본 발명의 일 실시형태에 따른 플라즈마 도핑 방법의 개략적인 공정을 도시하는 흐름도이다.
도 4를 참조하면, 우선, 피처리 기판(W)을 처리 용기 내에 반입(도 4의 (A))하여, 유지대 상에 유지시킨다. 이어서, 제어부에 의한 압력 조정 기구의 조정에 의해 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 한다(도 4의 (B)). 그 후, 처리 용기 내에 도핑 가스를 공급하여, 플라즈마 처리, 즉, 플라즈마에 의한 도핑을 한다(도 4의 (C)). 이어서, 필요에 따라서 어닐링 처리, 소위 열처리를 하고, 피처리 기판(W)을 처리 용기 밖으로 반출한다(도 4의 (D)).
이와 같이 하여, 피처리 기판(W)에 대하여 플라즈마 도핑을 한다. 즉, 본 발명의 일 실시형태에 따른 플라즈마 도핑 장치는, 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하도록 압력 조정 기구를 제어하여, 플라즈마 발생 기구에 의해 발생시킨 플라즈마에 의해 피처리 기판(W)에 플라즈마 처리를 하는 제어부를 포함하는 구성이다.
이러한 구성에 의하면, 플라즈마 발생 기구에 의해 마이크로파를 이용하여 플라즈마를 발생시키고, 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하여 피처리 기판의 플라즈마 처리를 하고 있다. 따라서, 도핑 대상물인 피처리 기판에 대하여, 플라즈마 손상의 발생을 억제하고, 높은 컨포멀리티를 갖는 플라즈마 도핑을 할 수 있다.
도 5는 처리 용기 내의 압력을 200 mTorr로 한 경우의 FinFET형 반도체 소자의 일부를 확대하여 나타내는 전자 현미경 사진이다. 도 6은 처리 용기 내의 압력을 750 mTorr로 한 경우의 FinFET형 반도체 소자의 일부를 확대하여 나타내는 전자 현미경 사진이다. 도 5 및 도 6에 도시하는 경우에 있어서, 처리 용기 내의 압력 이외에는 같은 프로세스 조건이다. 구체적으로는, 마이크로파 전력을 3 kW, RF 바이어스 전력을 450 W, 공급하는 가스로서, PH3의 비율을 전체의 0.7%로 한 PH3과 He의 혼합 가스의 가스 유량을 28 sccm, He 가스의 가스 유량을 972 sccm로 하고 있다. 한편, 유지대의 온도로서는, 예컨대 200℃ 이하를 채용할 수 있다.
도 5를 참조하면, 처리 용기 내의 압력을 200 mTorr로 한 경우, 핀의 어깨 부분은 거의 직각의 형상을 유지하고 있어, 손상(여기서는, 이로젼)은 발생하지 않음을 파악할 수 있다. 이에 대하여, 도 6을 참조하면, 처리 용기 내의 압력을 750 mTorr로 한 경우, 핀의 어깨 부분이 깎여 있어, 이로젼이 발생하고 있음을 파악할 수 있다. 한편, 처리 용기 내의 압력을 100 mTorr 이하로 한 경우에도, 핀의 형상이 도 6에 도시하는 것과 같은 상태가 되어, 이로젼이 발생한다.
도 7은 FinFET형 반도체 소자(61)의 단면의 일부를 도시하는 단면도이다. 도 7에 도시하는 단면은, 도 1에서의 화살표 I 방향에서 본 도면에 상당한다. 도 7을 참조하면, FinFET형 반도체 소자(61)에 있어서는, 실리콘 기판(62)의 표면(63)으로부터 위쪽 방향, 즉, 도 7에서의 화살표 VII의 방향으로 뻗도록 하여, 제1 핀(64) 및 제2 핀(65)이 형성되어 있다. 실리콘 기판(62) 상에 형성된 인접하는 제1 핀(64) 및 제2 핀(65) 사이의 거리, 즉, 제2 핀(65) 측에 위치하는 제1 핀(64)의 측벽(66)으로부터 제1 핀(64) 측에 위치하는 제2 핀(65)의 측벽(67)까지의 지면 가로 방향의 길이 L1은 90 nm로 하고 있다. 또한, 제1 핀(64)의 높이, 즉, 실리콘 기판(62)의 표면(63)으로부터 위쪽 방향으로 뻗는 제1 핀(64)의 상부벽(68)까지의 길이 L2는 75 nm로 하고 있다. 한편, 제2 핀(65)의 높이는 제1 핀(64)의 높이와 거의 같게 형성되어 있다.
도핑에 있어서는, 핀(64)의 표면, 즉, 상부벽(68) 및 양측벽(66, 69)에 대하여 소정의 도핑 깊이까지 도펀트를 주입하도록 하여 행해진다. 핀(65)에 대하여도 같은 식으로 행해진다. 이 경우에 있어서, 컨포멀한 도핑을 하기 위해서는, 상부벽(68) 측에 있어서의 도핑 깊이와, 측벽(66)의 상부 측에 있어서의 도핑 깊이와, 측벽(66)의 하부 측에 있어서의 도핑 깊이를 가능한 한 같게 하도록 한다. 한편, 도 7에서, 핀(64)의 상부벽(68) 및 측벽(66, 69)의 도핑된 영역을, 영역(70)으로 나타내고 있다. 상부벽(68) 측에 있어서의 도핑 깊이는, 도 7에서 길이 L3으로 나타내고, 측벽(66)의 하부 측에 있어서의 도핑 깊이는, 도 7에서 길이 L4로 나타내고, 측벽(66)의 상부 측에 있어서의 도핑 깊이는, 도 7에서 길이 L5로 나타내고 있다. 한편, 길이 L4로 나타내는 부분은, 실리콘 기판(62)의 표면(63)으로부터 높이 방향으로 70 nm의 위치이고, 길이 L5로 나타내는 부분은, 실리콘 기판(62)의 표면(63)으로부터 높이 방향으로 5 nm의 위치이다.
도 8은 플라즈마 도핑의 깊이의 비를 도시하는 그래프이다. 좌측의 종축은, 길이 L3에 상당하는 상부벽(68)에 있어서의 도핑 깊이에 대한 길이 L5에 상당하는 하부 측의 측벽(66)의 도핑 깊이의 비를, 백분율(%)로 나타낸 것이다. 우측의 종축은, 길이 L4에 상당하는 상부 측의 측벽(66)의 도핑 깊이에 대한 길이 L5에 상당하는 하부 측의 측벽(66)의 도핑 깊이의 비를 나타낸 것이다. 횡축은 처리 용기 내의 압력(mTorr)을 나타낸다. 횡축은, 수치가 커짐에 따라서, 즉, 그래프의 횡축의 우측으로 향함에 따라서 고압으로 되는 것을 나타내는 것이다. 또한, 도 8에서 흰 마름모꼴은 길이 L3에 상당하는 상부벽(68)에 있어서의 도핑 깊이에 대한 길이 L5에 상당하는 하부 측의 측벽(66)의 도핑 깊이의 비를 나타낸다. 이하, 이 비를 비 R1이라고 한다. 도 8에서 검은 마름모꼴은, 길이 L4에 상당하는 상부 측의 측벽(66)의 도핑 깊이에 대한 길이 L5에 상당하는 하부 측의 측벽(66)의 도핑 깊이의 비를 나타낸다. 이하, 이 비를 비 R2라고 한다. 비 R1의 값에 관하여는, 수치가 100에 가까운 쪽이 컨포멀리티의 면에서 바람직한 것으로 된다. 비 R2의 값에 관하여는, 수치가 1에 가까운 쪽이 컨포멀리티의 면에서 바람직한 것으로 된다.
도 8을 참조하면, 비 R1에 대해서는, 처리 용기 내의 압력이 100 mTorr인 경우에는, 90% 정도이다. 처리 용기 내의 압력이 100 mTorr보다도 높아져 가면 비 R1은 100%에 근접하고, 150 mTorr에서 비 R1은 거의 100%가 된다. 그리고, 150 mTorr 이상 압력을 높게 하더라도, 비 R1은 거의 100%를 유지하고 있다.
비 R2에 대해서는, 처리 용기 내의 압력이 100 mTorr인 경우에는, 0.4 정도이다. 그리고, 처리 용기 내의 압력이 100 mTorr보다도 높아져 가면 비 R2는 상승하여, 200 mTorr~500 mTorr 사이에서 0.6 정도가 된다.
처리 용기 내의 압력이 100 mTorr 미만인 경우, 도 8에 도시하는 것과 같이, 비 R1, R2 중 어느 것이나 작아지는 경향, 즉, 각각 100, 1이라는 값에서 멀어지는 경향이 있다. 또한, 처리 용기 내의 압력이 500 mTorr 이상인 경우, 비 R1은 거의 그 값이 변하지 않는 경향이 있지만, 비 R2에 대해서는 작아지는 경향이 있다.
한편, 비 R2에 대해서는, 처리 용기 내의 압력을 450 mTorr 이하로 하면, 비 R1의 값이 100에 가깝게 되고, 비 R2의 값에 대해서도 1에 근접하여 비교적 높은 값으로 할 수 있다. 또한, 150 mTorr 이상 250 mTorr 이하로 하면, 확실하게 비 R1, 비 R2의 값 양쪽을 각각 100, 1에 가까운 값으로 할 수 있다.
여기서, 이온 주입 장치를 이용하여 도핑을 한 경우에 관해서 설명한다. 도 9는, FinFET형 반도체 소자(71)의 핀(72)에 대하여, 이온 주입 장치를 이용하여 도핑을 하는 경우를 도시하는 모식도이다. 한편, 도 10은, 상기한 구성의 플라즈마 도핑 장치를 이용하여 플라즈마 도핑을 하는 경우를 도시하는 모식도이다. 우선, 도 9을 참조하면, 실리콘 기판(73) 상에 형성된 포토레지스트층(74)이 핀(72)에 대하여 비교적 높게 형성되어 있다. 이러한 경우, 이온 주입 장치를 이용한 도핑에 있어서는, 이온 주입이 이방성을 갖는다. 그러면, 핀(72)의 측벽의 영역, 특히 측벽의 하부측 영역은, 높게 형성되는 포토레지스트층(74)의 그림자가 되어, 도 9에서 점선 75로 나타내는 비스듬한 방향으로부터 조사되는 이온은 적절하게 주입할 수 없다. 즉, 특히 포토레지스트층(74) 근방에 배치되는 핀(72)에 있어서, 포토레지스트층(74) 측의 이온 주입이 불충분하게 되어 버린다.
이에 대하여, 도 10을 참조하면, 마이크로파에 의해서 생성된 플라즈마에 의한 도핑에 있어서는, FinFET형 반도체 소자(76)의 실리콘 기판(78) 상에 형성된 포토레지스트층(79)의 높이에 상관없이, 핀(77)이 형성되어 있는 영역은, 소위 플라즈마 확산 영역(80)에 배치된다. 그리고, 포토레지스트층(79)의 높이에 관계없이, 핀(77)의 전체면에 대하여, 플라즈마 확산 영역(80)에 있어서, 등방적으로 플라즈마 도핑이 이루어진다. 따라서, 이러한 FinFET형 반도체 소자(76)에 대하여, 컨포멀한 도핑을 할 수 있다.
이상으로부터, 상기한 구성의 플라즈마 도핑 장치 및 플라즈마 도핑 방법에 따르면, 도핑 대상물인 피처리 기판에 대하여, 손상(이로젼)의 발생을 억제하고, 높은 컨포멀리티를 갖는 플라즈마 도핑을 할 수 있다.
또한, 본 발명의 일 실시형태에 따른 반도체 소자의 제조 방법은, 피처리 기판에 도펀트를 주입하여 제조되는 반도체 소자의 제조 방법이다. 그리고, 반도체 소자의 제조 방법은, 처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 처리 용기 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하고, 마이크로파를 이용하여 처리 용기 내에 플라즈마를 발생시키고, 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하여, 피처리 기판에 플라즈마 처리를 하는 공정을 포함한다.
또한, 본 발명의 일 실시형태에 따른 반도체 소자는, 피처리 기판에 도펀트를 주입하여 제조된다. 반도체 소자는, 처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 처리 용기 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하고, 마이크로파를 이용하여 처리 용기 내에 플라즈마를 발생시키고, 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하여, 피처리 기판에 플라즈마 처리를 하여 제조된다.
한편, 피처리 기판(W)에 상기한 플라즈마 처리를 한 후에, 처리 용기 내의 압력을, 피처리 기판(W)에 플라즈마 처리를 했을 때의 압력보다도 낮은 압력으로 제어하여, 발생시킨 플라즈마에 의한 피처리 기판(W)의 플라즈마 처리를 하는 것으로 하여도 좋다.
도 11은 이 경우에 있어서의 플라즈마 도핑 방법의 개략적인 공정을 도시하는 흐름도이다. 도 11을 참조하면, 우선, 본 발명의 다른 실시형태에 따른 플라즈마 도핑 방법은, 피처리 기판(W)을 처리 용기 내에 반입(도 11의 (E))하여, 유지대 상에 유지시킨다. 이어서, 처리 용기 내의 압력을, 100 mTorr 이상 500 mTorr 미만으로 한다(도 11의 (F)). 이 공정을, 제1 압력 조정 공정이라고 한다. 그 후, 마이크로파 플라즈마에 의한 플라즈마 처리, 즉, 플라즈마 도핑을 한다(도 11의 (G)). 이어서, 플라즈마 도핑이 종료된 후, 플라즈마 처리를 했을 때의 압력보다도 저압으로 되도록 처리 용기 내의 압력을 조정한다(도 11의 (H)). 이 공정을 제2 압력 조정 공정이라고 한다. 그 후, 플라즈마 처리를 한다(도 11의 (I)). 필요에 따라서 어닐링 처리, 소위 열처리를 하고, 피처리 기판(W)을 처리 용기 밖으로 반출한다(도 11의 (J)).
이러한 구성으로 하면, 플라즈마 처리를 실시한 피처리 기판(W)에 있어서, 도핑에 의해 주입한 도펀트의 피처리 기판로부터의 탈리(脫離)를 억제할 수 있다. 즉, 도핑을 실시한 피처리 기판에 대해서는, 도핑 후의 공정에 있어서, 약액 등에 의한 세정 처리가 행해져, 이러한 세정 처리에 의한 도펀트의 용출에 의한 탈리를 억제할 수 있다.
이에 관해서는 다음과 같다. 압력을 저압으로 하여 2회째의 플라즈마 처리를 하지 않은 피처리 기판에 있어서, 처리 용기로부터 반출한 후의 도우즈량을 측정하면, 1.78E+15(atoms/㎠)였다. 측정은, SIMS(이차 이온 질량 분석계)에 의한 분석을 하여, Si(실리콘) 기판의 표면으로부터의 P(인)의 깊이 방향의 프로파일을 취함으로써 행했다. 한편, 플라즈마 도핑에 있어서의 프로세스 조건으로서는, 마이크로파 전력을 3 kW, RF 바이어스 전력을 450 W, 공급하는 가스로서, PH3의 비율을 전체의 0.7%로 한 PH3과 He의 혼합 가스의 가스 유량을 28 sccm, He 가스의 가스 유량을 972 sccm으로 하고, 도핑 시간을 40초, 처리 용기 내의 압력을 150 mTorr로 하고 있다. 그리고, 이 2회째의 플라즈마 처리를 하지 않았던 피처리 기판을, DHF(농도가 0.5%인 희불산)에 20초 동안 침지시켰다. 그 후, 다시 같은 식으로 도우즈량을 측정하면, 1.65E+14(atoms/㎠)였다. 즉, 90.7% 정도 도우즈량이 저감했다.
이에 대하여, 상기한 도 11에 도시하는 것과 같이 압력을 저압으로 하여 2회째의 플라즈마 처리를 실시한 피처리 기판에 있어서, 처리 용기로부터 반출한 후의 도우즈량을 측정하면, 1.98E+15(atoms/㎠)였다. 한편, 플라즈마 도핑에 있어서의 프로세스 조건으로서는 상기와 같다. 즉, 마이크로파 전력을 3 kW, RF 바이어스 전력을 450 W, 공급하는 가스로서, PH3의 비율을 전체의 0.7%로 한 PH3과 He의 혼합 가스의 가스 유량을 28 sccm, He 가스의 가스 유량을 972 sccm으로 하고, 도핑 시간을 40초, 처리 용기 내의 압력을 150 mTorr로 하고 있다. 그리고, 처리 용기 내의 압력을 제2 압력, 즉, 피처리 기판(W)에 도핑을 했을 때의 압력보다도 낮은 압력으로 제어하여, 발생시킨 마이크로파 플라즈마에 의한 피처리 기판(W)의 플라즈마 처리를 했다. 2회째의 플라즈마 처리에 있어서의 프로세스 조건으로서는, 마이크로파 전력을 3 kW, RF 바이어스 전력을 450 W, 공급하는 가스로서, PH3의 비율을 전체의 0.7%로 한 PH3과 He의 혼합 가스의 가스 유량을 14 sccm, He 가스의 가스 유량을 972 sccm으로 하고, 플라즈마 처리 시간을 20초, 처리 용기 내의 압력을 75 mTorr로 하고 있다.
그리고, 이 2회째의 플라즈마 처리를 실시한 피처리 기판을, 상기한 2회째의 플라즈마 처리를 하지 않았던 경우와 마찬가지로, DHF에 20초 동안 침지시켰다. 그 후, 다시 도우즈량을 측정하면, 1.39E+15(atoms/㎠)였다. 즉, 29.8% 정도의 도우즈량의 저감으로 억제되었다.
이와 같이, 피처리 기판(W)에 상기한 플라즈마 처리를 한 후에, 처리 용기 내의 압력을, 피처리 기판(W)에 플라즈마 처리를 했을 때의 압력보다도 낮은 압력으로 제어하여, 발생시킨 플라즈마에 의한 피처리 기판(W)의 플라즈마 처리를 하여도 좋다. 이에 의하면, 도핑에 의해 주입한 도펀트의 탈리를 억제할 수 있다. 한편, 고온의 열처리 등, 어닐링 처리를 함으로써, 세정 공정에 있어서의 주입한 도펀트의 탈리를 억제하여도 좋다. 그러나, 프로세스 조건에 의해, 도핑 후의 어닐링 처리를 할 수 없는 경우나 어닐링 처리 시간을 가능한 한 짧게 하고 싶은 경우에는, 상기한 도 11에 도시하는 구성을 이용하여도 좋다. 여기서, 플라즈마 처리를 할 때의 처리 용기 내의 압력에 대해서는, 상기한 경우에는, 150 mTorr보다도 낮은 압력이라도 좋고, 100 mTorr 미만이라도 좋다. 또한, 상기한 2회째의 플라즈마 처리를 할 때에 공급하는 가스로서는, PH3을 포함하지 않는 가스를 이용하는 것으로 하여도 좋다.
도 12는, 피처리 기판에 대하여 DHF에 의한 세정 처리를 했을 때의 Si(실리콘)의 2p3/2 스펙트럼의 파형 성분을 나타내는 그래프(XPS에 의한 분석 결과)를 도시한다. XPS 분석에 관해서는, X선원으로서 AlKα(1486.6 eV)를 사용하고, 광전자 탈출 각도(TOA)를 50°로 했다. 한편, Si의 2p3/2 스펙트럼은, Si2p 스펙트럼으로부터 스핀 궤도 1/2의 성분을 뺀 것이다. 도 12에서, 지면 좌측의 막대그래프는, 2회째의 플라즈마 처리를 하지 않았던 피처리 기판을 나타내고, 지면 중앙 측의 막대그래프는, 2회째의 플라즈마 처리를 한 후의 피처리 기판을 나타내고, 지면 우측의 막대그래프는, 2회째의 플라즈마 처리를 한 후 DHF로 세정한 후의 피처리 기판을 나타내고 있다. 도 12에서의 영역 S1은 Si-H 결합의 피크를 나타내고, 영역 S2는 Si1 + 궤도의 피크를 나타내고, 영역 S3은 Si2 + 궤도의 피크를 나타내고, 영역 S4는 Si3 + 궤도의 피크를 나타내고, 영역 S5는 Si4 + 궤도의 피크를 나타낸다. 한편, Si1 +, Si2 +, Si3 +, Si4 +는 각각 Si3-Si-O, Si2-Si-O2, Si-Si-O3, O2-Si-O2 결합의 존재를 나타낸다고 생각된다. 한편, 산소의 존재는 자연 산화막에 의한 것으로 추측된다.
도 12를 참조하면, 2회째의 플라즈마 처리를 하지 않았던 경우에는, 영역 S2~영역 S5는 존재하지만, 영역 S1은 나타나지 않아, Si-H 결합을 포함하고 있지 않음을 파악할 수 있다. 이에 대하여, 2회째의 플라즈마 처리를 한 경우에는, 모든 영역 S1~영역 S5이 나타나고 있어, Si-H 결합이 포함되어 있음을 파악할 수 있다. 또한, 2회째의 플라즈마 처리를 한 후 DHF로 세정한 경우에는, 영역 S1에서 나타나는 Si-H 결합의 피크 면적량이 감소하고 있다. 그러면, 이 Si-H 결합의 존재가 도펀트 탈리의 억제에 기여하고 있다고 생각된다.
도 13은, P(인)의 2p 스펙트럼의 피크 면적의 감소율과, Si(실리콘)의 2p 스펙트럼의 Si-Si 결합으로 규격화한 Si-H 결합의 피크 면적비의 관계를 도시하는 그래프이다. 종축은 P의 2p 스펙트럼의 피크 면적의 감소율을 나타내고, 횡축은 Si의 2p 스펙트럼의 Si-Si 결합으로 규격화한 Si-H 결합의 피크 면적비를 나타낸다.
도 13을 참조하면, 실리콘의 2p 스펙트럼의 Si-H 결합의 피크 면적을 실리콘 기판의 피크 면적으로 규격화한 값이 0이면, P의 2p 스펙트럼의 피크 면적의 감소율이 80%로 높은 값이다. 이러한 값에 대해서는, 주입한 도펀트의 탈리가 비교적 많은 것이다. 이에 대하여, 실리콘의 2p 스펙트럼의 Si-H 결합의 피크 면적을 실리콘 기판의 피크 면적으로 규격화한 값이 0.1 이상이면, P의 2p 스펙트럼의 피크 면적의 감소율을 20% 정도로 억제할 수 있다. 이러한 값은, 주입한 도펀트의 탈리는 비교적 적은 것이다. 따라서, 반도체 소자에 있어서는, 실리콘의 2p 스펙트럼의 Si-H 결합의 피크 면적을 실리콘 기판의 피크 면적으로 규격화한 값을, 0.1 이상으로 하여도 좋다.
즉, 본 발명의 다른 실시형태에 따른 반도체 소자는, 실리콘의 2p 스펙트럼의 Si-H 결합의 피크 면적을 실리콘 기판의 피크 면적으로 규격화한 값이 0.1 이상이라도 좋다.
한편, 상기한 실시형태에서는, 도핑 가스로서 PH3을 포함하는 가스를 이용하는 것으로 했지만, 이것에 한하지 않고, 도핑 가스는, B2H6, PH3, AsH3, GeH4, CH4, NH3, NF3, N2, HF 및 SiH4로 이루어지는 그룹에서 선택되는 적어도 1종의 가스를 포함하도록 구성하여도 좋다. 즉, As(비소)나 C(탄소)를 도핑할 때에도 유효하게 이용되는 것이다.
또, 상기한 실시형태에서는, 플라즈마 여기용의 불활성 가스는 He를 이용하는 것으로 했지만, 이것에 한하지 않고, He, Ne, Ar, Kr, Xe로 이루어지는 그룹에서 선택되는 적어도 1종의 가스를 포함하도록 구성하여도 좋다.
한편, 상기한 실시형태에서는, 반도체 소자로서, FinFET형 반도체 소자인 경우에 관해서 설명했지만, 이것에 한하지 않고, MOS형 반도체 소자인 경우에 관해서도 적용된다. 도 14는 본 발명의 또 다른 실시형태에 따른 MOS형 반도체 소자의 일부를 도시하는 개략 단면도이다. 한편, 도 14에 도시하는 MOS형 반도체 소자에 있어서, 도전층을 해칭으로 나타내고 있다.
도 14에 따르면, MOS형 반도체 소자(81)에는, 실리콘 기판(82) 상에, 소자 분리 영역(83), p형 웰(84a), n형 웰(84b), 고농도 n형 불순물 확산 영역(85a), 고농도 p형 불순물 확산 영역(85b), n형 불순물 확산 영역(86a), p형 불순물 확산 영역(86b) 및 게이트 산화막(87)이 형성되어 있다. 게이트 산화막(87)을 사이에 끼우는 식으로 형성되는 고농도 n형 불순물 확산 영역(85a) 중 어느 한쪽, 및 게이트 산화막(87)을 사이에 끼우는 식으로 형성되는 고농도 p형 불순물 확산 영역(85b) 중 어느 한쪽은 드레인으로 되고, 다른 쪽은 소스가 된다.
또한, 게이트 산화막(87) 위에는, 도전층으로 되는 게이트 전극(88)이 형성되어 있고, 게이트 전극(88)의 측부에는, 절연막으로 되는 게이트 측벽부(89)가 형성된다. 더욱이, 상기한 게이트 전극(88) 등이 형성된 실리콘 기판(82) 위에는 절연막(91)이 형성된다. 절연막(91)에는, 고농도 n형 불순물 확산 영역(85a) 및 고농도 p형 불순물 확산 영역(85b)에 접속하여 컨택트 홀(92)이 형성되고, 컨택트 홀(92) 내에는 구멍 메움 전극(93)이 형성된다. 또한 그 위에 도전층으로 되는 메탈 배선층(94)이 형성된다. 더욱이, 절연층으로 되는 층간 절연막(도시하지 않음) 및 도전층으로 되는 메탈 배선층을 교대로 형성하고, 마지막으로 외부와의 접점이 되는 패드(도시하지 않음)를 형성한다. 이와 같이 MOS형 반도체 소자(81)가 형성되고 있다.
본 발명의 다른 실시형태에 따른 MOS형 반도체 소자(81)는, n형 불순물 확산 영역(86a) 및 p형 불순물 확산 영역(86b)에서, 상기한 플라즈마 도핑 장치에 의해서, 도핑함으로써 형성되어 있다. 구체적으로는, 예컨대, n형 불순물 확산 영역(86a)에 있어서, 도핑 가스로서 B2H6 가스가 이용되고, 도펀트로서 B(보론:붕소)가 주입되어 있다. 이러한 영역에서는, 극히 얕은 접합의 형성이 요구되고, 접합 내압이나 접합 누설의 저감이 요구되고 있다. 여기서, 상기한 구성에 의한 플라즈마 도핑에 의하면, 피처리 기판에의 손상의 경감과, 높은 컨포멀리티의 실현을 도모할 수 있다.
이어서, 상기한 플라즈마 도핑 장치(31)를 이용하여 행하는 플라즈마 도핑에 관해서, As(비소)를 도펀트로서 주입하는 경우에 대해서 설명한다. 한편, 상기한 플라즈마 도핑 장치(31)의 구성에 관해서 더욱 설명하면, 플라즈마 도핑 장치(31)에 구비되는 제1 가스 공급부(46)는, 하나의 가스 공급 구멍(30)이 형성되어 있을 뿐인데 대하여, 제2 가스 공급부(47)는, 합계 24개의 가스 공급 구멍(50)이 형성되어 있다. 24개의 가스 공급 구멍(50)은, 둘레 방향과 같은 간격을 두고서 형성되어 있다. 한편, 본원 명세서에 있어서, 가스 공급 구멍(30)으로부터 공급되는 가스를 센터 가스, 복수의 가스 공급 구멍(50)으로부터 공급되는 가스를 엣지 가스라고 하는 경우가 있다. 또한, 여기서는, 센터 가스와 엣지 가스에 관해서는, 동일한 가스 조성인 것이 공급된다.
도핑을 한 후에는, 램프 어닐링 처리 등의 열처리가 이루어진다. 그러면, 실리콘 기판에 주입된 도펀트가 활성화되어, 실리콘 기판의 표면 저항치, 소위 피처리 기판의 시트 저항치가 저하한다. 이와 같이 하여, 실리콘 기판의 전기적 특성을 보다 양호하게 한다. 한편, 이러한 시트 저항치에 관해서는, 피처리 기판의 각 위치에 있어서, 같을 것이 요구된다. 즉, 시트 저항치에 관해서는 높은 면내 균일성이 요구된다.
여기서, 실리콘 기판에 대하여 As(비소)를 도핑하는 경우에 관해서 생각한다. As를 도펀트로서 주입할 때에는, 예컨대, AsH3을 포함하는 도펀트 가스가 이용된다. 일반적인 경향으로서, 도핑에 의해 주입되는 도우즈량, 즉, 주입되는 원자의 수를 증가시킴에 따라서, 어닐링 처리 후의 시트 저항치가 저하한다. 그러나, 도펀트가 As인 경우, 소정량까지의 증가에 대해서는, 이에 따라서 시트 저항치가 저하하지만, 소정량을 넘으면, 반대로 시트 저항치가 상승한다. 이러한 시트 저항치의 역전 현상은 도펀트가 As인 경우에 현저히 보인다.
이에 관해서 더욱 자세히 설명한다. 도 15 및 도 16은, 도핑 가스의 유량을 변경한 경우에 있어서의 피처리 기판(W)의 위치와 시트 저항치의 관계를 나타내는 그래프이다. 도 15 및 도 16에 있어서, 종축은 시트 저항치(Ω/㎠)를 나타내고, 횡축은 피처리 기판(W)에 있어서의 위치(mm)를 나타낸다. 횡축의 중앙에 있어서 나타내는 수치인 0은 원판형의 피처리 기판(W)의 중심을 가리키고, 횡축의 좌우로 멀어짐에 따라서, 원판형의 피처리 기판(W)의 단부(端部)에 근접하는 것이다. 이 경우, 직경이 300 mm인 피처리 기판(W)을 이용하고 있기 때문에, 횡축은 -150 mm~(+)150 mm의 값을 나타내게 된다. 한편, 도 15는 종축의 범위가 넓어, 0~14000 Ω/㎠의 범위를 나타내는 것이고, 도 16은 종축의 범위가 좁아, 0~500 Ω/㎠의 범위를 나타내는 것이다.
도 15 및 도 16에서, 검은 마름모꼴 표시 및 실선 95a는 도핑 가스의 유량이 14 sccm(standard cc/min.)인 경우를 나타내고, 검은 사각 표시 및 실선 95b는 도핑 가스의 유량이 24 sccm인 경우를 나타내고, 흰 마름모꼴 표시 및 실선 95c는 도핑 가스의 유량이 34 sccm인 경우를 나타내고, 검은 삼각 표시 및 실선 95d는 도핑 가스의 유량이 49 sccm인 경우를 나타내고, 검은 둥근 표시 및 실선 95e는 도핑 가스의 유량이 61 sccm인 경우를 나타내고, 흰 삼각 표시 및 실선 95f는 도핑 가스의 유량이 73 sccm인 경우를 나타내고, 흰 둥근 표시 및 실선 95g는 도핑 가스의 유량이 98 sccm인 경우를 나타낸다. 한편, 어느 한쪽의 그래프에만 구체적으로 나타내어져 있는 것도 있다.
여기서, 도핑 가스에 관해서는, AsH3/He의 혼합 가스를 He로 희석한 것이 이용된다. 구체적으로는, AsH3/He=61/939의 유량비로 혼합한 혼합 가스를, He로 희석하고, 전체의 총 유량으로서, 1000 sccm 유량의 가스가 처리 용기(32) 내에 흐르도록 가스 공급부(33)에 의해 가스가 공급된다. 즉, 상기한 도핑 가스가 14 sccm인 경우란, AsH3/He:He의 비율이 14 sccm:986 sccm인 것으로 된다.
한편, 이 경우의 다른 프로세스 조건으로서는, 마이크로파 전력을 3 kW, 바이어스 전력을 450 W, 처리 용기(32) 내의 압력을 150 mTorr, 처리 시간을 40초, 센터 가스와 엣지 가스의 유량비를 20/80, 유전체창(36)의 하면(48)에서부터 유지대(34)의 상면까지의 거리를 135 mm로 하고 있다. 또한, 도핑 처리 후의 램프 어닐링 처리에 관해서, 1050℃에서 120초 처리를 하고 있다. 한편, 시트 저항치의 측정에 관해서는 4 탐침 측정기를 이용하고 있다.
우선, 도 15를 참조하면, 종축의 범위를 넓게 본 경우, 도핑 가스의 유량이 14 sccm인 경우는, 피처리 기판(W)의 중앙과 단부 측에서, 시트 저항치가 크게 상이한 경향이 보이는데, 전체적으로 보아, 도핑 가스의 유량이 증가함에 따라, 시트 저항치가 저하되는 경향에 있다. 그러나, 도 16을 참조하면, 종축의 범위를 좁게 본 경우, 특히 피처리 기판(W)의 중앙에 있어서, 이 현상이 역전하고 있다. 구체적으로는, 도핑 가스의 유량이 49 sccm인 경우와 비교하여, 도핑 가스의 유량이 61 sccm인 경우, 시트 저항치가 -25 mm~25 mm의 범위에 걸쳐, 시트 저항치가 커지고 있다. 이 경향은, 도핑 가스의 유량이 많아짐에 따라서 현저하게 되어, 도핑 가스의 유량이 98 sccm인 경우, 시트 저항치가 -50 mm~50 mm의 범위에 걸쳐, 시트 저항치가 커지고 있다.
이 현상은 도 17에 도시하는 그래프를 보아도 파악할 수 있다. 도 17은 도핑 가스 중의 AsH3의 유량과 시트 저항치의 관계를 도시하는 그래프이다. 도 17에서, 종축은 시트 저항치(Ω/㎠)를 나타내고, 횡축은 AsH3의 유량(sccm)을 나타낸다. 도 17에서의 검은 마름모꼴 표시 및 실선 96a는 피처리 기판(W)의 중심 위치에 있어서의 측정을 나타내고, 검은 사각 표시 및 실선 96b는 피처리 기판(W)의 각 위치를 측정한 평균치를 나타낸다. 도 17을 참조하면, AsH3의 유량이 증가함에 따라서, 시트 저항치의 평균치는 감소해 나가는 경향에 있다. 그러나, 피처리 기판(W)의 중심 위치에 있어서는, AsH3의 유량이 증가함에 따라, AsH3의 유량이 대략 0.35 sccm까지는 감소 경향에 있지만, AsH3의 유량이 대략 0.5 sccm부터는 상승하고 있다.
이러한 현상에 관해서는 이하의 점을 생각할 수 있다. 즉, 소정량의 도우즈량까지는, Ar의 원자가 도핑 피대상물인 피처리 기판, 즉, 실리콘 기판에 주입되어, 각각의 Ar 원자가 단독으로 실리콘 기판 중에 존재하게 된다. 그리고, 후의 어닐링 처리에 의해, 각각의 Ar의 원자가 활성화되고, 그 결과, 시트 저항치의 저하에 기여하게 된다. 그러나, 소정량의 도우즈량 이상으로 하면, 주입된 Ar의 원자가 실리콘 기판 중에 있어서 결합하여, 클러스터화된다. 클러스터화된 Ar의 원자군에 대해서는, 후에 어닐링 처리를 했다고 해도 활성화되지 않는다. 그 결과, 이 클러스터화된 Ar 원자군은, 시트 저항치의 저하에 기여하지 않고, 오히려 활성화되지 않는 다수의 클러스터화된 Ar 원자군의 존재에 의해, 시트 저항치의 상승을 초래하는 것으로 생각된다.
이러한 현상에 대해서는, 전기적 특성에 관한 이하의 점에서 바람직하지 못하다. 우선, 피처리 기판(W)의 면내 균일성의 악화를 들 수 있다. 구체적으로는, 상기한 예에 나타내는 것과 같이, 도핑 가스의 유량을 증가시켜 감에 따라, 피처리 기판(W) 중, 중심과 단부 측에서 시트 저항치가 크게 상이한 현상이 생기게 된다. 또한, 적절한 프로세스 조건의 구축의 곤란성도 들 수 있다. 즉, 시트 저항치의 저하를 목표로 하여 도우즈량의 증가를 도모하도록 도핑 가스의 유량을 많게 하더라도, 시트 저항치의 저하는커녕, 반대로 시트 저항치의 상승을 초래할 우려가 있다.
이러한 As를 도펀트로서 주입하는 경우, 얻어지는 실리콘 기판의 양호한 전기적 특성을 확보한다는 관점에서, 시트 저항치의 최소의 값을 목표로 하여, 적절한 양의 도핑 가스를 공급할 필요가 있다. 즉, 지나치게 많지 않고, 지나치게 적지 않게, As를 도펀트로서 주입하는 경우에 얻어지는 최소의 시트 저항치를 목표로 한 적절한 도우즈량을 실리콘 기판에 주입하도록, 도핑 가스를 공급할 필요가 있다. 또한, 가능한 한, 시트 저항치에 있어서의 면내 균일성을 높게 하는 것이 바람직하다.
여기서, As를 도펀트로서 주입하는 경우에 관해, 전기적 특성을 양호하게 하기 위해서 이하의 구성으로 한다. 즉, 본원 발명자들은, As를 도펀트로서 주입할 때의 상기한 과제를 알아내어, 예의 검토한 결과, As 원자에 의한 도핑을 할 때의 As 원자의 공급수에 크게 영향을 미치는 As 원자의 유속(Flux(플럭스))에 대해서 주목했다. 그리고, 이하의 관계를 도출했다. 즉, 5.0E+13(m-2·초-1)<피처리 기판에 대하여 수직인 방향으로 공급하는 As 원자의 유속 F1<1.0E+14(m-2·초-1)의 관계를 가지면, As를 도펀트로서 주입했을 때에, 양호한 전기적 특성을 도모할 수 있고, 면내 균일성을 높게 유지할 수 있다는 것을 도출했다. 바꿔 말하면, 피처리 기판에 대하여 수직인 방향으로 공급하는 As 원자의 유속 F1에 관해서, 1 초당 그리고 1 평방미터당 5.0E+13개보다도 많고, 1.0E+14개보다도 적은 수의 As 원자를 도핑 가스로서 공급하면, 클러스터화를 야기하지 않을 정도이며, 가능한 한 많은 As 원자를 도펀트로서 주입할 수 있고, 그 결과, 양호한 전기적 특성을 도모할 수 있고, 면내 균일성을 높게 유지할 수 있다고 생각했다.
즉, 본 발명의 다른 실시형태에 따른 플라즈마 도핑 방법은, 피처리 기판에 도펀트를 주입하여 도핑을 하는 플라즈마 도핑 방법으로서, 처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 처리 용기 내에 As(비소)를 포함하는 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하고, 마이크로파를 이용하여 처리 용기 내에 플라즈마를 발생시키고, 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하면서, 5.0E+13(m-2·초-1)<피처리 기판에 대하여 수직인 방향으로 공급하는 As 원자의 유속 F1<1.0E+14(m-2·초-1)의 관계를 갖도록 하여, 피처리 기판에 플라즈마 처리를 한다.
여기서, 하한치인 5.0E+13(m-2·초-1)는, 필요하게 되는 도우즈량(5E+15(atoms/㎠)) 이상의 도우즈량을 얻을 수 있는 프로세스 조건을 이용하여, 2차원의 플라즈마 분포 시뮬레이션을 하여 얻어진 결과로부터 산출된 것이다. 상한치인 1.0E+14(m-2·초-1)에 대해서는, As 원자가 클러스터화하지 않고서 충분히 낮은 시트 저항치(300 Ω/㎠)를 얻을 수 있는 프로세스 조건을 이용하여, 2차원의 플라즈마 분포 시뮬레이션을 하여 얻어진 결과로부터 산출된 것이다.
이 경우, 공급하는 바이어스 전력의 범위에 대해서는 250(W)~650(W)의 범위로 하는 것이 바람직하다.
한편, 플라즈마 도핑에 있어서의 처리 용기(32) 내의 압력을 100 (mTorr)~150 (mTorr)의 범위 내로 설정한 경우에 대해서는, 피처리 기판에 대하여 수직인 방향으로 공급하는 As 원자의 유속 F1에 관해서, 7.0E+13(m-2·초-1)<As 원자의 유속 F1<9.0E+13(m-2·초-1)의 관계를 갖는 것이 바람직하다.
즉, 처리 용기 내의 압력을 100 mTorr 이상 150 mTorr 미만으로 하고, 또한 7.0E+13(m-2·초-1)<피처리 기판에 대하여 수직인 방향으로 공급하는 As 원자의 유속 F1<9.0E+13(m-2·초-1)의 관계를 갖도록 하여, 피처리 기판에 플라즈마 처리를 하도록 구성하여도 좋다.
도 18은 센터 가스와 엣지 가스의 유량비를 변경한 경우에 있어서의 피처리 기판(W)의 위치와 시트 저항치의 관계를 도시하는 그래프이다. 종축은 시트 저항치(Ω/㎠)를 나타내고, 횡축은 피처리 기판(W)에 있어서의 위치(mm)를 나타낸다. 횡축은 도 15 및 도 16의 횡축과 동일하다. 종축에 대해서도, 저항치의 범위는 상이하지만, 도 15 및 도 16의 종축과 동일하다. 도 18에서, 검은 마름모꼴 표시 및 실선 97a는 센터 가스/엣지 가스=70/30의 유량비인 경우를 나타내고, 검은 사각 표시 및 실선 97b는 센터 가스/엣지 가스=50/50의 유량비인 경우를 나타내고, 흰 사각 표시 및 실선 97c는 센터 가스/엣지 가스=30/70의 유량비인 경우를 나타내고, 검은 삼각 표시 및 실선 97d는 센터 가스/엣지 가스=20/80의 유량비인 경우를 나타내고, 검은 둥근 표시 및 실선 97e는 센터 가스/엣지 가스=10/90의 유량비인 경우를 나타낸다.
또한, 도 19는 센터 가스/엣지 가스=70/30의 유량비인 경우의 시트 저항치의 분포를 도시하는 도면이다. 도 20은 센터 가스/엣지 가스=50/50의 유량비인 경우의 시트 저항치의 분포를 도시하는 도면이다. 도 21은 센터 가스/엣지 가스=30/70의 유량비인 경우의 시트 저항치의 분포를 도시하는 도면이다. 도 22는 센터 가스/엣지 가스=20/80의 유량비인 경우의 시트 저항치의 분포를 도시하는 도면이다. 도 23은 센터 가스/엣지 가스=10/90의 유량비인 경우의 시트 저항치의 분포를 도시하는 도면이다. 여기서, 시트 저항치에 대해서는, 크게 4개의 영역(98a, 98b, 98c, 98d)으로 구획되어 있다. 영역 98a, 98b, 98c, 98d의 순서로 저항치가 높은 상태를 나타내고 있다. 한편, 그 밖의 프로세스 조건 및 어닐링 조건에 대해서는, 도 15 및 도 16에 도시한 경우와 마찬가지다. 또한, 이들 시트 저항치에 관해서는, 실험으로 얻어진 것을 각 도트의 위치에 있어서 4 탐침 측정기(나프손주식회사 제조)로 측정하여, 이차원 분포의 일부를 발췌하여, 크게 4개의 영역의 분포가 되도록 묘화 소프트웨어로 묘화한 것이다.
도 18~도 23을 참조하면, 센터 가스와 엣지 가스의 유량비에 관해서, 센터 가스의 비율이 적고, 엣지 가스의 비율이 많아질수록 시트 저항치가 감소하고, 면내 균일성이 높아지고 있음을 파악할 수 있다. 즉, 센터 가스의 비율을 적게, 엣지 가스의 비율을 많게 하여, 상기한 피처리 기판에 대하여 수직인 방향으로 공급하는 As 원자의 유속 F1에 관해서, 7.0E+13(m-2·초-1)보다도 많고, 9.0E+13(m-2·초-1)보다도 적은 범위에 가깝게 함으로써, 전기적 특성을 양호하게 할 수 있다. 또한, 면내 균일성을 높일 수도 있다.
한편, As를 도펀트로서 주입했을 때에, 양호한 전기적 특성을 도모할 수 있고, 면내 균일성을 높게 유지할 때, 희석 가스로서 수소를 미량 첨가하여도 좋다.
도 24 및 도 25는 희석 가스로서 수소(H2)를 첨가한 경우에 있어서의 피처리 기판(W)의 위치와 시트 저항치의 관계를 도시하는 그래프이다. 도 24 및 도 25에 있어서, 종축 및 횡축은 도 15 및 도 16에 도시하는 경우와 마찬가지로, 종축은 시트 저항치(Ω/㎠)를 나타내고, 횡축은 피처리 기판(W)에 있어서의 위치(mm)를 나타낸다. 한편, 도 24는 종축의 범위가 넓어, 0~3000 Ω/㎠의 범위를 나타내는 것이고, 도 25는 종축의 범위가 좁아, 0~200 Ω/㎠의 범위를 나타내는 것이다.
도 24 및 도 25에서, 검은 마름모꼴 표시 및 실선 99a은, 가스의 총 유량을 1000 sccm로 한 경우의 수소 가스의 유량이 1 sccm인 경우를 나타내고, 검은 사각 표시 및 실선 99b는 수소 가스의 유량이 2.5 sccm인 경우를 나타내고, 흰 마름모꼴 표시 및 실선 99c는 수소 가스의 유량이 5 sccm인 경우를 나타내고, 검은 삼각 표시 및 실선 99d는 수소 가스의 유량이 10 sccm인 경우를 나타내고, 검은 둥근 표시 및 실선 99e는 수소 가스의 유량이 25 sccm인 경우를 나타낸다. 한편 어느 한쪽의 그래프에만 구체적으로 나타내어져 있는 것도 있다.
도 24 및 도 25를 참조하면, 수소 가스의 유량이 1 sccm인 경우 및 2.5 sccm인 경우, 시트 저항치가 저하하고, 면내 균일성이 향상된다. 따라서, 전체의 총 유량을 1000 sccm로 한 경우에, 전체의 총 유량에 대하여, 1 sccm 이상 2.5 sccm 이하의 수소를 공급함으로써, 보다 전기적 특성이 양호하게 되어, 면내 균일성도 향상된다. 이 경우, 피처리 기판에 대하여 수직인 방향으로 공급하는 As 원자의 유속 F1에 관해서는, 9.0E+13(m-2·초-1)<As 원자의 유속 F1<4.0E+14(m-2·초-1)의 관계를 갖는 것이 바람직하다.
즉, 도핑 가스 및 플라즈마 여기용의 불활성 가스의 총 유량을 1000 sccm로 했을 때, 수소 가스를 1 sccm 이상 2.5 sccm 이하의 유량으로 공급하여, 피처리 기판에 플라즈마 처리를 하도록 구성하여도 좋다.
한편, 상기한 실시형태에서는, 피처리 기판으로서 실리콘 기판을 이용하는 것으로 했지만, 이것에 한하지 않고, 예컨대, 층간막에 있어서의 도핑을 할 때에도 충분히 적용할 수 있는 것이다.
또한, 상기한 실시형태에서는, 슬롯 안테나판을 이용한 레이디얼 라인 슬롯 안테나를 이용한 마이크로파에 의해 플라즈마 처리를 하는 것으로 했지만, 이것에 한하지 않고, 빗 형태의 안테나부를 갖고, 마이크로파에 의해 플라즈마를 생성하는 플라즈마 도핑 장치나 슬롯으로부터 마이크로파를 방사하여 플라즈마 생성하는 플라즈마 도핑 장치를 이용하여도 좋다.
이상 도면을 참조하여 본 발명의 실시형태를 설명했지만, 본 발명은 도시한 실시형태에 한정되지 않는다. 도시한 실시형태에 대하여, 본 발명과 동일한 범위 내에서 혹은 균등한 범위 내에서, 여러 가지 수정이나 변형을 가할 수 있다.
11, 61, 71, 76: FinFET형 반도체 소자, 12, 62, 73, 78, 82: 실리콘 기판, 13, 63: 표면, 14, 64, 65, 72, 77: 핀, 15: 게이트, 16: 소스, 17: 드레인, 28: 제어부, 29: 온도 조정 기구, 31: 플라즈마 도핑 장치, 32: 처리 용기, 33, 46, 47: 가스 공급부, 34: 유지대, 35: 마이크로파 발생기, 36: 유전체창, 37: 슬롯 안테나판, 38: 유전체 부재, 39: 플라즈마 발생 기구, 40: 슬롯 구멍, 41: 바닥부, 42: 측벽, 43: 배기 구멍, 44: 덮개부, 45: O링, 48: 하면, 49: 가스 공급계, 30, 50: 가스 공급 구멍, 51: 통형 지지부, 52: 냉각 자켓, 53: 매칭, 54: 모드 변환기, 55: 도파관, 56: 동축 도파관, 57: 오목부, 58: 고주파 전원, 59: 매칭 유닛, 60: 순환로, 66, 67, 69: 측벽, 68: 상부벽, 70: 영역, 74, 79: 포토레지스트층, 75: 점선, 80: 플라즈마 확산 영역, 81: MOS형 반도체 소자, 83: 소자 분리 영역, 84a: p형 웰, 84b: n형 웰, 85a: 고농도 n형 불순물 확산 영역, 85b: 고농도 p형 불순물 확산 영역, 86a: n형 불순물 확산 영역, 86b: p형 불순물 확산 영역, 87; 게이트 산화막, 88: 게이트 전극, 89: 게이트 측벽부, 91: 절연막, 92: 컨택트 홀, 93; 구멍 메움 전극, 94: 메탈 배선층, 95a, 95b, 95c, 95d, 95e, 95f, 95g, 96a, 96b, 97a, 97b, 97c, 97d, 97e, 99a, 99b, 99c, 99d, 99e: 실선, 98a, 98b, 98c, 98d: 영역.

Claims (23)

  1. 피처리 기판에 도펀트를 주입하여 도핑을 하는 플라즈마 도핑 장치로서,
    그 내부에서 피처리 기판에 도펀트를 주입시키는 처리 용기와,
    상기 처리 용기 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하는 가스 공급부와,
    상기 처리 용기 내에 배치되고, 그 위에서 상기 피처리 기판을 유지하는 유지대와,
    마이크로파를 이용하여, 상기 처리 용기 내에 플라즈마를 발생시키는 플라즈마 발생 기구와,
    상기 처리 용기 내의 압력을 조정하는 압력 조정 기구와,
    상기 플라즈마 도핑 장치를 제어하는 제어부
    를 구비하고,
    상기 제어부는, 상기 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하도록 상기 압력 조정 기구를 제어하고, 상기 플라즈마 발생 기구에 의해 발생시킨 플라즈마에 의해 상기 피처리 기판에 플라즈마 처리를 하는 것인 플라즈마 도핑 장치.
  2. 제1항에 있어서, 상기 제어부는, 상기 처리 용기 내의 압력을 450 mTorr 이하로 하도록 상기 압력 조정 기구를 제어하는 것인 플라즈마 도핑 장치.
  3. 제1항 또는 제2항에 있어서, 상기 제어부는, 상기 처리 용기 내의 압력을 150 mTorr 이상 250 mTorr 이하로 하도록 상기 압력 조정 기구를 제어하는 것인 플라즈마 도핑 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제어부는, 상기 피처리 기판에 플라즈마 처리를 한 후에, 상기 처리 용기 내의 압력을, 상기 피처리 기판에 플라즈마 처리를 했을 때의 압력보다도 낮은 압력으로 제어하여, 발생시킨 상기 플라즈마에 의한 상기 피처리 기판의 플라즈마 처리를 하는 것인 플라즈마 도핑 장치.
  5. 제4항에 있어서, 상기 피처리 기판에 플라즈마 처리를 했을 때의 압력보다 낮은 압력은 100 mTorr 미만인 것인 플라즈마 도핑 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 도핑 가스는, B2H6, PH3, AsH3, GeH4, CH4, NH3, NF3, N2, HF 및 SiH4로 이루어지는 그룹에서 선택되는 적어도 1종의 가스를 포함하는 것인 플라즈마 도핑 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 플라즈마 여기용의 불활성 가스는, He, Ne, Ar, Kr, Xe로 이루어지는 그룹에서 선택되는 적어도 1종의 가스를 포함하는 것인 플라즈마 도핑 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 플라즈마 발생 기구는, 플라즈마 여기용의 마이크로파를 발생시키는 마이크로파 발생기와, 상기 마이크로파 발생기에 의해 발생시킨 마이크로파를 상기 처리 용기 내에 투과시키는 유전체창과, 복수의 슬롯 구멍이 형성되어 있고, 상기 마이크로파를 상기 유전체창에 방사하는 슬롯 안테나판을 포함하는 것인 플라즈마 도핑 장치.
  9. 제8항에 있어서, 상기 플라즈마 발생 기구에 의해 발생시키는 플라즈마는, 레이디얼 라인 슬롯 안테나에 의해 생성되는 것인 플라즈마 도핑 장치.
  10. 피처리 기판에 도펀트를 주입하여 도핑을 하는 플라즈마 도핑 방법으로서,
    처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 상기 처리 용기 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하고, 마이크로파를 이용하여 상기 처리 용기 내에 플라즈마를 발생시키고, 상기 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하여, 상기 피처리 기판에 플라즈마 처리를 하는 것인 플라즈마 도핑 방법.
  11. 제10항에 있어서, 상기 처리 용기 내의 압력을 450 mTorr 이하로 하여, 상기 피처리 기판에 플라즈마 처리를 하는 플라즈마 도핑 방법.
  12. 제10항 또는 제11항에 있어서, 상기 처리 용기 내의 압력을 150 mTorr 이상 250 mTorr 이하로 하여, 상기 피처리 기판에 플라즈마 처리를 하는 플라즈마 도핑 방법.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 피처리 기판에 플라즈마 처리를 한 후에, 상기 처리 용기 내의 압력을, 상기 피처리 기판에 플라즈마 처리를 했을 때의 압력보다 낮은 압력으로 제어하여, 발생시킨 상기 플라즈마에 의한 상기 피처리 기판의 플라즈마 처리를 하는 플라즈마 도핑 방법.
  14. 제13항에 있어서, 상기 피처리 기판에 플라즈마 처리를 했을 때의 압력보다 낮은 압력은, 100 mTorr 미만인 것인 플라즈마 도핑 방법.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서, 상기 도핑 가스는, B2H6, PH3, AsH3, GeH4, CH4, NH3, NF3, N2, HF 및 SiH4로 이루어지는 그룹에서 선택되는 적어도 1종의 가스를 포함하는 플라즈마 도핑 방법.
  16. 제10항 내지 제15항 중 어느 한 항에 있어서, 상기 플라즈마 여기용의 불활성 가스는, He, Ne, Ar, Kr, Xe로 이루어지는 그룹에서 선택되는 적어도 1종의 가스를 포함하는 것인 플라즈마 도핑 방법.
  17. 제10항 내지 제16항 중 어느 한 항에 있어서, 마이크로파를 이용하여 발생시키는 플라즈마는, 레이디얼 라인 슬롯 안테나에 의해 생성되는 것인 플라즈마 도핑 방법.
  18. 피처리 기판에 도펀트를 주입하여 제조되는 반도체 소자의 제조 방법으로서,
    처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 상기 처리 용기 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하고, 마이크로파를 이용하여 상기 처리 용기 내에 플라즈마를 발생시키고, 상기 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하여, 상기 피처리 기판에 플라즈마 처리를 하는 공정을 포함하는 반도체 소자의 제조 방법.
  19. 피처리 기판에 도펀트를 주입하여 제조되는 반도체 소자로서,
    처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 상기 처리 용기 내에 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하고, 마이크로파를 이용하여 상기 처리 용기 내에 플라즈마를 발생시키고, 상기 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하여, 상기 피처리 기판에 플라즈마 처리를 하여 제조되는 반도체 소자.
  20. 실리콘의 2p 스펙트럼의 Si-H 결합의 피크 면적을 실리콘 기판의 피크 면적으로 규격화한 값이 0.1 이상인 것인 반도체 소자.
  21. 피처리 기판에 도펀트를 주입하여 도핑을 하는 플라즈마 도핑 방법으로서,
    처리 용기 내에 배치된 유지대 상에 피처리 기판을 유지하고, 상기 처리 용기 내에 As(비소)를 포함하는 도핑 가스 및 플라즈마 여기용의 불활성 가스를 공급하고, 마이크로파를 이용하여 상기 처리 용기 내에 플라즈마를 발생시키고, 상기 처리 용기 내의 압력을 100 mTorr 이상 500 mTorr 미만으로 하고, 또한, 5.0E+13(m-2·초-1)<피처리 기판에 대하여 수직인 방향으로 공급하는 As 원자의 유속 F1<1.0E+14(m-2·초-1)의 관계를 갖도록 하여, 상기 피처리 기판에 플라즈마 처리를 하는 플라즈마 도핑 방법.
  22. 제21항에 있어서, 상기 처리 용기 내의 압력을 100 mTorr 이상 150 mTorr 미만으로 하고, 또한, 7.0E+13(m-2·초-1)<피처리 기판에 대하여 수직인 방향으로 공급하는 As 원자의 유속 F1<9.0E+13(m-2·초-1)의 관계를 갖도록 하여, 상기 피처리 기판에 플라즈마 처리를 하는 플라즈마 도핑 방법.
  23. 제21항 또는 제22항에 있어서, 상기 도핑 가스 및 상기 플라즈마 여기용의 불활성 가스의 총 유량을 1000 sccm으로 했을 때, 수소를 1 sccm 이상 2.5 sccm 이하의 유량으로 공급하여, 상기 피처리 기판에 플라즈마 처리를 하는 플라즈마 도핑 방법.
KR1020147018379A 2012-01-13 2012-10-19 플라즈마 도핑 장치, 플라즈마 도핑 방법, 반도체 소자의 제조 방법 및 반도체 소자 KR20140113663A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2012-004959 2012-01-13
JP2012004959 2012-01-13
JP2012220099A JP2013165254A (ja) 2012-01-13 2012-10-02 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
JPJP-P-2012-220099 2012-10-02
PCT/JP2012/077130 WO2013105324A1 (ja) 2012-01-13 2012-10-19 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子

Publications (1)

Publication Number Publication Date
KR20140113663A true KR20140113663A (ko) 2014-09-24

Family

ID=48781288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147018379A KR20140113663A (ko) 2012-01-13 2012-10-19 플라즈마 도핑 장치, 플라즈마 도핑 방법, 반도체 소자의 제조 방법 및 반도체 소자

Country Status (5)

Country Link
US (1) US20140357068A1 (ko)
JP (1) JP2013165254A (ko)
KR (1) KR20140113663A (ko)
TW (1) TW201349335A (ko)
WO (1) WO2013105324A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013164940A1 (ja) * 2012-05-01 2013-11-07 東京エレクトロン株式会社 被処理基体にドーパントを注入する方法、及びプラズマドーピング装置
US9299564B2 (en) * 2012-12-12 2016-03-29 Varian Semiconductor Equipment Associates, Inc. Ion implant for defect control
JP2015128108A (ja) * 2013-12-27 2015-07-09 東京エレクトロン株式会社 ドーピング方法、ドーピング装置及び半導体素子の製造方法
WO2016104206A1 (ja) * 2014-12-24 2016-06-30 東京エレクトロン株式会社 ドーピング方法、ドーピング装置および半導体素子の製造方法
JP2016225356A (ja) * 2015-05-27 2016-12-28 東京エレクトロン株式会社 半導体素子の製造方法
CN107611000B (zh) * 2017-09-21 2018-07-13 北京大学 一种等离子体激励的非高温扩散掺杂装置及方法
US10923309B2 (en) 2018-11-01 2021-02-16 Applied Materials, Inc. GeH4/Ar plasma chemistry for ion implant productivity enhancement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
US6939434B2 (en) * 2000-08-11 2005-09-06 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution
JP4443819B2 (ja) * 2002-10-02 2010-03-31 パナソニック株式会社 プラズマドーピング方法
US7393761B2 (en) * 2005-01-31 2008-07-01 Tokyo Electron Limited Method for fabricating a semiconductor device
JP5252613B2 (ja) * 2006-12-25 2013-07-31 国立大学法人東北大学 イオン注入装置およびイオン注入方法
JP5424299B2 (ja) * 2008-12-16 2014-02-26 国立大学法人東北大学 イオン注入装置、イオン注入方法、及び半導体装置
JP2011142238A (ja) * 2010-01-08 2011-07-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
US20140357068A1 (en) 2014-12-04
TW201349335A (zh) 2013-12-01
JP2013165254A (ja) 2013-08-22
WO2013105324A1 (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
KR20140113663A (ko) 플라즈마 도핑 장치, 플라즈마 도핑 방법, 반도체 소자의 제조 방법 및 반도체 소자
TWI375260B (en) Plasma immersed ion implantation process
EP0201380A2 (en) Low temperature plasma nitridation process and applications of nitride films formed thereby
US9472404B2 (en) Doping method, doping apparatus and method of manufacturing semiconductor device
KR20140037202A (ko) 산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착
JP2005150637A (ja) 処理方法及び装置
US11264460B2 (en) Vertical transistor fabrication for memory applications
US20060205192A1 (en) Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition
WO2010051283A1 (en) Doping profile modification in p3i process
JP2013534712A (ja) プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
US7927986B2 (en) Ion implantation with heavy halogenide compounds
US9029249B2 (en) Plasma doping apparatus and plasma doping method
JP5742810B2 (ja) プラズマドーピング装置、プラズマドーピング方法、および半導体素子の製造方法
WO2016104206A1 (ja) ドーピング方法、ドーピング装置および半導体素子の製造方法
JPWO2006104145A1 (ja) プラズマドーピング方法およびこれに用いられる装置
JP2015056499A (ja) 基板処理方法及び基板処理装置
US20120302048A1 (en) Pre or post-implant plasma treatment for plasma immersed ion implantation process
US20160189963A1 (en) Doping method and semiconductor element manufacturing method
JP3578345B2 (ja) 半導体装置の製造方法および半導体装置
US20160351398A1 (en) Semiconductor element manufacturing method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid