KR100597643B1 - 원자주입으로 반도체 기판에 캐버티를 형성하는 방법 - Google Patents

원자주입으로 반도체 기판에 캐버티를 형성하는 방법

Info

Publication number
KR100597643B1
KR100597643B1 KR1020007008441A KR20007008441A KR100597643B1 KR 100597643 B1 KR100597643 B1 KR 100597643B1 KR 1020007008441 A KR1020007008441 A KR 1020007008441A KR 20007008441 A KR20007008441 A KR 20007008441A KR 100597643 B1 KR100597643 B1 KR 100597643B1
Authority
KR
South Korea
Prior art keywords
depth
atoms
substrate
implanted
concentration
Prior art date
Application number
KR1020007008441A
Other languages
English (en)
Other versions
KR20010040572A (ko
Inventor
앙드레-쟈끄 오베르통-에르브
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9522483&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100597643(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20010040572A publication Critical patent/KR20010040572A/ko
Application granted granted Critical
Publication of KR100597643B1 publication Critical patent/KR100597643B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

본 발명은, 조절된 깊이로 기판에 캐버티를 생성하기 위해 원자 주입으로 기판, 특히 반도체 기판을 처리하는 방법에 관한 것으로, 제1 깊이로 기판에 원자를 주입하여, 상기 제1 깊이로 제1 원자농도를 얻는 단계, 제1 깊이와 다른 제2 깊이로 기판에 원자를 주입하여, 상기 제2 깊이에서 제1보다 낮은 제2 원자농도를 얻는 단계, 기판에 제2 깊이로 주입된 적어도 일부의 원자들을 제1 깊이 쪽으로 이동시킬 수 있는 처리를 실시하여 가급적 제1 깊이로 캐버티를 생성하는 단계로 이루어지는 것을 특징으로 한다.

Description

원자주입으로 반도체 기판에 캐버티를 형성하는 방법{METHOD FOR FORMING CAVITIES IN A SEMICONDUCTOR SUBSTRATE BY IMPLANTING ATOMS}
본 발명은, 기판의 분야, 특히 전자 또는 광 부품용 기판의 분야에 관한 것이다. 보다 구체적으로, 상기 부품들을 제조하는데 사용되는 기판, 특히 반도체 기판을 제조하는 방법이 아니면, 기판 위에 상기 부품 자체를 제조하는데 기여하는 방법에 관한 것이다.
엠. 브루엘에 의한 미국 문서 제5,374,564호에는 이미 반도체 재료의 웨이퍼를 다음 단계들에 적용하여 이루어지는 반도체 재료의 박막을 가공하는 방법이 개시되어 있다:
- 마이크로캐버티 층을 형성하기에 충분한 농도로 이온을 주입하기 위해 기판의 한 면에 이온을 충돌시키는 단계,
- 기판의 상기 면을 보강제에 깊숙이 접촉시키는 단계, 및
- 상기 마이크로캐버티 층에서 기판을 분할하기 위한 열처리 단계.
이 방법은, 예를 들어, SOI(silicon-on-insulator) 박막의 제조에 사용되고, 상기 박막은 분할 후 보강제에 남은 기판의 일부로 이루어진다.
이러한 유형의 방법에 의해, 주입이 일어난 영역은 교란되고, 그로 인해 분할면 중 어느 한쪽 표면에서 박막의 균질성 및 그 거칠기에 영향이 미치게 된다. 그러므로, 그에 따라 결함, 거칠음 등을 제거하기 위한 처리를 실시할 필요가 있다. 이러한 처리들로는, 예를 들면, 표면 연마 및/또는 어닐링에 의한 결정구조 응집이 있다. 그러나, 교란된 영역의 깊이 정도가 커질수록, 상기 처리들은 점점 길어지고 분할 후에 남는 박막 및 기판의 두께 균질성에 더 많은 영향이 미치게 된다.
또한, 전자발광식 또는 광전발광식 부품을 제조하는데 다공성 실리콘에 있는 작은 세공을 사용할 수 있다는 것이 알려지고 있다. 그러나, 전기화학수단으로 획득한 이들 세공은 아주 깊게 확장하고 크기가 커서, 이용하기 원하는 발광현상의 품질을 제한할 수 있다. 그러므로, 잘 작동하는 발광부품을 생산하기 위해 범위가 잘 제어되고 더 집중된 깊이로 확장하는 캐버티를 갖는 반도체 기판이 유리할 것이다.
본 발명의 목적은, 캐버티의 위치, 형태 및 증식을 잘 제어할 수 있게 하는 방법을 제안하는 것이다.
상기 목적은 본 발명에 따라 기판에 조절된 깊이로 캐버티를 형성하기 위해 원자 주입으로 기판, 특히 반도체 기판을 처리하는 방법에 의해 이루어지며, 다음 단계들로 이루어지는 것을 특징으로 한다:
- 제1 깊이로 기판에 원자를 주입하여, 상기 제1 깊이로 제1 원자농도를 얻는 단계,
- 제1 깊이와 다른 제2 깊이로 기판에 원자를 주입하여, 상기 제2 깊이에서 제1보다 낮은 제2 원자농도를 얻는 단계,
- 기판에 제2 깊이로 주입된 적어도 일부의 원자들을 제1 깊이 쪽으로 이동시킬 수 있는 처리를 실시하여 가급적 제1 깊이로 캐버티를 생성하는 단계.
원자들이, 예를 들면 주입에 의해, 기판의 표면으로부터 기판에 침투되면, 원자들은 기판 내에 퍼지게 된다. 기판에서 이 원자들의 농도는 특정 깊이에서 최대 피크를 형성하는 깊이에 따른 분포도를 갖는다. 소정의 농도에 대해, 상기 피크는 더 큰 폭을 가져, 기판에 침투한 원자의 수는 더 많아지게 된다. 기판에 나타나는 원자는 후자를 교란시키고 교란된 영역의 범위가 더 커져, 소정의 농도에 대해, 피크는 더 넓어지게 된다. 그러나, 기판을 분할하기에 충분한 기판의 취화특성 또는 발광 효과를 얻기 위한 마이크로캐버티 형성 등의 어떤 특별한 효과는 탐색효과를 얻길 원하는 영역에 고농도로 원자를 주입할 것을 요구한다. 이러한 형태의 경우에 있어서, 원하는 효과를 얻는데 필요한 농도를 여전히 유지하면서, 교란된 영역의 깊이 정도를 제한할 수 있게 하므로 본 발명에 따른 방법이 특히 유리하다.
그러므로 본 발명에 따른 방법은 제1 폭의 제1 피크를 형성하는 제1 원자농도와 제1 깊이에서 제1 최대값을 얻도록 기판에 원자를 주입하는 단계로 이루어진다. 상기 단계에서 주입되는 원자의 수를 제한하여, 소정의 농도에 대해, 농도 분포도의 폭을 줄이는 것이 가능하다. 이것으로 주입된 원자에 의해 교란된 영역의 깊이 정도가 줄어들게 된다.
본 발명에 따른 다른 처리단계에서, 제1 깊이와 다른 제2 깊이로 기판에 원자를 주입하여, 상기 제2 깊이에서 제1보다 낮은 제2 원자농도를 얻게 된다. 따라서, 주입된 원자의 저장소에 주입된 원자 및 주입된 원자에 연결된 화학종에 의해 발생된 결함 또는 틈 등의 구조적인 교란이 형성되어, 원자들이 제1 깊이 전후로 이동하거나 전송되는 것이 가능해진다. 상기 저장소에 주입된 원자의 수는 제2 깊이로 주입된 적어도 몇몇의 원자를 제1 깊이로 이동시킬 수 있는 처리를 한 뒤, 제1 깊이로 주입된 원자와 제2 깊이로 주입된 원자의 합이 제1 깊이로 캐버티를 형성하기에 충분하게 되도록 한다. 이 처리는 또한 주입된 원자 및 주입된 원자에 연결된 화학종(V-H4)에 의해 발생하는 결함 또는 틈과 같은 구조적인 교란을 제2 깊이에서 제1 깊이로 이동시킬 수도 있다. 따라서 상기 교란 및 주입된 원자에 연결된 화학종의 모든 것을 의미하는 총칭 적인 표현인 "주입된 원자에 연결된 종"을 사용할 것이다.
그러므로 본 발명에 따른 처리로, 유사한 주입단계에서 기판에 더 적은 원자를 주입함으로써, 제1 깊이에서 산출된 피크의 폭을 줄일 수 있지만, 저장소로부터 이동한 주입된 원자 및 주입된 원자에 연결된 다양한 종의 공급으로 제1 깊이 부근에서 원하는 효과를 얻는데 필요한 원자의 수를 얻을 수 있다.
본 발명의 목적 및 이점은 다음의 세부 설명으로 분명해진다.
본 발명은 또한 도면을 참조하여 더 명확하게 이해될 것이다.
도 1은 본 발명에 따른 처리를 실시하는 방법의 한 비제한적인 단계를 개략적으로 도시한다.
도 2는 기판에 깊이(P)의 함수에 따른 주입이온농도(C)의 산포도를 도시하며, 이 산포도는 종래 기술의 처리를 실시하는 한 방법에 해당하는 것이다.
도 3은 기판에 종래 기술의 처리를 실시하여, 깊이(P)의 함수에 따른, 주입이온 농도(C)의 산포도를 개략적으로 도시한다.
도 4는 깊이(P)의 함수에 따른, 도 2에 이미 도시한 산포도와 주입원자농도의 산포도를 같은 도표에 도시하며, 이 산포도는 본 발명에 따른 한 실시방법에 해당한다.
도 5는 기판에 본 발명에 따른 처리를 실시하여, 깊이(P)의 함수에 따른, 주입원자농도(C)의 산포도를 개략적으로 도시한다.
도 6은 같은 도표로, 깊이(P)의 함수에 따른, 주입원자농도(C)의 또 다른 산포도를 같은 도표에 도시하며, 이 산포도는 본 발명에 따른 실시방법에 해당한다.
도 1에 도시한, 본 발명에 따른 처리를 실시하는 특별하지만 비제한적인 방법에 따르면, 이 방법은 박막(5), 특히 반도체 재료의 박막을 제조하는데 사용된다.
보다 구체적으로, 아래에 설명되는, 본 발명에 따른 처리를 실시하는 방법은, 예를 들면, SOI 박막(5)을 얻도록 기판(1)에 마이크로캐버티를 형성하는 것에 관한 것이다.
이하에서, 하나 이상 주입된 원자에 의해 형성되는 기판(1)의 결함 또는 캐버티를 "마이크로캐버티"로 표시할 것이다. 마이크로캐버티의 형상 및 크기는 상당히 많이 변할 수 있다. 상기 마이크로캐버티는 일반적으로 구형이 될 수 있다. 이것들은 마이크로버블로 불린다. 그러나, 더 일반적으로 마이크로캐버티는 렌즈 형상이거나 평평한 원통형 또는 더 불규칙한 형상을 갖는다. 그 크기는 대략 1 나노미터 내지 몇백 나노미터의 범위가 된다. 이들 마이크로캐버티는 자유 기체 위상 및/또는 마이크로캐버티의 벽을 형성하는 재료의 원자를 포함할 수 있다. 이들 마이크로캐버티는 일반적으로 작은 막, 마이크로블리스터 또는 버블이라고 불린다.
이하에서, 이온화 상태 및 중성상태의 원자, 또는 분자상태의 원자도 "원자"라는 용어로 표시한다.
반도체 재료의 기판(1)은, 마이크로캐버티(2)가 형성될 층과 저장 층을 형성하기 위한 원자주입단계(도 1a), 선택적으로, 기판(1)의 표면(3)을 보강제(10)에 깊숙이 접촉시키는 단계(도 1b), 및 마이크로캐버티가 증식하도록 원자와, 주입된 원자에 연결된 다양한 종을 저장 층에서 마이크로캐버티 층으로 확산시키는 열처리 또는 어닐링 단계(도 1c)를 필요로 한다. 이러한 마이크로캐버티의 증식은 얼마 뒤에 응력 및 응집을 유발한다. 이것은 마이크로캐버티 층(2)에서 기판(1)이 분할하게 한다.
도 1에 도시한 것처럼, 반도체 재료의 기판(1)은, 예를 들면, 두 면(3, 4)을 떨어뜨리는 거리보다 충분히 더 클 정도로, 다시 말하면, 웨이퍼의 두께보다 더 큰 두 개의 평행한 주 면(3, 4)을 가진 웨이퍼의 형상을 갖는다. 이 웨이퍼는, 예를 들면, 200 mm(8 인치)의 직경과 725㎛의 두께를 갖는다. 반도체 재료는, 예를 들면, 그 표면(3, 4)이 (100) 결정면에 평행한 단결정 실리콘이다.
박막(5)은 기판(1)으로부터 취득된다. 박막(5)은 두 면(3, 4) 중 하나(3)와 마이크로캐버티 층(2) 사이에 있는 재료로 구성되고, 거기서 분할이 발생한다.
마이크로캐버티 층(2)의 원자와 저장 층의 원자를 주입하는 단계는 가급적 기판(1)의 표면(3)에 이온 충격을 줌으로써 실시된다(도 1a). 이것은 원하는 주입 깊이에 맞는 에너지로 원자를 가속시키기 위해, 이온주입기에 의해 실시된다. 예를 들면, 주입될 재료 부근에 가속전계를 사용하여 기판(1)을 플라스마에 적실 수 있다. 또한, 본 발명의 범위를 벗어나지 않으면서, 주입될 원자종의 기판(1)에 확산에 의한 주입을 실시하는 것도 생각할 수 있다. 이 경우에, 기판(1)에서 깊이의 함수에 따른 농도의 분포도는 더 이상 가우시안형 피크가 아니라 포아송 분포형이 된다. 이 분포의 최대점은 "주입 깊이"라고 부를 것이다.
이온주입기가 사용된다면, 이온을 가속시키는 전압의 선택으로 그 주입 깊이를 조절한다. 가속된 이온은 전자감속이 일어나고 실리콘 원자로 충격이 가해진 기판(1)에 침투한다. 그러므로, 이들은 실리콘 원자와 상호 작용하고 어쩌면 이들과 화학결합이 이루어진다(예를 들면, 주입된 원자가 수소일 경우 Si-H 결합).
상호 작용의 두 방식, 다시 말하면, 주입된 원자와 실리콘 원자의 충돌 및 전자감속은 주입 깊이의 함수에 따른 주입 원자 농도의 분포를 유도한다. 주입 깊이의 함수에 따른 주입 원자 농도의 분포도는 최대값을 갖는다(도 2, 4, 6). 이 분포는 개략적으로 가우시안형이 되지만, 더 복잡한 통계법칙을 따른다. 이 분포는 상기 표면(3)에 충격을 가하는 원자의 양이 많아질수록 소정의 농도에 대해 더 큰 폭을 갖는다. 그 양은 소정의 깊이로 기판(1)에 주입된 원자의 농도를 결정한다. 예를 들면, (100) 결정면에 대응하는 단결정 실리콘 웨이퍼의 표면(3)은 150 kV의 전압으로 가속된 H+ 이온의 충격을 받는 경우, 주입 원자는 표면(3)으로부터 대략 1.3㎛에 위치하는 최대 농도로 분포된다.
주입 원자의 임계농도는, 이 임계농도가 마이크로캐버티의 증식과 응집에 바람직한 영역에 도달하게 되는 영역에 대해 마이크로캐버티, 또는 그 마이크로캐버티의 증식을 위한 전구체가 충분한 크기와 충분한 수로 형성된 위에 존재하여, 처리, 바람직하게 열처리가 실시될 때 주입된 원자 및 주입된 원자와 연결된 다양한 종을 그 영역 부근으로 이동시킬 수 있다.
상기 임계농도에 도달하거나 초과하는 영역은 또한 가장 큰 교란 및 분할이 일어날 영역이 된다. 이 영역의 깊이 정도를 최소화하는 것이 유리하다.
종래 기술의 실시방법에서, 분할에 필요한 주입원자농도를 얻도록 임계농도의 범위를 넘는, 같은 가속전압을 유지하는 동안 충격이 지속되었다. 이런 식으로, 깊이의 함수에 따른 주입원자농도의 분포도에서 단일피크를 취득했다. 단일피크의 폭과 그 최대치는 비교적 컸다(도 2). 이것으로부터 발생한, 폭이 ΔP인 분포영역은 결과적으로 깊이 정도가 비교적 컸다(도 3). 이것은 또한 분할 경계면으로부터 상당한 깊이 이상의 재료에 균질성 결함을 일으켰고, 분할면의 어느 한쪽 표면을 상당히 거칠어지게 하였다.
본 발명에 따른 실시방법에서, 원자는 제1 에너지로 주입된다. 주입 깊이의 함수에 따라 제1 농도분포피크가 취득된다. 이 피크는 제1 깊이에서 제1 최대 농도 에 해당하는 최대치를 갖는다. 제1 에너지에서 충격은 가급적 임계원자농도에 이르기 전에 정지된다. 다시 말해, 제1 에너지에서 충격이 정지한 후, 기판(1) 근처에서 원자는 여전히 최대 임계피크에 가까운 농도가 되고, 이것은 충분한 크기의 마이크로캐버티를 발생시키기에는 충분하지 않고 원하는 조건하에 분할을 얻기에는 충분한 수이다.
여기서 설명하는 발명을 실시하는 방법에 있어서, 제2 에너지 및 제3 에너지로 각각 제2 주입 및 가급적이면 제3 주입이 실시되는데, 이 에너지는 서로 다르며 제1 에너지와도 다르다. 기판(1)에서 세 주입에너지로 본 실시예를 실시하는 상기 방법으로 얻어진, 표면(3)에서 시작하는, 깊이(P)의 함수에 따른 주입원자농도(C)의 분포도의 예는 도 4에 도시한다. 이를 종래 기술과 비교하기 위해, 도 4는 단일 에너지로 주입하여 얻어진 도 2의 분포도도 도시한다. 또한 이 도면에서 주입원자 임계농도에서 x축에 평행한 선이 기입된다.
본 발명에 따라서, 제2 및 제3 에너지로 기판(1)의 표면(3)에 충격을 가한 원자는 제1 에너지로 주입된 원자의 최대 농도보다 낮은 최대 농도로 주입된다. 제2 및 제3 에너지로 주입된 후, 최대 전체 원자농도는 임계농도보다 더 커진다.
예로서, 60 및 80 keV 사이의 에너지로, (100)-지향 실리콘에 주입된 H+ 이온의 임계농도는 600 A 이하의 거리를 넘어 깊이 방향으로 확장하는 영역을 초과하는데, 종래 기술의 처리에서 이 거리는 800 A 이상이었다.
유리하게, 교란된 영역을 분할 후 제거되는 기판(1)의 일부로 이동시키도록, 제2 및 제3 에너지는 제1 에너지보다 더 커진다.
가장 안정된 마이크로캐버티는 주입된 원자가 가장 높은 농도가 되는 영역, 즉, 제1 에너지로 주입된 영역에 나타난다. 이 영역은 캐버티 발생영역이라고 부른다. 결합과, 캐버티 발생영역 근처에 있는 기판(1) 영역에 위치하는 마이크로캐버티는 열처리를 하는 동안 그 영역에서 마이크로캐버티로 이동한다. 캐버티 발생영역으로 이동하게 되는 주입된 원자와 그 주입된 원자에 연결되는 다양한 종이 있던 영역은 저장소라고 부른다. 따라서, 제2 및 제3 에너지로 주입된 원자의 수를 맞춰, 충분히 큰 원자 저장소를 구성하고, 마이크로캐버티는 그들이 응집할 때까지 그리고/또는 이 증식에 의해 유도된 응력이 캐버티 발생영역 내에서 기판(1)의 분할을 발생시킬 수 있을 때까지 증식할 수 있다.
도 5는 주입된 원자농도의 분포도에 상반하는 캐버티 발생영역과 저장소를 개략적으로 도시한다.
도 4에 도시한 본 발명에 따른 처리를 실시하는 방법의 예에서, 제1 깊이로 주입된 원자의 수는 제2 및 제3 깊이로 주입된 원자의 수보다 더 많고, 제2 깊이로 주입된 원자의 수는 제3 깊이로 주입된 원자의 수보다 더 적다. 이 예에서, 제1, 제2 및 제3 에너지로 주입된 원자의 전체 양은 단일 에너지로 주입하는 종래 기술의 경우에 사용되는 양과 같다.
본 발명에 따라 박막을 제조하는 방법은, 마이크로캐버티를 증식 및 응집시키고/또는 분할에 필요한 응력을 발생시킬 수 있게 충분한 원자 전체를 주입하는 동안, 열처리 전에, 하나의 에너지로 주입된 원자의 최대 농도가 가능한 한 임계농도에 가까워지도록 다양한 에너지로 주입된 원자의 농도를 조정함으로써 최적화된다.
일반적으로, 깊이의 함수에 따른 농도 분포도를 얻는 것이 바람직하고, 이것은 기판(1)에서 가장 깊은 쪽에 견각이 있는 피크를 갖는다. 피크는 뚜렷한 피크가 되어야 하고 마이크로캐버티 형성 영역의 위치를 최적화하도록 잘 정의되어야 한다. 견각은 주입원자의 충분히 큰 저장소를 구성하도록 잘 전개되어야 한다. 이 결과는 제2, 제3 또는 제4의 다른 에너지로 다중 주입을 실시함으로써, 또는 제2, 제3, 제4 또는 그 이상의 깊이로 원자를 주입하는 식의 여러 가지 방법으로 이루어질 수 있다.
주입원자가 원하는 깊이에 위치하는 영역으로부터 떨어져 또는 반도체 재료 밖으로 급속도로 확산하지 않도록, 주입단계에서 기판(1)의 온도는 조절되어 가급적이면 20℃ - 450℃ 사이로 유지된다. 그러나, 주입단계가 끝난 뒤, 주입된 원자와 이 주입된 원자에 연결된 다양한 종을 제1 깊이로 이동시키기 위해, 열처리 온도는 쉽게 150℃ 이상이 된다. 이 열처리는, 주입된 원자의 이동 외에 또, 동력학을 이용하여 결정 재배열 및 마이크로캐버티의 응집을 가능하게 해야 한다.
유리하게, 제1 및 제2 깊이로 주입된 원자는 서로 평행한 두 평면에 놓이고 기껏해야 제1 깊이의 평면이 기판(1)의 표면(3) 또는 제1 깊이의 평면에 가장 가까운 표면과 떨어진 거리보다 충분히 작은 거리만큼 서로 떨어져 간격을 유지하게 된다. 이것은, 열처리 중에, 주입된 원자와 이 주입된 원자에 연결된 다양한 종의 이동이 있어, 주입된 원자와 이 주입된 원자에 연결된 다양한 종들은 제1 깊이로 주입된 매우 많은 원자들이 기판(1)의 표면(3)에 도달하지 않아도 캐버티 발생영역에 도달할 수 있는 제2 및 제3 깊이가 되어야 하기 때문이다.
여러 가지 응용에서, 넓은 범위에 걸쳐 또는 기판(1)의 표면(3)의 전체 영역에 걸쳐 박막(5)을 얻는 것이 바람직하다. 이러한 형태의 응용에 있어서, 보강제(10)가 때때로 필요하다. 보강제(10)의 기능은, 특히, 박막(5)에서 마이크로캐버티의 형성 및 증식에 의해 발생하는 응력의 효과를 제한하는 것이다. 이 보강제(10)를 제조하는 방법 및 그 특성의 선택은 박막의 각 의도된 적용에 따라 이루어진다. 예를 들면, 의도한 적용이 전술한 것, 즉, SOI 박막(5)의 제조라면, 보강제(10)는 쉽게 산화물로 덮인 새로운 실리콘 기판이 된다. 그래서 이것은 기판(1)에 깊숙이 접촉하게 되는 산화물이 된다. 이 보강제(10)는, 증착법, 스퍼터링 또는 화학적 증착법 등의 퇴적 기술을 이용해, 플라스마나 광자에 의해 강화되든 안 되든, 두께가 적당하기만 하면, 즉, 대략 수 마이크로미터 내지 수십 마이크로미터가 되면, 기판(1)에 직접 퇴적될 수 있다. 보강제(10)는 또한, 보강제(10)와 기판(1)에 둘 다 부착된 물질이나, 보강제(10)와 기판(1) 사이에 원자 상호간의 접합을 이루도록 가능한 한 적당한 압력으로 조합된 열 및/또는 정전처리에 의해 기판(1)에 점착된다.
전술한 본 발명에 따른 처리를 실시하는 방법에 의해 종래 기술에 제공되는 주요한 개선점은 박막(5)에 있어서 교란된 영역의 깊이 정도 및/또는 거칠음을 감소시키는 것이다.
전술한, 본 발명에 따른 처리를 실시하는 다른 방법에 따르면, 제1 에너지로 주입하는 동안 도달하는 최대 농도는 임계농도보다 더 크다(도 6). 이 경우에, 임계농도보다 농도가 더 큰 영역의 폭은 전술한 실시방법에서보다 더 큰 것이 얻어지지만, 제조공정은 이동시간의 감소로 가속될 수 있다.
몇 가지 응용에 있어서, 교란된 영역의 폭을 줄이는 것이 반드시 필요한 것은 아니다. 예를 들면, 매우 얇은 막을 생산하기 위해, 박막(5)을 포함할 분할면 측에 위치하는 기판(1)의 영역으로 농도피크의 중심을 이동시키려는 가능성이 더 있을 수 있다. 이러한 목적으로, 제1 에너지로의 주입은 최대 농도, 가능하면 임계농도보다 더 큰 농도로 원자를 주입하도록 실시된다. 이것은 상기 면(3)과 상기 원자들이 주입되는 면 사이에 박막(5)을 위치시킨다. 적어도 하나의 다른 주입이 제1 에너지보다 더 큰 제2 에너지로 실시되지만, 최대 농도는 제1 에너지에 해당하는 것보다 더 작다. 이런 식으로, 더 높은 에너지로 주입된 원자는 주입된 원자 및 그 주입된 원자에 연결된 다양한 종의 저장소를 구성할 수 있고, 주입원자농도가 더 큰 영역으로 이동할 수 있다. 이 저장소는 상기 영역에 대해 박막(5)의 다른 측에 위치한다. 분할 후, 저장소의 형성으로 교란된 기판(1)의 상기 영역은 박막의 일부를 형성하지 않는다. 더구나, 저장소의 생성 때문에, 제1 에너지로 주입된 원자의 수는 단일 주입에 필요한 수보다 더 적을 수 있다. 그러므로, 제1 에너지로의 주입에 해당하는 피크는 더 뚜렷하지 않고 더 좁아서, 그로 인해 농도가 임계농도보다 더 높고, 더 깊은 영역을 더 잘 집중시킬 수 있다. 이런 식으로 상기 영역의 시작을 이동시킴으로써, 생성될 수 있는 박막(5)의 두께를 줄일 수 있다.
본 발명은 또한 더 높은 에너지로 주입하고자 할 때, 예를 들면, 박막(5)이 두꺼운 산화물 층으로 덮일 경우 특히 유리하다. 이것은 에너지가 높아질수록 깊이 의 함수에 따른 농도의 산포도가 더 커지고 분포 피크가 더 넓어지기 때문인데, 결과적으로, 교란된 영역이 더 커지게 된다. 교란된 영역의 폭을 제한할 수 있게 함으로써, 본 발명은 상기 영역을 제거하려고 하는 처리를 제한시킬 수 있고, 두께에 대해 더 균등한 박막(5)을 얻을 수 있게 한다.
상기에 있어서, "제1", 제2" 및 "제3"의 용어는 어떤 동작 순서를 명기하는데 사용되는 것이 아니다. 따라서, 제2 및 제3 에너지로 실시된 주입은 제1 에너지로 실시되기 전에 실시될 수 있다.
전술하고 도 1에 도시한 본 발명에 따른 방법을 실시하는 예에 있어서, 이것은 원자 및 주입된 원자에 연결된 다양한 종을 저장 층에서 마이크로캐버티 발생 층으로 확산시키는 열처리 단계를 포함한다. 이 열처리 단계는 기판(1)을 보강제(10)에 깊숙이 접속시킨 뒤 실시된다. 그러나, 본 발명에 따른 공정의 변형에 따라, 상기 열처리 단계는 주입 단계 중 하나 또는 주입 단계 전체에 걸쳐 시작하게 된다.
다른 변형에 따라서, 상기 열처리 단계는 주입 후에 시작하여 기판(1)이 보강제(10)에 깊숙이 접촉된 뒤 어닐링 동작 중에 종료된다.
또 다른 변형에 따라서, 보강제(10)를 사용할 필요가 없을 경우, 상기 열처리 단계는 주입 단계 중에 완전히 실시되거나, 주입 단계 중에 시작하여 이어서 종료하는 등이다.
또 다른 변형에 따라서, 열처리 단계는 여러 주입 단계 사이에 삽입된다.
전술한 본 발명에 따른 공정을 실시하는 예에 있어서, 원자의 단일종-수소-이 사용된다. 몇 가지 응용에 대해, 주입된 원자는 희가스 원자가 되는 것이 유리하다. 역시 유리하게, 여러 가지 원자종이 기판(1)의 같은 처리에 사용될 수 있다. 그 밖에 사용될 수 있는 다른 원자종들은 예를 들면, 헬륨, 아르곤, 네온, 크립톤 또는 크세논이다. 그러나, 처리된 재료에 마이크로캐버티 또는 취화영역을 생성할 수 있는 그 밖의 원자가 사용될 수 있다.
각 원자종은 다른 에너지로 가속될 수 있고 또는 여러 가지 원자종은 같은 에너지로도 가속될 수 있다.
전술한 본 발명에 따른 처리를 실시하는 방법의 예에 있어서, 마이크로캐버티의 증식과 후자의 응집에 의해 부과된 응력 때문에 분할된다. 이 효과는 제2 및 제3 에너지로 주입된 원자 및 제2 및 제3 에너지로 주입된 원자에 연결된 다양한 종의 이동에 의해 유도되고, 열처리에 의해 발생된다. 상기 열처리는 마이크로캐버티 내에 분할을 촉진하거나 유도할 수 있는 기계적인 응력과 조합될 수 있다. 이 기계적인 응력은, 예를 들면, 전단력 및 인장력 등에 의해, 또는 초음파에 의해 발생한다. 본 발명에 따른 공정을 실시하는 방법의 이러한 변형은 그것들이 응집되고 쪼개질 때까지 마이크로캐버티를 증식시키지 않아도, 예를 들면, 주입된 원자 및 주입된 원자에 연결된 다양한 종을 저장소에서 캐버티 발생영역으로 이동시키기만 하는 열처리를 사용해 캐버티 발생영역 내에서 기판(1)이 부서지기 쉬워지기만 하면 될 경우 특히 유용하다.
전술한 본 발명에 따른 처리를 실시하는 방법의 예에 있어서, 기판(1)의 재료는 반도체로, 좀더 구체적으로 단결정 실리콘이며, 다공성이 될 수도 있고 아닐 수도 있다. 그러나, 본 발명에 따른 처리는 단결정, 다결정 또는 비정질 상태에 사용되는 반도체(예를 들면, 실리카와 같은)이건 아니건 그 밖의 다른 원료의 기판에 적용될 수 있다. 더구나, 이러한 다양한 상태는 다공성이 되게 할 수도 안 할 수도 있다.
또한 유리하게, 본 발명에 따른 공정은 그 면(3)에 있어서, 그 요소의 원료의 특성에 의해 또는 상기 요소가 상기 면(3)에 발생시키는 특성에 의해 이질적인 구조로 만드는 적어도 한 요소를 구비하는 기판(1)에 실시될 수 있다. 이러한 이질적인 구조는, 예를 들면, 전자부품을 구성하거나 균일한 또는 이질적인 다중 층 구조를 구성한다.
전술한 본 발명에 따른 공정을 실시하는 방법의 예에 있어서, 보강제(10)의 원료는 산화물로 덮인 실리콘이 된다. 그러나, 본 발명에 따른 처리는 단결정, 다결정 또는 비정질 상태에 사용되는 반도체(예를 들면, 실리카와 같은)이건 아니건 그 밖의 다른 원료의 보강제(10)에 적용될 수 있다. 그러나, 이러한 다양한 상태는 다공성이 되게 할 수도 안 할 수도 있다.
또한 유리하게, 본 발명에 따른 처리는 기판(1)에 접촉시키는 면에 있어서, 그 요소의 원료의 특성에 의해 또는 상기 요소가 상기 면(3)에 발생시키는 특성에 의해 이질적인 구조로 만드는 적어도 한 요소를 구비하는 보강제(10)에 실시될 수 있다. 이러한 이질적인 구조는, 예를 들면, 전자부품을 구성하거나 균일한 또는 이질적인 다중 층 구조를 구성한다.
전술하고 도 1에 도시한 본 발명에 따른 처리를 실시하는 방법의 예에 있어서, 이것은 기판(1)의 면(3)을 보강제(10)에 깊숙이 접촉시키는 단계를 포함한다. 그러나, 보강제(10)가 항상 필요하지는 않다. 이것은 마이크로캐버티 발생영역이 상기 영역과 상기 면(3) 사이에 있는 부분이 보강제가 단독으로 기능을 이행하기에 충분한 두께가 될 만큼 충분히 깊을 경우 특별한 경우이다. 이런 식으로 얻은 상기 막(5)은 "자기 지지 구조"라고 불린다.
본 발명에 따른 방법은 또한 절연체, 초전도체 등의 기판(1)에 적용될 수 있다. 일반적으로, 이것은 전자, 광 또는 광전자 부품을 제조하는 재료로 유익하게 사용될 것이다.

Claims (14)

  1. 조절된 깊이로 기판(1)에 캐버티(CAVITIES)를 생성하기 위하여 원자 주입으로 기판, 특히 반도체 기판을 처리하는 방법에 있어서,
    제1 깊이로 기판(1)에 원자를 주입하여, 상기 제1 깊이에서 제1 원자농도를 얻는 단계,
    제1 깊이와 다른 제2 깊이로 기판(1)에 원자를 주입하여, 상기 제2 깊이에서 상기 제1 원자농도보다 낮은 제2 원자농도를 얻는 단계,
    기판(1) 상에, 상기 제2 깊이로 주입된 원자의 적어도 일부를 상기 제1 깊이 쪽으로 이동시킬 수 있는 처리를 실시하여, 상기 제1 깊이에 캐버티를 생성하는 것을 용이하게 하는 단계를 포함하는 것을 특징으로 하는 기판 처리 방법.
  2. 제1항에 있어서,
    상기 주입된 원자들의 적어도 일부를 이동시킬 수 있는 처리는 또한 상기 주입된 원자에 연결된 화학 종(chemical species) 및 구조적인 교란을 상기 제1 깊이 쪽으로 이동시키며, 이들 화학종 및 교란은 상기 제2 깊이로 주입된 원자에 의해 상기 제2 깊이에 생성되어 있는 것들임을 특징으로 하는 기판 처리 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 깊이로 주입된 원자들의 적어도 일부를 이동시킬 수 있고, 상기 주입된 원자에 연결된 화학 종 및 구조적인 교란을 상기 제1 깊이 쪽으로 이동시킬 수 있는 처리는 열처리인 것을 특징으로 하는 기판 처리 방법.
  4. 제1항 또는 제2항에 있어서,
    제1 깊이로 형성된 캐버티는 기판(1)의 분할이 일어날 수 있는 취화영역을 구성하는 것을 특징으로 하는 기판 처리 방법.
  5. 삭제
  6. 제1항 또는 제2항에 있어서,
    주입된 원자는 수소 또는 희가스 원자인 것을 특징으로 하는 기판 처리 방법.
  7. 제1항 또는 제2항에 있어서,
    둘 이상의 서로 다른 원자 종이 기판(1)의 동일한 처리에 사용되는 것을 특징으로 하는 기판 처리 방법.
  8. 제1항 또는 제2항에 있어서,
    이온 충격에 의해 원자가 상기 기판(1)을 관통하는 것이 실행되는 것으로 이루어지는 한 단계를 포함하는 기판 처리 방법.
  9. 제1항 또는 제2항에 있어서,
    기판(1)에 원자를 주입하는 단계들 중 하나는 플라스마에 기판(1)을 적심으로써 실시되는, 기판 처리 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 제1 깊이에 있는 평면에 가장 가까운 기판(1)의 표면(3)으로부터 상기 제1 깊이에 놓여있는 평면이 떨어져 있는 거리보다 작은 거리만큼 서로 떨어져 있고, 각각, 두 개의 서로 평행한 평면으로 있는, 상기 제1 깊이 및 제2 깊이에 원자가 주입되는 것을 특징으로 하는 기판 처리 방법.
  11. 제1항 또는 제2항에 있어서,
    여러 가지 다른 깊이로 원자를 주입하기 위해 다중 주입이 실시되어 가장 깊은 쪽에 견각을 가진 피크를 갖는 농도 분포도를 얻는 것을 특징으로 하는 기판 처리 방법.
  12. 제1항 또는 제2항에 있어서,
    원자의 주입은 세 개의 다른 깊이로 실시되는 것을 특징으로 하는 기판 처리 방법.
  13. 제1항 또는 제2항에 있어서,
    제1 깊이로 주입된 원자의 수는 제2 깊이 및 제3 깊이로 주입된 원자의 수보다 더 많고, 제2 깊이로 주입된 원자의 수는 제3 깊이로 주입된 원자의 수보다 더 적은 것을 특징으로 하는 기판 처리 방법.
  14. 전자발광식 또는 광전발광식 부품 제조 전용의 기판 처리에, 제1항 또는 제2항에 따른 처리를 적용하는 방법.
KR1020007008441A 1998-02-02 1999-02-01 원자주입으로 반도체 기판에 캐버티를 형성하는 방법 KR100597643B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9801172A FR2774510B1 (fr) 1998-02-02 1998-02-02 Procede de traitement de substrats, notamment semi-conducteurs
FR9801172 1998-02-02

Publications (2)

Publication Number Publication Date
KR20010040572A KR20010040572A (ko) 2001-05-15
KR100597643B1 true KR100597643B1 (ko) 2006-07-05

Family

ID=9522483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007008441A KR100597643B1 (ko) 1998-02-02 1999-02-01 원자주입으로 반도체 기판에 캐버티를 형성하는 방법

Country Status (7)

Country Link
US (1) US6429104B1 (ko)
EP (1) EP1058946B1 (ko)
JP (1) JP4371580B2 (ko)
KR (1) KR100597643B1 (ko)
DE (1) DE69939102D1 (ko)
FR (1) FR2774510B1 (ko)
WO (1) WO1999039378A1 (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2797713B1 (fr) 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2807074B1 (fr) 2000-04-03 2002-12-06 Soitec Silicon On Insulator Procede et dispositif de fabrication de substrats
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
EP1386349A1 (en) 2001-04-17 2004-02-04 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6638835B2 (en) * 2001-12-11 2003-10-28 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
FR2842649B1 (fr) * 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
FR2842650B1 (fr) 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
EP1537258B9 (en) * 2002-07-17 2008-10-29 S.O.I.Tec Silicon on Insulator Technologies Method of fabricating substrates, in particular for optics, electronics or optoelectronics----------------------------------------
FR2842646B1 (fr) * 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2849268A1 (fr) * 2002-12-24 2004-06-25 Soitec Silicon On Insulator Procede de fabrication d'un substrat demontable
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
KR20060030911A (ko) * 2003-07-29 2006-04-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법
US8536492B2 (en) * 2003-10-27 2013-09-17 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
US7127367B2 (en) 2003-10-27 2006-10-24 Applied Materials, Inc. Tailored temperature uniformity
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US7230312B2 (en) * 2003-12-31 2007-06-12 Micron Technology, Inc. Transistor having vertical junction edge and method of manufacturing the same
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
CN101036222A (zh) 2004-09-21 2007-09-12 S.O.I.Tec绝缘体上硅技术公司 通过实施共注入获得薄层的方法和随后的注入
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US8222574B2 (en) * 2007-01-15 2012-07-17 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8111978B2 (en) * 2008-07-11 2012-02-07 Applied Materials, Inc. Rapid thermal processing chamber with shower head
US7902091B2 (en) * 2008-08-13 2011-03-08 Varian Semiconductor Equipment Associates, Inc. Cleaving of substrates
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US8673733B2 (en) * 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
JP2013165254A (ja) * 2012-01-13 2013-08-22 Tokyo Electron Ltd プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
FR2993095B1 (fr) * 2012-07-03 2014-08-08 Commissariat Energie Atomique Detachement d’une couche autoportee de silicium <100>
WO2015119742A1 (en) * 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
WO2019236320A1 (en) * 2018-06-08 2019-12-12 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182090A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd イオン注入バブルデバイスの作製方法
JPS6187296A (ja) * 1984-10-04 1986-05-02 Fujitsu Ltd イオン注入バブルデバイスの製造方法
GB8725497D0 (en) * 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5670391A (en) * 1995-08-07 1997-09-23 Lucent Technologies Inc. Process for reducing transient diffusion of dopant atoms
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
US5759904A (en) * 1996-11-06 1998-06-02 Southwest Research Institute Suppression of transient enhanced diffusion in ion implanted silicon
US5899732A (en) * 1997-04-11 1999-05-04 Advanced Micro Devices, Inc. Method of implanting silicon through a polysilicon gate for punchthrough control of a semiconductor device
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new

Also Published As

Publication number Publication date
EP1058946B1 (fr) 2008-07-16
JP4371580B2 (ja) 2009-11-25
US6429104B1 (en) 2002-08-06
JP2002502122A (ja) 2002-01-22
DE69939102D1 (de) 2008-08-28
EP1058946A1 (fr) 2000-12-13
WO1999039378A1 (fr) 1999-08-05
KR20010040572A (ko) 2001-05-15
FR2774510A1 (fr) 1999-08-06
FR2774510B1 (fr) 2001-10-26

Similar Documents

Publication Publication Date Title
KR100597643B1 (ko) 원자주입으로 반도체 기판에 캐버티를 형성하는 방법
KR100400684B1 (ko) 반도체물질 박막의 제조방법
US7323398B2 (en) Method of layer transfer comprising sequential implantations of atomic species
KR101174594B1 (ko) 공-이온주입에 의한 기판의 취약한 영역의 형성 방법
KR100704107B1 (ko) 박층의반도체재료를제조하는방법
US6486008B1 (en) Manufacturing method of a thin film on a substrate
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
US8338269B2 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
KR20090018848A (ko) 방사 어닐링을 이용하여 제조되는 반도체-온-인슐레이터 구조
CN101138071A (zh) 键合由从半导体材料中选择的材料制成的两片晶片的方法
US20020157790A1 (en) Method for producing a bonded wafer using ion implantation delamination
JP2003506883A (ja) 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
WO2005124865A1 (ja) 貼り合わせウェーハの製造方法
JPH05211128A (ja) 薄い半導体材料フィルムの製造方法
KR20080068115A (ko) 마무리 시퀀스의 단순화 방법 및 이를 이용하여 얻은 구조
CN102292810A (zh) 用于处理绝缘体上硅结构的方法
US8003491B2 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
JP5650653B2 (ja) 有向性の剥離を利用する、半導体・オン・インシュレータ構造を生産するための方法および装置
US5437729A (en) Controlled removal of ceramic surfaces with combination of ions implantation and ultrasonic energy
KR102284893B1 (ko) 금속의 표면 개질 방법 및 이로부터 표면 개질된 금속
KR20130115097A (ko) 데미지-프리 접합 형성을 위한 방법
RU2297691C2 (ru) Способ радиационно-индуцированного газового скалывания хрупких кристаллических материалов (варианты)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 13

EXPY Expiration of term