JPWO2019236320A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2019236320A5
JPWO2019236320A5 JP2020568337A JP2020568337A JPWO2019236320A5 JP WO2019236320 A5 JPWO2019236320 A5 JP WO2019236320A5 JP 2020568337 A JP2020568337 A JP 2020568337A JP 2020568337 A JP2020568337 A JP 2020568337A JP WO2019236320 A5 JPWO2019236320 A5 JP WO2019236320A5
Authority
JP
Japan
Prior art keywords
angstroms
ions
ion
kev
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020568337A
Other languages
English (en)
Other versions
JP7123182B2 (ja
JP2021527326A (ja
Publication date
Application filed filed Critical
Priority claimed from PCT/US2019/033807 external-priority patent/WO2019236320A1/en
Publication of JP2021527326A publication Critical patent/JP2021527326A/ja
Publication of JPWO2019236320A5 publication Critical patent/JPWO2019236320A5/ja
Priority to JP2022127032A priority Critical patent/JP7351987B2/ja
Application granted granted Critical
Publication of JP7123182B2 publication Critical patent/JP7123182B2/ja
Priority to JP2023149211A priority patent/JP2023175814A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (31)

  1. 単結晶シリコンドナー基板からハンドル基板にシリコン層を移転する方法であって、
    (a)単結晶シリコンドナー基板の表面に接触する二酸化シリコン層を通って、さらに単結晶シリコンドナー基板の表面を通って、H イオン、Hイオン、またはH イオンとHイオンの組み合わせを注入する工程であって、単結晶シリコンドナー基板は、一方が表面であり他方が裏面である2つの主要な平行な面、表面と裏面とを結合する周縁部、表面と裏面との間の中心面、表面に垂直な中心軸、および表面と裏面との間のバルク領域を有し、H イオンは、約4.3×10 15 ions/cm と約1.1×10 16 ions/cm の間のドーズ量で、約10Keと約40Kevの間の注入エネルギーで注入され、H イオンは、約5×10 15 ions/cm と約2×10 16 ions/cm の間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで注入される工程と、
    (b)単結晶シリコンドナー基板の表面と接触している二酸化シリコン層を通り、単結晶シリコンドナー基板の表面を通って、Heイオンを注入する工程であって、He イオンは、約6×10 15 ions/cm と約8×10 15 ions/cm の間のドーズ量で、約5KeVと約30KeVの間の注入エネルギーで注入される工程と、
    (c)イオン注入された単結晶シリコンドナー基板を、約200℃と約350℃の間の温度で、単結晶シリコンドナー基板にダメージ層を形成するのに十分な時間アニールする工程と、
    (d)単結晶シリコンドナー基板の表面に接触している二酸化シリコン層をハンドル基板に接触している誘電体層に結合し、それによって多層基板を準備する工程と、
    (e)多層基板を約200℃と約400℃の間の温度で、ダメージ層を熱的に活性化するのに十分な時間アニールする工程と、
    (f)単結晶シリコンドナー基板中のダメージ層で、アニールされた多層基板を劈開し、これにより約500オングストロームと約2500オングストロームの間の厚さを有するシリコン層を、単結晶シリコンドナー基板からハンドル基板に移転する工程と、
    を含む方法。
  2. 工程(a)は工程(b)の前に行われる請求項1の方法。
  3. 工程(b)は工程(a)の前に行われる請求項1の方法。
  4. 工程(a)と工程(b)は同時に行われる請求項1の方法。
  5. 単結晶ドナー基板の直径は、150mmと450mmの間、または約300mmである請求項1の方法。
  6. 二酸化ケイ素層は、約100オングストロームと約1000オングストロームの間、または約100オングストロームと約700オングストロームの間、または約100オングストロームと約500オングストロームの間、または約100オングストロームと約250オングストロームの間の厚さを有する請求項1の方法。
  7. 二酸化ケイ素層は、約5オングストロームと約25オングストロームの間、または約10オングストロームと約15オングストロームの間の厚さを有する請求項1の方法。
  8. 工程(a)は、
    (i)約4.3×1015ions/cmと約1.1×1016ions/cmの間のドーズ量で、約20Kevから約40Kevの間の注入エネルギーで、H イオンを注入する工程、
    (ii)約5×1015ions/cmと約2×1016ions/cmの間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、Hイオンを注入する工程と、または
    (iii)約4.3×1015ions/cmと約1.1×1016ions/cmの間のドーズ量で、約20Kevと約40Kevの間の注入エネルギーで、H イオンを注入し、かつ5×1015ions/cmと約2×1016ions/cmの間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、Hイオンを注入する工程、
    を含む請求項1の方法。
  9. イオン、Hイオン、またはH イオンとHイオンの組み合わせのピーク密度(D1)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約100オングストロームと約3000オングストロームの間、または約500オングストロームと約2500オングストロームの間である請求項8の方法。
  10. 工程(b)は、約6×1015ions/cmと約8×1015ions/cmの間のドーズ量で、約10KeVから約25KeVの間の注入エネルギーで、Heイオンを注入する工程を含む請求項1の方法。
  11. Heイオンのピーク密度(D2)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約100オングストロームと約4000オングストロームの間、または約500オングストロームと約3000オングストロームの間である請求項10の方法。
  12. イオン、Hイオン、またはH イオンとHイオンの組み合わせのピーク密度(D1)、およびHeイオンのピーク密度(D2)は、互いに約600オングストローム以内、または約500オングストローム以内、約450オングストローム以内、約400オングストローム以内、約300オングストローム以内、または約200オングストローム以内である請求項8~11のいずれかの方法。
  13. 工程(c)は、イオン注入された単結晶シリコンドナー基板を、約250℃と約300℃の間の温度で、約10分と約60分の間の時間アニールする工程を含む請求項8~12のいずれかの方法。
  14. 工程(e)は、イオン注入された単結晶シリコンドナー基板を、約300℃と約400℃の間の温度で、10分から60分の間の時間アニールする工程を含む請求項8~13のいずれかの方法。
  15. 単結晶シリコンドナー基板からハンドル基板に移転された約500オングストロームと約2500オングストロームの間の厚さを有するシリコン層は、約10オングストローム未満の厚さのばらつきを有する請求項8~14のいずれかの方法。
  16. 工程(a)は、
    (i)約6×1015ions/cmと約1.1×1016ions/cmの間のドーズ量で、約20Kevと約40Kevの間の注入エネルギーで、H イオンを注入する工程、
    (ii)約1.1×1016ions/cmと約2×1016ions/cmの間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、Hイオンを注入する工程、または、
    (iii)約6×1015ions/cmと約1.1×1016ions/cmの間のドーズ量で、約20Kevと約40Kevの間の注入エネルギーで、H イオンを注入し、かつ約1.1×1016ions/cmと約2×1016ions/cmの間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、Hイオンを注入する工程、
    を含む請求項1~7のいずれかの方法。
  17. イオン、Hイオン、またはH イオンとHイオンの組み合わせのピーク密度(D1)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約100オングストロームと約3000オングストロームの間、または約500オングストロームと約2500オングストロームの間である請求項16の方法。
  18. 工程(b)は、約6×1015ions/cmと約8×1015ions/cmの間のドーズ量で、約10KeVと約30KeVの間の注入エネルギーで、Heイオンを注入する工程を含む請求項16または17の方法。
  19. Heイオンのピーク密度(D2)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約100オングストロームと約4000オングストロームの間、または約500オングストロームと約3000オングストロームの間である請求項18の方法。
  20. イオン、Hイオン、またはH イオンとHイオンの組み合わせのピーク密度(D1)、およびHeイオンのピーク密度(D2)が、互いに約600オングストローム以内、または約500オングストローム以内、または約450オングストローム以内、または約400オングストローム以内、または約300オングストローム以内、または約200オングストローム以内である請求項16~19のいずれかの方法。
  21. 工程(c)は、イオン注入された単結晶シリコンドナー基板を、約250℃と約300℃の間の温度で、10分と60分の間の時間アニールする工程を含む請求項16~20のいずれかの方法。
  22. 工程(e)は、イオン注入された単結晶シリコンドナー基板を、約300℃と約400℃の間の温度で、10分と60分の間の時間にアニールする工程を含む請求項16~21のいずれかの方法。
  23. 単結晶シリコンドナー基板からハンドル基板に移転された約500オングストロームと約2500オングストロームの間の厚さを有するシリコン層は、約10オングストローム未満の厚さのばらつきを有する請求項16~22のいずれかの方法。
  24. 工程(b)は、約6.6×1015ions/cmと約7×1015ions/cmの間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、Heイオンを注入する工程を含む請求項1~7のいずれかの方法。
  25. Heイオンのピーク密度(D2)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約100オングストロームと約4000オングストロームの間、または約500オングストロームと約3000オングストロームの間である請求項24の方法。
  26. 工程(a)は、
    (i)約5.9×1015ions/cmと約6.7×1015ions/cmの間のドーズ量で、約10Kevと約30Kevの間の注入エネルギーで、H イオンを注入する工程、
    (ii)約6.1×1015ions/cmと約6.8×1015ions/cmの間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、Hイオンを注入する工程、または、
    (iii)約5.9×1015ions/cmと約6.7×1015ions/cmの間のドーズ量で、約10Kevと約30Kevの間の注入エネルギーで、H イオンを注入し、かつ約6.1×1015ions/cmと約6.8×1015ions/cmの間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、Hイオンを注入する工程、を含む請求項24または25の方法。
  27. イオン、Hイオン、またはH イオンとHイオンの組み合わせのピーク密度(D1)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定した場合に、約100オングストロームと約3000オングストロームの間、または約500オングストロームから約2500オングストロームの間である請求項24~26のいずれかの方法。
  28. イオン、Hイオン、またはH イオンとHイオンの組み合わせのピーク密度(D1)、およびHeイオンのピーク密度(D2)が、互いに約600オングストローム以内、または約500オングストローム以内、または約450オングストローム以内、または約400オングストローム以内、または約300オングストローム以内、または約200オングストローム以内である請求項24~27のいずれかの方法。
  29. 工程(c)は、イオン注入された単結晶シリコンドナー基板を、約250℃と約300℃の間の温度で、10分と60分の間の時間アニーリングする工程を含む請求項24~28のいずれかの方法。
  30. 工程(e)は、イオン注入された単結晶シリコンドナー基板を、約300℃と約400℃の間の温度で、10分と60分の間の時間アニールする工程を含む請求項24~29のいずれかの方法。
  31. 単結晶シリコンドナー基板からハンドル基板に移転された約500オングストロームと約2500オングストロームの間の厚さを有するシリコン層は、約10オングストローム未満の厚さのばらつきを有する請求項24~30のいずれかの方法。
JP2020568337A 2018-06-08 2019-05-23 シリコン箔層の移転方法 Active JP7123182B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022127032A JP7351987B2 (ja) 2018-06-08 2022-08-09 シリコン箔層の移転方法
JP2023149211A JP2023175814A (ja) 2018-06-08 2023-09-14 シリコン箔層の移転方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862682228P 2018-06-08 2018-06-08
US62/682,228 2018-06-08
PCT/US2019/033807 WO2019236320A1 (en) 2018-06-08 2019-05-23 Method for transfer of a thin layer of silicon

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022127032A Division JP7351987B2 (ja) 2018-06-08 2022-08-09 シリコン箔層の移転方法

Publications (3)

Publication Number Publication Date
JP2021527326A JP2021527326A (ja) 2021-10-11
JPWO2019236320A5 true JPWO2019236320A5 (ja) 2022-05-30
JP7123182B2 JP7123182B2 (ja) 2022-08-22

Family

ID=66858018

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020568337A Active JP7123182B2 (ja) 2018-06-08 2019-05-23 シリコン箔層の移転方法
JP2022127032A Active JP7351987B2 (ja) 2018-06-08 2022-08-09 シリコン箔層の移転方法
JP2023149211A Pending JP2023175814A (ja) 2018-06-08 2023-09-14 シリコン箔層の移転方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022127032A Active JP7351987B2 (ja) 2018-06-08 2022-08-09 シリコン箔層の移転方法
JP2023149211A Pending JP2023175814A (ja) 2018-06-08 2023-09-14 シリコン箔層の移転方法

Country Status (8)

Country Link
US (3) US10818540B2 (ja)
EP (2) EP4210092A1 (ja)
JP (3) JP7123182B2 (ja)
KR (2) KR102463727B1 (ja)
CN (1) CN112262467A (ja)
SG (1) SG11202011553SA (ja)
TW (3) TWI815635B (ja)
WO (1) WO2019236320A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
CN112582332A (zh) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909304A (en) 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH0648686B2 (ja) 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5461250A (en) 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JP3542376B2 (ja) 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
FR2765393B1 (fr) 1997-06-25 2001-11-30 France Telecom Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US6479166B1 (en) 1998-10-06 2002-11-12 Case Western Reserve University Large area polysilicon films with predetermined stress characteristics and method for producing same
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6204205B1 (en) 1999-07-06 2001-03-20 Taiwan Semiconductor Manufacturing Company Using H2anneal to improve the electrical characteristics of gate oxide
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
JP4463957B2 (ja) 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US20050026432A1 (en) 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
JP2003204048A (ja) 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6562703B1 (en) 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
JP4949014B2 (ja) 2003-01-07 2012-06-06 ソワテク 薄層を除去した後の多層構造を備えるウェハのリサイクル
US7005160B2 (en) 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
WO2005031842A2 (en) 2003-09-26 2005-04-07 Universite Catholique De Louvain Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
CN100342486C (zh) 2003-12-24 2007-10-10 联合晶圆公司 一种在基板上转移制作薄膜的方法
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US7018882B2 (en) 2004-03-23 2006-03-28 Sharp Laboratories Of America, Inc. Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
DE102004041378B4 (de) 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
EP1792338A1 (en) 2004-09-21 2007-06-06 S.O.I.TEC. Silicon on Insulator Technologies S.A. Thin layer transfer method wherein a co-implantation step is performed according to conditions avoiding blisters formation and limiting roughness
EP1792339A1 (en) 2004-09-21 2007-06-06 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
US20070117350A1 (en) * 2005-08-03 2007-05-24 Memc Electronic Materials, Inc. Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
US7456080B2 (en) 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
EP1928020B1 (en) 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
FR2911430B1 (fr) 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Soiウエーハの製造方法
WO2008149699A1 (en) 2007-06-01 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5463017B2 (ja) * 2007-09-21 2014-04-09 株式会社半導体エネルギー研究所 基板の作製方法
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
JP5522917B2 (ja) * 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Soi基板の製造方法
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
JP2009135453A (ja) 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
FR2926398B1 (fr) 2008-01-15 2010-08-13 Soitec Silicon On Insulator Transfert de couche avec diminution de la rugosite post-fracture
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
CN101620983B (zh) * 2008-06-20 2011-05-25 李天锡 薄膜制造方法
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Soiウェーハ、その製造方法および半導体装置の製造方法
FR2949606B1 (fr) 2009-08-26 2011-10-28 Commissariat Energie Atomique Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation
KR101794182B1 (ko) 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
CN102714228A (zh) 2010-01-18 2012-10-03 应用材料公司 制造具有高转换效率的薄膜太阳能电池
TWI517355B (zh) * 2010-02-16 2016-01-11 凡 歐貝克 具有半導體裝置和結構之系統
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8440541B2 (en) * 2010-02-25 2013-05-14 Memc Electronic Materials, Inc. Methods for reducing the width of the unbonded region in SOI structures
WO2011118643A1 (ja) 2010-03-26 2011-09-29 テルモ株式会社 留置針組立体
FR2961515B1 (fr) 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
KR101913322B1 (ko) 2010-12-24 2018-10-30 퀄컴 인코포레이티드 반도체 소자들을 위한 트랩 리치 층
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
US20120235283A1 (en) 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer
FR2973159B1 (fr) 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
FR2988516B1 (fr) 2012-03-23 2014-03-07 Soitec Silicon On Insulator Procede d'implantation de fragilisation de substrats ameliore
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US9281233B2 (en) * 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
JP2016519049A (ja) 2013-05-24 2016-06-30 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 低酸素シリコンインゴットの製造方法
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9209069B2 (en) 2013-10-15 2015-12-08 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
KR102212296B1 (ko) 2014-01-23 2021-02-04 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US10068795B2 (en) * 2014-02-07 2018-09-04 Globalwafers Co., Ltd. Methods for preparing layered semiconductor structures
JP6118757B2 (ja) 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
JP6179530B2 (ja) 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
CN107533953B (zh) * 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
JP6592534B2 (ja) * 2015-06-01 2019-10-16 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 多層構造体及びその製造方法
FR3048548B1 (fr) 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant
US10026642B2 (en) * 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
WO2017155806A1 (en) * 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
US10269617B2 (en) * 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region

Similar Documents

Publication Publication Date Title
US6316333B1 (en) Method for obtaining a thin film in particular semiconductor, comprising a protected ion zone and involving an ion implantation
US7323398B2 (en) Method of layer transfer comprising sequential implantations of atomic species
US7772087B2 (en) Method of catastrophic transfer of a thin film after co-implantation
KR102599962B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP5042837B2 (ja) 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
KR101952982B1 (ko) 복합 웨이퍼의 제조 방법
KR100958467B1 (ko) 두꺼운 절연층의 거칠기도 감소 방법
US7176108B2 (en) Method of detaching a thin film at moderate temperature after co-implantation
TWI492275B (zh) The method of manufacturing the bonded substrate
Golecki et al. Ion-beam induced epitaxy of silicon
KR20010079959A (ko) 원하는 기판 상에 단결정 물질의 박막을 전달하는 방법
KR101122859B1 (ko) 공동?주입후 온화한 온도에서 박막의 박리 방법
CN101355024B (zh) 带有绝缘埋层的衬底的制备方法
JP2013175787A5 (ja)
JPWO2019236320A5 (ja)
KR101698912B1 (ko) 삼중 주입을 사용하는, 클리빙에 의해 실리콘 박막을 분리하는 방법
KR100944235B1 (ko) 이중 플라즈마 utbox
US11508613B2 (en) Method of healing an implanted layer comprising a heat treatment prior to recrystallisation by laser annealing
US20200219719A1 (en) Healing method before transfer of a semiconducting layer
KR102026506B1 (ko) 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법
US20220223467A1 (en) Method for direct hydrophilic bonding of substrates
TWI836169B (zh) 用於接合兩個半導體底材的方法
WO2022176689A1 (ja) 複合ウェーハおよびその製造方法
JP2022526250A (ja) キャリア基板へ有用層を移転するためのプロセス
JPWO2022176689A5 (ja)