KR101122859B1 - 공동?주입후 온화한 온도에서 박막의 박리 방법 - Google Patents

공동?주입후 온화한 온도에서 박막의 박리 방법 Download PDF

Info

Publication number
KR101122859B1
KR101122859B1 KR1020057008067A KR20057008067A KR101122859B1 KR 101122859 B1 KR101122859 B1 KR 101122859B1 KR 1020057008067 A KR1020057008067 A KR 1020057008067A KR 20057008067 A KR20057008067 A KR 20057008067A KR 101122859 B1 KR101122859 B1 KR 101122859B1
Authority
KR
South Korea
Prior art keywords
species
source substrate
substrate
injection
temperature
Prior art date
Application number
KR1020057008067A
Other languages
English (en)
Other versions
KR20050060111A (ko
Inventor
이안 케이레푸르크
나디아 벤 모하메드
크리스텔 라-가헤-브랑차드
엔구예-푸옹 엔구옌
Original Assignee
꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스, 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 filed Critical 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Publication of KR20050060111A publication Critical patent/KR20050060111A/ko
Application granted granted Critical
Publication of KR101122859B1 publication Critical patent/KR101122859B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Abstract

소스 기재로부터 박막을 박리시키는 방법은 하기 단계를 포함한다:
- 소스 기재에서 결점의 존재에 의해 약화된 매입 구역이 그 내부에 형성되도록 이온 또는 기체 종류를 주입하는 단계,
- 소스 기재로부터 박막의 박리를 유발하는 약화된 구역에서의 스플리팅 단계,
두 가지의 종류가 주입되는데, 그 중의 하나는 결점을 형성시키기 위한 것이고, 다른 하나는 상기 결점을 점유하기 위한 것이고, 제1 종의 용량에 의해 단독적으로 박리가 일어나는 것보다 더 낮은 온도에서 박리가 일어난다.
박막 박리 방법

Description

공동?주입후 온화한 온도에서 박막의 박리 방법{METHOD OF DETACHING A THIN FILM AT MODERATE TEMPERATURE AFTER CO?IMPLANTATION}
본 발명은 기재로부터 박막을 박리시키는 방법에 관한 것이다.
이는 바람직하게는 소스 기재(source substrate)라 언급되는 기재로부터 목적 기재(target substrate)라 언급되는 지지체로 박막을 이동시키는 경우에 관한 것이며, 목적 기재가 소스 기재와는 다른 물질로 이루어진 경우(이하, 이종 구조(heterostructure)라는 용어로 사용됨) 특히 적용가능하다. 상기 목적 기재는 단지 박막이 그로부터 나중에 박리되는 중간 지지체일 수 있다.
종래에는, 소스 기재가 예를 들어, 분자 결합에 의해, 그의 표면 중의 하나에 의해, 목적 기재에 고정되고, 이어서, 목적 기재를 따라 연장되는 소스 기재의 박막이 소스 기재의 나머지 부분으로부터 떨어지고, 상기 과정이 이어서 반복될 수 있다.
본 발명은 특히 마이크로-전자, 마이크로-기계, 집적 옵틱(optic) 및 집적 전자의 분야에서 용도를 갖는다.
이는 예를 들어 물리적 성질을 위해 선택된 물질로 이루어진 박막이 수개의 층(2 이상)의 더미를 형성하기 위해서 지지체로 이동되는 구조로서 언급되는 어셈블리를 제조하는 것을 가능하게 한다. 따라서, 박막 및 지지체의 물질의 장점이 결합될 수 있다. 박막의 이동은 특히 열 팽창 계수의 큰 차이와 같이 상용불가능하다고 추정되는 부분들은 단일 구조로 결합시키는 것을 가능하게 한다(예를 들어, 용융 실리카 SOQ 상의 규소, 규소 상의 SiC 등).
목적 기재는 벌크 지지체일 필요는 없다. 따라서 본 발명은 또한 단일 두께 층이 주입된 면(또는 주입될 면)상에 적층되고; 박리 후, "자기-지지형" 박막이 얻어지고, 이어서 유용한 경우 벌크 목적 기재로 고정될 수 있는 경우와도 관련된다.
박막은 통상적으로 층의 두께가 대략 수십 앙스트롬 내지 수 마이크론인 층을 의미하는 것으로 이해된다. 따라서, 두꺼운 층은 일반적으로 적어도 수 마이크론 또는 심지어 수십 마이크론의 두께를 갖는 층이다.
소스 기재의 잔여 부분으로부터 박막의 박리는 소스 기재에서 화학 종의 주입이 주어진 깊이에서 결점의 구역의 형성을 유도할 수 있다는 관찰에 기초한 것이다. 상기 결점은 마이크로-버블 및(또는) 소판 및(또는) 마이크로-동공 및(또는) 전위 루프 및(또는) 재료의 결정 품질을 떨어뜨리는 다른 결정 결점일 수 있고, 이들의 성질, 밀도 및 크기는 소스 기재의 성질 뿐만 아니라 주입된 종류의 따라 강력하게 결정된다. 이어서, 약화된 구역에 존재하는 특정 결점의 성장을 가능하게 하도록 열처리를 가할 수 있고, 그 후 소스 기재로부터의 박막의 박리가 가능하게 될 수 있다. 이는 특히 US-5 374 564 문헌 및 US-6 020 252와 같은 그의 후속 개발문헌에 기술되어 있다.
주입 단계는 SOI의 특정 분야에서 다양한 연구 프로젝트 및 연구의 주제이었 다. 이 중에서 해결하고자 하는 과제는 일반적으로 한편으로는 기계의 사용 시간을 감소시킴으로써 제조 비용을 감소시키고, 다른 한편으로는 기술적인 관점에서 주입에 의해 손상받는 구역을 감소시킴으로써 주입 용량(doses)을 감소시키는 것이다.
따라서, 예를 들어, 아가르왈 등(1997)은 문헌[어플라이드 피직스 레터스, 볼륨 72, 넘버 9, 1998년 3월 2일, "Efficient production of silicon-on-insulator films by co-implantation of He+ with H+"]에서 규소 기재에서 두 종류의 이온의 적용에 의해 수행되는 시험, 즉, 수소 및 헬륨 2종의 공동-주입에 대해 설명하였다. 상기 저자는 주입된 2종의 주입 프로파일이 주입된 이종에서의 농도가 최대인 깊이에 배치되어야 하고, 스플리팅의 전개가 유도될 수 있는 위치에서라고 제시하였다. 상기 저자는 수소가 먼저 주입되어야 하고, 헬륨이 그 다음이어야 하는 주입되는 2종이 주입 순서가 중요하다고 교시한다. 따라서 이들은 각 종류가 독자적으로 사용되는 경우에 비하여 대략 3 분의 1 전체 주입 복용량을 줄이는 것이 가능하다고 설명한다.
더 구체적으로, 상기 문헌은 SOI 상에서 낮은 용량(7.5 x 1015/cm2 H+ 및 1 x 1016/cm2 He; 또는 1 x 1016/cm2 H+ 및 1 x 1016/cm2 He)을 갖는 시험을 개시한다. 이어서, 박리는 낮은 전체 주입 용량으로 통상의 온도(500℃)에서 이루어진다.
상기 문헌은 실험적인 접근을 기술하고 목적 기재에 대해서는 거의 중요성을 두지 않았음이 이해될 것이다.
유사한 교시는 저온 반도체 적층 및 적층을 사용하는 3차원 전자 회로에 관한 US 2002/0025604에서 발견될 수 있다. 이러한 적층 방법은 수개의 단계를 포함한다. 먼저 수소, 그 다음 헬륨을 서로 근사한 범위를 갖는 1.1016cm-2 내지 4.1016cm-2 사이의 용량으로 주입시킨다. 이어서, 주입된 웨이퍼를 다른 웨이퍼에 결합시킨다. 이어서, 결합된 웨이퍼는 200 내지 250 ℃의 저온에서 1 내지 48시간 동안 어닐링시키고, 1 내지 10분 동안 400 내지 600 ℃에서 어닐링시켜 웨이퍼의 일부를 박리시킨다. 상기 문헌은 규소 기재상에서 규소를 적층시키는 것에 관한 것이다.
이종 구조의 경우, 즉, 소스 기재의 물질과 목적 기재의 재료가 다른 경우에 매우 다른 방식으로 문제가 야기된다. 이러한 경우에, 접하게 되는 주요 기술적인 문제점 중의 하나는 열 처리 동안(예를 들어, 소스 기재의 나머지로부터 박막의 박리가 발생하도록 하는 동안) 접촉되는 다양한 층에서의 매우 높은 응력장의 존재이며, 상기 응력 장은 접촉이 발생하는 다양한 물질 사이의 열 팽창 계수의 차이로 인한 것이다.
따라서, 상이한 열 팽창 계수를 갖는 기재(이종 구조)의 경우, 상기 기계적 응력 때문에 이종 구조가 분해되는 임계 온도보다 낮은 온도에서 박리가 이루어지도록 처리되는 것이 중요하다. 상기 분해는 접촉이 일어나는 하나 또는 둘다의 기재의 파괴 및(또는) 기재의 결합 계면에서 분리를 초래할 수 있다. 예를 들어, 용융 실리카 기재에 결합된 Si 주입 기재를 포함하는 이종 구조에서 이종 구조에 500 ℃로 열처리를 가한다면, 용융 실리카 기재 상의 Si 층의 박리는 기재의 파괴가 수반된다. 따라서, 이종 구조(및(또는) 박리 후에 얻어지는 2개의 기재)의 파괴 또는 임의의 손상을 막고, 이동되는 층에 대해 우수한 품질을 유지하도록 열처리 온도를 감소시키는 것이 바람직하다.
화합물이 기재 중의 하나(예를 들어 향후 박막)에 형성되고 너무 강력한 열처리 동안 파괴되기 쉬운 경우에도 상대적으로 낮은 박리 온도를 사용할 수 있는 것이 동일하게 필요하다.
박리의 성취 온도를 감소시키는 한 가지 방법은 주입 조건들을 이용한 "플레이"이다. 예를 들어, 주입된 종의 과량의 용량은 박리를 위한 열적 예산을 감소시키는 것을 가능하게 하고, 열적 예산은 열처리의 길이/열처리의 온도 쌍을 의미하는 것으로 이해된다.
따라서 브루얼 등(ECS 스프링 미팅 1999)는 소스 기재가 규소 웨이퍼인 경우 5.5 x 1016/cm2 대신 1 x 1017/cm2으로 주입된 수소 이온의 용량이 수 시간의 열처리의 제한된 기간 동안 425℃에서 280℃로 박리 온도를 감소시키는 것을 가능하게 한다는 것을 밝혔다.
이러한 접근이 박리를 위한 열적 예산은 감소시킨다 할지라도 주입물을 고용량으로 사용하여 산업적인 관점에서 상당한 단점(높은 비용)을 나타낼 수 있다. 나아가, 높은 주입 용량으로 인해 이동된 층의 표면에 파괴된 구역(주입과 관련된 결점을 포함함)이 더 두꺼워지고, 파괴된 표면상의 구역을 제거하는데 필요한 후속 가공 공정이 더 제한적일 수 있다(물질의 제거가 증가될수록 이동된 층의 두께의 균질성의 부족의 위험이 잠재적으로 증가하고 비용이 더 들게 된다).
박리의 온도를 감소시키는 또다른 접근은 문헌 US-A-5 877 070(Gosele et al)에 기재되어 있다. 이는 수소 트랩의 형성과 관련된 원소(특히, 보론, 탄소, 인, 질소, 주석 또는 불소, 즉 상당한 크기의 원소들)를 먼저 주입시키고 이어서 소스 기재에 수소를 주입시키고, 소스 및 목적 기재의 결합전 예비 어닐링 작업의 수행으로 이루어진다. 상기 발명자들에 따르면, 이는 H+ 단독으로 주입하는 경우와 비교하여 박리 온도를 50% 감소시킬 수 있다. 상기 발명은 공동-주입(여기서는, 수소가 두번째로 도입됨) 및 소스 기재의 예비-어닐링의 두 단계에 특징이 있다.
본 발명은 소스 기재로부터 박막을 박리시키는 방법(예를 들어,소스 기재와는 다른 물질로 제조된 목적 물질로 사전 고정시킴)에 관한 것으로서, 주입 후 소스 기재의 어닐링이나 매우 높은 주입 용량을 요구하지 않는 반면, 소스 기재가 목적 기재로 고정되고, 열 팽창 계수가 다른 경우 2개의 기재로 구성된 이종 구조상에 금지되는 기계적 응력을 유발하지 않고(않거나) 박리 전 기재중의 하나 위에 형성될 수 있는 성분을 분해시킬 위험이 없는 충분히 낮은 온도에서 박리가 가능하게 한다.
상기 목적을 위해 본 발명은
a) 결점의 존재에 의해 약화된 매입(buried) 구역을 내부에 형성하도록 소스 기재에 이온 또는 기체 종류를 주입시키는 단계;
b) 소스 기재로부터 박막의 박리를 유발하도록 약화된 구역에서 스플리팅하는 단계,
를 포함하는 소스 기재로부터 박막을 박리시키는 방법으로서,
상기 방법은
- 상기 주입 단계는 한편으로는 결점을 형성하도록 적합화된 제1 종을 주입시키는 서브 단계 및, 다른 한편으로는, 실질적으로 동일한 깊이에서, 결점을 점유하도록 적합화된 제2 종을 주입시키는 서브-단계를 포함하고, 제1 단계의 주입은 제1 온도에서 박막의 박리를 단독으로 가능하게 하는 충분한 용량에서 이루어지고, 제2 종의 주입은 제1 종의 용량보다 낮은 용량에서 이루어지며,
- 상기 스플리팅이 제1 온도 미만인 제2 온도에서 수행되는 것을 특징으로 한다.
따라서, 본 발명은 소스 기재에 약화된 구역을 공동으로 형성하는 상이한 수준의 효력을 특징으로 하는 2개의 상이한 종류의 주입에 기초한 것이다. 주입되는 종류 중의 하나는 특정 결점의 형성에 의해 후속적으로 박리가 발생하는 구역을 국한되도록 선택되고, 다른 하나는 특히 내부 압력을 증가시킴에 의해 사전에 지정된 특정 결점의 연장을 증진시킬 수 있는 기체 저장소를 형성하도록 선택된다.
바람직하게는, 박리를 증진시키는 결점을 생성시키는 제1 종의 주입이 먼저 제공되고, 제1 종에 의해 생성된 결점 구역에서 제2 종을 배치시키도록 제공된 다른 종류의 주입이 두번째로 제공된다. 상기 주입 순서는 더 바람직한 박리 원동력을 얻는 것을 가능하게 한다.
달리 말하면, 주입은 바람직하게는 약화된 층을 생성하는데 높은 수준의 효과를 갖는 제1 종으로 먼저 수행되고("약화"는 미세-동공 및(또는) 소판 등 종류의 특정 결함의 형성을 의미하는 것을 이해됨), 상기 약화된 층에서 약화된 결점을 형성하는 적은 효력의 제2 종은 완화된 용량을 이용하여 주입된다. 약화된 구역에서 이용가능한 상기 제2 종의 원자는 제1 주입시 생성되는 미세-동공 및(또는) 소판에서 또는 그 근처에서 트래핑될 수 있다. 박리를 유도하도록 하는 열처리 시, 제2 종의 원자는 약화된 층에 존재하는 동공을 가압하는데 참여하고; 따라서, 약화된 층에 위치한 동공 및(또는) 미세 크랙에 압력의 효과를 유발하도록 높은 수용력을 갖는 종류를 제2 종으로서 선택하는 것이 유용하다. 그럼에도 불구하고, 제1 종의 주입에 의해 생성될 수 있는 결점을 연속적으로 채우는데 나중에 이용가능할 수 있는 제2 종을 먼저 주입시키는 것도 가능하다.
제1 종은 바람직하게는 수소(그 형태 중의 하나, 예를 들어, H+ 이온의 형태)이고, 그의 주입되는 방법은 공지된 방법이지만, 다른 종류가 사용될 수도 있다는 것이 이해되어야 한다. 나아가, 제2 종은 바람직하게는 가압 효과를 효과적으로 생성시키는 것을 가능하게 하는 헬륨이다.
아가르왈의 논문에 기재되어 있는 실험 기술과 비교하여 본 발명의 근본적인 차이점은 제1 종으로 주입되는 용량이 제1 온도에서 박리를 가능하게 하는 약화된 구역을 형성하기에 충분하다는 것이다: 따라서, 상기 제1 종의 용량은 수소에 대해 대략 수 1016 원자/cm2의 통상적인 수준 내에 남아있다. 제2 종의 주입된 용량은 제2 종의 모든 원자가 실질적으로 제1 종에 의해 생성된 결점에 그 자리를 찾을 수 있고(있거나) 이들은 스플리팅의 진행에 바람직하지 않기 쉬운 적어도 가능한 다른 결점을 생성하도록 중간 용량이고; 박리는 제1 온도 미만인 제2 온도에서 수행된다.
결점을 생성시키도록 하는 종(예를 들어, 보론)에 대해 추천되는 용량이 수소의 용량 보다 훨씬 적고(통상, 0.1% 내지 1%의 용량) 중간 어닐링이 필수적인 US 5 877 070에 비교하여, 본 발명의 방법은 반대의 비율을 교시하고, 물론 박리가 시작되지 않는 충분히 낮은 온도라면 중간 열 처리가 가능하기는 하더라도 중간 열 처리가 요구되지 않는다.
본 발명은, 제2 종이 제1 종에 비해 더 낮은 용량으로 주입된다는 사실, 및 스플리팅이 제1 종 만의 결과로서 일어나는 온도(실제 약 500 ℃)보다 낮은 온도에서 스플리팅이 수행된다는 사실에 의해 상기 언급한 US 2002/0025604의 교시와는 구별된다는 것을 알 수 있다.
본 발명의 이미 설명되거나 설명되지 않은 바람직한 실시태양에 따르면(가능한 경우에는 함께 결합될 수 있음),
- 제1종의 주입이 제2종의 주입 보다 먼저 수행되거나,
- 또는 상기 제1종의 주입이 제2종의 주입 후에 수행되고,
- 소스 기재는 단일결정, 다결정질 또는 비결정질 절연체 및 반도체로 구성되는 군으로부터 선택되는 물질로부터 제조되고; 따라서 반도체는 원자 주기율표 IV족, 예를 들어, 규소(매우 기술적으로 중요한 경우에 해당함) 및(또는) 게르마늄으로부터 선택될 수 있고; III 내지 V 족의 반도체(예를 들어, 특히 AsGa 또는 InP)가 또한 선택될 수 있고; 절연체,예를 들어 리튬 니오베이트(LiNbO3) 또는 특히 리튬 탄탈라이트(LiTaO3)가 선택될 수 있고,
-제1종은 수소, 바람직하게는 규소 등에서 다양한 기재에 용이하게 주입될 수 있는 종인 H+ 수소이고,
-제1종(수소 등)은 수소 단독의 주입을 위한 통상적인 용량인 대략 수 1016 원자/cm2의 용량으로 주입되고, 주입의 공지된 방법에 해당되고,
-제2종은 특히 H+ 이온의 주입에 의해 제공되는 결점을 이용하여 특히 효율적인 방식으로 상호작용하고, 결정질 결점으로 제공되는 가압을 효과적으로 가능하게 하는 헬륨이고; 상기 헬륨은 바람직하게는 다양한 기재에서 일반적인 주입 용량인 대략 1 x 1016 및 5 x 1016 원자/cm2의 용량으로 주입되고, 따라서, 용이하게 수행되고,
-일반적이지만, 이는 소스 기재가 규소 및(또는) 그의 화합물(옥사이드, 카르바이드 등) 중의 하나로된 경우 특히 적용되고, 제1 온도(제1종 만으로 스플리팅이 성취되는 온도)가 대략 500℃(특히 규소 중의 수소에 대해 일반적인 스플리팅 온도)이고, 제2 온도(스플리팅이 실제로 일어나는 온도)는 300℃ 미만이고, 이는 두 물질의 열 팽창 계수 사이에 상당히 차이가 있는 경우 조차 감당할 수 있는 수준으로 물리적인 힘을 유지시키고,
- 소스 기재는 약화된 부위에서 스플리팅되기 전 주입된 면에 의해 목적 기재에 결합되고, 중간 또는 최종 지지체를 필요로 함에 따라 형성되고,
-스플리팅 후 목적 기재 및 박막 사이에 결합의 열적 안정화 단계가 수반되고,
- 목적 기재는 단일 결정 또는 다결정질 재료(예를 들어, 사파이어)로 이루어지거나, 비결정(예를 들어, 용융 실리카, 임의의 종류의 유리 또는 심지어 중합체도 가능)이고, 사파이어 및 용융 실리카는 현재 실제적으로 중요한 경우임을 주목하여야 하고,
- 두 종류간의 용량 차이는 현저하고(즉, 바람직하게는 적어도 10%임),
- 바람직하게는, 소스 기재 및 목적 기재는 직접 결합에 의해 인접하게 접촉되어 있다.(경도를 조절할 수 있도록하는 파라미터를 잘 다루는 방법은 공지되었고, 상기 고정 수단을 특히 용이하게 구현되도록 한다.
-다양한 형태에서, 약화된 구역내로 스플리팅 되기 전, 보강 층이 소스 기재의 주입된 표면 상에 적층된다.
본 발명의 목적, 특징 및 장점은 하기 기재 사항, 주어진 예시적인 비제한적 실시예와 수반되는 도면을 참조하여 나타낼 것이다.
도 1은 주입 과정에서 소스 기재의 다이아그램이다.
도 2는 목적 기재에 결합시킨 후의 상기 다이아그램이다.
도 3은 소스 기재로부터 유래된 박막의 박리의 과정에서의 상기 다이아그램이다.
따라서 도 1은 화살표 2로써 나타낸 주입 처리, 예를 들어, 이온 또는 가스 종류에 의한 포격에 의한 처리가 가해지는 과정 중에 보호 층 10에 의해 커버될 수 있는 표면 4 상에 바람직하게 산화된 규소의 예로써 기재 1을 나타낸다.
상기 주입은 주어진 깊이에서 두가지 종류, 그 중의 하나는 예를 들어 H+ 수소는 결점을 형성하도록 적합화되고, 다른 하나는 예를 들어 헬륨은 상기 제1 종류에 의해 미리 또는 후속적으로 형성된 결점을 점유하도록 적합화된다.
제1 종의 주입은 그 자체로 제1 온도에서 후기 박리를 가능하게 하는 충분한 용량에서 수행되고, 제2 종의 용량은 그보다 작다.
바람직하게는 제1 종, 고려되는 예로서 수소를 주입시킴으로써 개시된다(변형 예로서, 제2종이 먼저 주입될 수 있다). 이어서, 제2 종은 다만 제1 종에 의해 생성되는 결점을 채우는 것을 가능하게 하고(하거나) 나중에 스플리팅을 얻는데 바람직하지 않을 수 있는 최소로 가능한 다른 결점을 생성하도록 허용되는 용량으로 주입된다.
매입 구역 3은 주로 제1 종에 의해 생성되는 결점의 존재에 의해 약화되어 특히 상기 결점을 가압하는 제2 종 능력에 의해 제공되는 성장에 의해 제공된다.
약화된 구역 3은 소스 기재내에서 미래의 박막 5와 즉, 박막의 박리후 소스 기재에 남아 있는 부분인 기재 잔류 부분 6을 경계짓는다. 상기 잔류 부분은 과정의 반복 동안 소스 기재로서 작용할 수 있다.
도 2는 매입된 약화 구역을 포함하는 소스 기재가 그의 면 4에 의해 목적 기재 7과 예를 들어 직접 분자 결합에 의해 결합되는 과정의 단계를 나타낸다.
이후 단계에서, 어떠한 중간 열처리도 필요없이 소스 기재의 잔여 부분으로부터의 박막의 박리는 약화된 구역에서 스플리팅에 의해 도 3에 나타낸 바와 같이 수행된다. 상기 스플리팅은 제1 종 단독의 주입 후에 스플리팅이 성취될 수 있는 온도보다 낮은 온도에서 수행된다. 도 3의 단계를 위한 상기 제2 온도는 제1 종 단독으로 주입된 용량으로 박리가 수행될 수 있는 온도보다 대략 적어도 200℃ 더 낮아지는 것이 유리하다; 따라서, 제1 온도가 대략 500℃라면, 실제 스플리팅 또는 박리 온도는 300℃ 미만이 바람직하다. 물론, 상기 온도는 합리적인 처리 기간 동안, 통상적으로 수십분 내지 수시간 사이(예를 들어, 3시간 이하) 동안 지속된다. 달리 말하면, 열적 예산(온도-지속 쌍)은 공업적으로 현실적이다.
상기 박리 단계는 열 효과 이외에 힘, 예를 들어, 기계적 힘을 적용을 포함할 수 있고; 이러한 경우, 제1 및 제2 온도에 관하여 기술한 것이 또한 동일한 방식으로 힘의 적용에 적용될 수 있다. 즉, 제1 온도는 기계적 힘의 주어진 적용 상 제1 종 단독 주입 후 박리를 가능하게 하지만, 상기 박리는 기계적 힘의 동일한 적용에 의해 제2 온도에서 이루어진다.
상기 박리 또는 스플리팅 단계는 목적 기재 7 및 박막 사이의 결합의 열적 안정화 단계가 후속되는 것이 유리하다. 상기 단계는 약 1000℃, 바람직하게는, 약 1100 ℃의 온도에서 일정 시간을 포함할 수 있다; 상기 처리는 일정한 온도에서 또는 변화하는 온도(예를 들어, 두 온도 사이의 진동성 변화)에서 수행될 수 있다. 결합 계면에서 결점을 막거나 목적 기재로부터 필름 층의 해체를 막는 것을 돕는다.
소스 기재 1은 규소 뿐만 아니라 더욱 일반적으로 임의의 적절한 공지된 물질(예를 들어 III - V 반도체), 단일 결정 또는 다결정질 또는 심지어 비결정질 물질로 이루어질 수 있다. 목적 기재 7을 위해, 이는 필요에 따라 선택되는 다양한 종류의 물질, 단일 결정, 또는 다결정질(예를 들어, 반도체) 또는 심지어 비결정질(예를 들어, 유리 또는 중합체 종류 등)으로 이루어질 수 있다.
본 발명의 제1 실시태양에 따라, 표면 상에 열적 SiO2의 층(예를 들어, 200nm)을 포함하는 Si 기재(~700㎛)를 30 keV - 4.5 x 1016 H/cm2 의 주입 조건하에서 수소 원자로 먼저 주입시킬 수 있고, 이어서, 45 KeV - 2 x 1016 He/cm2 의 조건하에서 헬륨으로 주입시켰다. 이어서, 상기 목적 기재는 직접 결합에 의해 용융 실리카의 목적 기재(~1000㎛)와 결합될 수 있다. 상기 두가지 물질의 열 팽창 계수(주변 온도에서, 규소는 2.56 x 10-6/℃, 융합 실리카는 0.5 x 10-6/℃)사이에 존재하는 차이는 낮은 온도, 통상적으로 250 내지 300℃ 부근에서 박리를 위한 열처리를 수행하는 것을 필요하게 하였다. 이어서, 275℃ 부근의 열처리는 피크 수소 수준에 국한된 동공의 성장을 유발하고, 헬륨 원자는 상기 동공의 성장 및 가압에 참여하였다. 수소 프로파일 수준에서의 최종 스플리팅은 스플리팅 후 이종구조로부터 유래되는 기재 중의 하나의 파괴 또는 분해 없이 용융 실리카의 기재 상으로 Si 층의 이동을 유발시킨다(용융 실리카 기재는 한편에 Si 박막을 갖고, 초기 Si 기재는 다른 한편에 그로부터 벗겨진 겉면의 박막을 갖는다).
본 발명의 또다른 실시태양에 따라, 표면 상의 열 SiO2의 층(예를 들어, 400 nm)을 포함하는 Si의 기재(~300㎛)를 95 keV - 6 x 1016 H/cm2 의 주입 조건하에서 수소 원자로 먼저 주입시키고, 이어서, 145 keV - 2 x 1016 He/cm2 의 조건하에서 헬륨으로 주입시켰다. 후속적으로, 상기 목적 기재는 직접 결합에 의해 사파이어의 목적 기재(~500㎛)와 결합될 수 있다. 산화물 층은 선택적으로 결합 전 사파이어 기재의 표면 상에 적층될 것이다. 상기 두가지 물질의 열 팽창 계수(주변 온도에서, 규소는 2.56 x 10-6/℃, 사파이어는 5 x 10-6/℃)사이에 존재하는 차이는 낮은 온도, 통상적으로 250℃ 미만에서 박리를 위한 열처리를 수행하는 것을 필요하게 한다. 이어서, 200℃ 부근의 열처리는 피크 수소 수준에 국한된 동공의 성장을 유발하고, 헬륨 원자는 상기 동공의 성장 및 가압에 참여한다. 수소 프로파일에서의 최종 스플리팅은 박리 후 이종구조로부터 유래되는 기재 중의 하나의 파괴 또는 분해 없이 사파이어의 기재 상으로 Si 층의 전달을 유발시킨다(사파이어 기재는 한편에 Si 박막을 갖고, 초기 Si 기재는 다른 한편에 그로부터 벗겨진 겉면의 박막을 갖는다).
상기 두개의 실시예에서 제2 종의 용량은 제1 단계의 용량의 절반 이하임을 알 수 있다.
추가 실시태양에 따라, 열적 SiO2의 층(약 200nm)을 포함하는 실리슘(silicium) 기재는 먼저 100 keV - 1.1016 at/cm2의 주입 조건하에서 헬륨 원자로 주입될 수 있고, 이어서, 52 keV - 4.1016 AT/cm2에서 수소로 주입될 수 있다. 이어서, 상기 소스 기재는 핸들(handle) 실리슘 기재와 결합된다. 275℃ 부근에서 15 시간 미만 동안 열처리는 수소 농도 수준의 피크로 국한된 동공의 성장을 유발하도록 수행되고, 헬륨 원자는 그의 이동에 의해 동공의 가압에 참여한다. 동일한 낮은 온도에서 최종 스플리팅이 이루어지고, 핸들 실리슘 기재 상에 실리슘 층의 전달을 유발한다. 상세화 하지 않은 변형 형태는
- 소스 기재는 IV 족의 또다른 반도체, 예를 들어 게르마늄이고,
- 소스 기재는 III 내지 V 종류의 반도체 화합물, 예를 들어, AsGa 또는 InP이고,
- 소스 기재는 절연체, 예를 들어, 니오베이트 또는 탄탈라이트 종류, 예를 들어, LiNbO3 또는 LiTaO3이고,
- 목적 기재는 사파이어 이외에 결정질 물질로 이루어지고,
- 목적 기재는 다른 비결정질 물질, 예를 들어, 용융 실리카 이외에 유리 또는 중합체로 이루어지고,
- 목적 기재는 임의의 적절한 적층 기술에 의해 적층되는 예를 들어, 수십 나노미터 두께의 단순 보강 층이고, 대표적인 경우에 벌크 목적 기재에 더이상 해당되지 않고,
- 목적 기재는 존재하는 경우 중간 지지체일 수 있다.

Claims (26)

  1. 결점의 존재에 의해 약화된 매입 구역을 내부에 형성하도록 소스 기재(source substrate) 중에 이온 또는 기체 종을 주입시키는 단계; 및
    약화된 구역에서 스플리팅시켜 소스 기재로부터 박막의 박리를 유발시키는 단계를 포함하며,
    상기 주입 단계는, 한편으로는 결점을 형성하도록 적합화된 제1 종을 주입시키는 서브-단계, 및 다른 한편으로는 결점을 점유하도록 적합화된 제2 종을 주입시키는 서브-단계를 포함하고, 상기 제1 종의 주입은 제1 온도에서 박막의 박리가 단독으로 일어날 수 있는 충분한 용량으로 이루어지고, 제2 종의 주입은 제1 종의 용량 미만의 용량으로 이루어지며,
    상기 스플리팅은 제1 온도보다 200℃ 이상 더 낮은 제2 온도에서 수행되며, 제2 온도에 대한 상한이 300℃인 것을 특징으로 하는, 소스 기재로부터 박막을 박리시키는 방법.
  2. 제1항에 있어서, 제2 종의 용량이 제1 종의 용량보다 10% 이상 더 적은 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  3. 제1항에 있어서, 제1 종의 주입이 제2 종의 주입 전에 수행되는 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  4. 제1항에 있어서, 제1 종의 주입이 제2 종의 주입 후에 수행되는 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 소스 기재가 단일 결정, 다결정질 또는 비결정질 반도체 및 절연체로 이루어지는 군으로부터 선택되는 물질로 제조되는 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  6. 제5항에 있어서, 상기 소스 기재가 IV 반도체로부터 선택되는 물질로 제조되는 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  7. 제6항에 있어서, 상기 소스 기재가 규소로 제조된 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  8. 제5항에 있어서, 상기 소스 기재가 III 내지 V 족의 반도체 물질로 제조된 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  9. 제5항에 있어서, 상기 소스 기재가 LiNbO3 및 LiTaO3로 이루어진 군으로부터 선택되는 절연체로 제조된 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서, 제1 종이 수소인 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  11. 제10항에 있어서, 제1 종이 수소 H+인 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  12. 삭제
  13. 제1항 내지 제4항 중 어느 한 항에 있어서, 제2 종이 헬륨인 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  14. 제13항에 있어서, 헬륨이 1 x 1016 내지 5 x 1016 원자/cm2의 용량으로 주입되는 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  15. 제1항 내지 제4항 중 어느 한 항에 있어서, 제1 온도가 500℃이고, 제2 온도가 300℃ 미만인 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  16. 제1항 내지 제4항 중 어느 한 항에 있어서, 약화된 구역에서의 스플리팅 전에, 주입된 면에 의해 소스 기재가 목적 기재에 결합되는 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  17. 제16항에 있어서, 목적 기재가 비결정질 물질로 이루어진 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  18. 제17항에 있어서, 목적 기재가 용융 실리카로 이루어진 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  19. 제16항에 있어서, 목적 기재가 단일 결정 또는 다결정질 물질로 이루어진 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  20. 제19항에 있어서, 목적 기재가 사파이어로 이루어진 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  21. 제16항에 있어서, 소스 기재 및 목적 기재가 직접 결합에 의해 인접하게 접촉하게 되는 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  22. 제16항에 있어서, 스플리팅 후 열적 안정화 단계가 결합 계면으로 적용되는 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  23. 제1항 내지 제4항 중 어느 한 항에 있어서, 약화된 구역에서의 스플리팅 전에, 보강 층이 소스 기재의 주입 면 상에 적층되는 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  24. 삭제
  25. 제1항 내지 제4항 중 어느 한 항에 있어서, 스플리팅 단계가 3시간 이하로 행해지는 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
  26. 제1항 내지 제4항 중 어느 한 항에 있어서, 스플리팅 단계가 어떠한 중간 열처리없이, 주입 단계 후에 행해지는 것을 특징으로 하는 소스 기재로부터 박막을 박리시키는 방법.
KR1020057008067A 2002-11-07 2003-10-30 공동?주입후 온화한 온도에서 박막의 박리 방법 KR101122859B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR02/13935 2002-11-07
FR0213935A FR2847076B1 (fr) 2002-11-07 2002-11-07 Procede de detachement d'une couche mince a temperature moderee apres co-implantation
PCT/EP2003/013148 WO2004042779A2 (en) 2002-11-07 2003-10-30 Method of detaching a thin film at moderate temperature after co-implantation

Publications (2)

Publication Number Publication Date
KR20050060111A KR20050060111A (ko) 2005-06-21
KR101122859B1 true KR101122859B1 (ko) 2012-03-21

Family

ID=32116442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057008067A KR101122859B1 (ko) 2002-11-07 2003-10-30 공동?주입후 온화한 온도에서 박막의 박리 방법

Country Status (8)

Country Link
EP (1) EP1559139B1 (ko)
JP (2) JP4999272B2 (ko)
KR (1) KR101122859B1 (ko)
CN (1) CN1708843B (ko)
AU (1) AU2003298137A1 (ko)
FR (1) FR2847076B1 (ko)
TW (1) TWI294663B (ko)
WO (1) WO2004042779A2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
EP2293326A3 (en) 2004-06-10 2012-01-25 S.O.I.TEC Silicon on Insulator Technologies S.A. Method for manufacturing a SOI wafer
WO2006023289A2 (en) * 2004-08-18 2006-03-02 Corning Incorporated Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures
EP1792338A1 (en) 2004-09-21 2007-06-06 S.O.I.TEC. Silicon on Insulator Technologies S.A. Thin layer transfer method wherein a co-implantation step is performed according to conditions avoiding blisters formation and limiting roughness
CN101027769B (zh) 2004-09-21 2017-06-23 Soitec公司 具有对要键合表面的处理的转移方法
WO2006037783A1 (fr) 2004-10-04 2006-04-13 S.O.I.Tec Silicon On Insulator Technologies Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2907966B1 (fr) * 2006-10-27 2009-01-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat.
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
KR100873299B1 (ko) 2007-08-20 2008-12-11 주식회사 실트론 Ｓｓｏｉ 기판의 제조방법
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2949606B1 (fr) 2009-08-26 2011-10-28 Commissariat Energie Atomique Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation
FR2974944B1 (fr) * 2011-05-02 2013-06-14 Commissariat Energie Atomique Procédé de formation d'une fracture dans un matériau
KR101219358B1 (ko) * 2011-07-26 2013-01-21 삼성코닝정밀소재 주식회사 기판 분리 방법 및 이를 이용한 접합기판 제조방법
FR3045677B1 (fr) * 2015-12-22 2019-07-19 Soitec Procede de fabrication d'une couche monocristalline, notamment piezoelectrique
FR3045678B1 (fr) 2015-12-22 2017-12-22 Soitec Silicon On Insulator Procede de fabrication d'une couche piezoelectrique monocristalline et dispositif microelectronique, photonique ou optique comprenant une telle couche
JP6563360B2 (ja) * 2016-04-05 2019-08-21 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
CN106222754A (zh) * 2016-07-29 2016-12-14 成都立威讯科技有限公司 一种工艺精湛的蓝宝石分离方法
DE102016118268A1 (de) * 2016-09-27 2018-03-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines einkristallinen Substrats und mikromechanische Struktur

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187668A (ja) * 1997-09-04 1999-03-30 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
WO2000019499A1 (en) * 1998-09-30 2000-04-06 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Method for the transfer of thin layers of monocrystalline material onto a desirable substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187668A (ja) * 1997-09-04 1999-03-30 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
WO2000019499A1 (en) * 1998-09-30 2000-04-06 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Method for the transfer of thin layers of monocrystalline material onto a desirable substrate

Also Published As

Publication number Publication date
JP4999272B2 (ja) 2012-08-15
AU2003298137A8 (en) 2004-06-07
TW200423295A (en) 2004-11-01
JP2006505928A (ja) 2006-02-16
KR20050060111A (ko) 2005-06-21
CN1708843A (zh) 2005-12-14
AU2003298137A1 (en) 2004-06-07
WO2004042779A2 (en) 2004-05-21
WO2004042779A3 (en) 2004-09-23
JP2012084897A (ja) 2012-04-26
EP1559139A2 (en) 2005-08-03
FR2847076A1 (fr) 2004-05-14
CN1708843B (zh) 2010-08-18
FR2847076B1 (fr) 2005-02-18
TWI294663B (en) 2008-03-11
EP1559139B1 (en) 2013-05-29

Similar Documents

Publication Publication Date Title
KR101122859B1 (ko) 공동?주입후 온화한 온도에서 박막의 박리 방법
US7176108B2 (en) Method of detaching a thin film at moderate temperature after co-implantation
KR100614860B1 (ko) 원하는 기판 상에 단결정 물질의 박막을 전달하는 방법
US5877070A (en) Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US7919393B2 (en) Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7115481B2 (en) Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate
KR101120621B1 (ko) 이중이온주입후 박층의 카타스트로픽 이동 방법
US7772087B2 (en) Method of catastrophic transfer of a thin film after co-implantation
US20100289115A1 (en) Soi substrate and method for manufacturing soi substrate
US7977209B2 (en) Method for manufacturing SOI substrate
JP2006505928A5 (ko)
KR102026506B1 (ko) 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법
WO2004053961A1 (en) Manufacturing process for a multilayer structure
WO2008088559A1 (en) Method and structure for cleaning surfaces for bonding layer transfer substrates
KR20070019697A (ko) 반도체 층의 열처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 8