JPS5935425A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5935425A
JPS5935425A JP57145980A JP14598082A JPS5935425A JP S5935425 A JPS5935425 A JP S5935425A JP 57145980 A JP57145980 A JP 57145980A JP 14598082 A JP14598082 A JP 14598082A JP S5935425 A JPS5935425 A JP S5935425A
Authority
JP
Japan
Prior art keywords
substrate
ions
diffusion
semiconductor device
al2o3
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57145980A
Other languages
English (en)
Other versions
JPS6256653B2 (ja
Inventor
Takashi Yasujima
安島　隆
Jiro Oshima
次郎 大島
Yutaka Etsuno
越野　裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57145980A priority Critical patent/JPS5935425A/ja
Priority to US06/525,484 priority patent/US4515642A/en
Priority to DE8383108255T priority patent/DE3380237D1/de
Priority to EP83108255A priority patent/EP0103767B1/en
Publication of JPS5935425A publication Critical patent/JPS5935425A/ja
Publication of JPS6256653B2 publication Critical patent/JPS6256653B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体装置の製造方法に係り、特に深いＰＮ
接合を形成するためのアルミニウム友）の拡散に関する
。
〔発明の技術的背景〕
アルミニウムは、シリコン（Ｓｌ）中のＰ型不純物とし
ては最も大きな拡散定数りをもっている（一般に計算処
理の都合上拡散りは５で表わされ、アルミニウムは１２
００℃和圧二２．５μβである。ただしｈは時間の単位
である。この値はほう素（Ｂ）の約３．８倍となってい
る）０このため、Ａ／は数１０μの深いＰ型頭域を形成
するために広く用いられている。
この際、アルミニウムの導入方法としては、（１）ルツ
ボ法（第１図（ａ））　、（２）蒸着法（第１図（ｂ）
）、（３）イオン注入法（第１図（ｃ））、また拡散方
法としては、（１）封管拡散法（第１図（ａ））、（ａ
真空拡散法（第１図（ｄ））などが知られており、これ
らの導入方法及び拡散方法の組合せによりＰ型頭域を形
成している。
〔背景技術の問題点〕
しかしながら、これらの各方法において、アルミニウム
導入法は各々次の様な欠点がある。（１）ルツボ法は温
度、圧力によってＡＩの蒸気圧及びＭの表面状態が変化
し、濃度の制御が困難である〇オた、（２）蒸着法は通
常Ａ／とＳｔの合金化を防止するためＳｉ基板上にＰｏ
１ｙ−８ｔ等の薄膜を介してＡＩを蒸着しこれを拡散源
としているが、濃度の制御がやはり困難である。更に、
（３）イオン注入法は導入不純物量の精密制御が可能で
あるが固溶限（２ＸＩＯ”儂　）を越えるＡＩの導入が
不可能なため、適用が低濃度拡散（〜１０　ｌ７ｃａ−
”　）に限定甜てしまう。
また、従来の拡散法においては、（１）封管拡散法及び
（２）真空拡散法共に特殊な設備と技能が必要であり、
工程も複雑である。
〔発明の目的〕
この発明は、以上の従来技術の欠点を除去しようとして
成されたものであり、簡便で濃度制御性が良く、しかも
結晶性に優れたＡＩの導入が行なえる半導体装置の製造
方法を提供することを目的とするＣ 〔発明の概要〕 この目的を達成するため、この発明によれば、半導体基
板上にこの基板の一部もしくは全面に直接液するように
アルミナ膜を被着する工程と、アルミナ膜を介して半導
基板中にアルミニウム及びシリコンをイオン注入する工
程と、このイオン注入した半導体基板を熱処理する工程
とを具えるようにする。
〔発明の実施例〕
以下、添付図面に従ってこの発明の実施例を説する。
第２図はこの発明の実施例に係る工程図である。
この実施例によれば、結晶軸Ｎ　（１１１）、直径７６
朋、厚さ８０μ、比抵抗Ｐ＝１００〜１５０Ω−ＣｎＬ
のＳｔウェーハ２０を用いる。
先づ、第２図（ａ）　Ｋ示す様１ｃｓｔウェーハ加の一
生面にＣＶＤ法又はスパッタ法により１０１）ＯＡ７）
アルミナ（ＡＩＩ、ｏａ）膜２】を被着する。
次に、Ａ４０ｓ膜２１を介して、第２図（ｂ）ｖｃ示す
様にＳｉウェーハ茄中にＡＩ及びＳｔのイオン注入四を
行う。イオン注入の条件は、ＡＩＩ：　０．５〜５　Ｘ
　１０”ｆｆｉ”＜１５０　ＫｅＶ）　、　Ｓｌ　：　
１０′ｓ〜１０′６ｃｍ−”　（１５０ＫｅＶ）　トし
たＯＡｌとＳｉは質量数が近いため、同一エネルギ〜　
（１５０ＫｅＶ）でイオン注入した場合ピーク位置はほ
ぼ等しくなる０尚、ドーズ量Ｑｙ　＝　５　Ｘ　ＬＣＩ
’論−′の場合、注入後のピークａ度は約５　Ｘ　４０
”ｃ＋ｎ−”となり既に固溶限（２Ｘ１０”ｃＷＬ″″
２）を越えている。
ここで、更に開管拡散法により、第２図（ｃ）に示す様
に、１２００’Ｃ＝　６０時間の拡散をＮ！雰囲気中で
行なった結果、Ｐａ　＝加Ω／口、接合深さ約１００μ
のＰＮ接合ハが得られた。ただし、ＡＩ；ｖ）１゛−ズ
蛮％４＝５Ｘ１０１４ｃＩｎ（１５０ＫｅＶ）−９１の
ドーズ量Ｑｓｉ＝ＩＸ１０”ｃｒｒＬ（１５０ＫｅＶ）
である。
この様な方法によれば、第３図に示す様に、ＡＩの固溶
限を増大させることができることが分かった。すなわち
、ｋＡの固溶限をＡＩのドーズ量と電子顕微鏡によるい
わゆるＴＥＭ観察による結晶欠陥密度から決定したのが
、第３図に示すＳｔのドーズ量と固溶限との関係である
。これによればドーズ量Ｑｓｉ　＝　１　ｘ　１０”７
−”のときＡＩの固溶限は約７Ｘ１０’−であり、ドー
ズｉ　Ｑｓｉ＝　Ｉ　Ｘ　１０”ｃｒＩＬ　　のとき固
溶限は約３　Ｘ　１０”ｍ−”であり、前述の従来値（
２Ｘ　１０”（雇−３）に比べて増大し、高濃度の無欠
陥拡散がこの発明によって可能であることが確認できる
。
また、この実施例に係る半導体装置は、次の様な実験に
よってＡＩのアウトディフュージョン防止効果を確認す
ることができた。すなわち、Ｓｉ基板上に１００ＯＡの
Ａ／ｇｏｎ膜を被着したサンプル上にそれぞれ純Ａ／を
被着したウェーハ（５）及びＡＩ　−８１合金な被着し
たウェーハ（Ｂ）をサンプルとして、これらを１２００
’ｌ１ｌｌＡ６０時間窒素Ｎ２中で熱処理した後７ｍｍ
口の小部分に分割してリーク電流を測定する。ＩＯＶの
バイアス電圧をかけ１μＡ以上のリーク電流が流れたも
のを不良品としてカウントし、アウトディフュージョン
阻止能力を比較したのが第４図である。同図によれば、
サンプルＡ　（１）の良品率７８％に対してサンプルＢ
（Ａｌ−８ｔ）の良品率９８係と大幅な改善が見られ、
ＳｌがＡ−／ｇｏｓ膜中の拡散を抑制することが確認さ
れた。
〔発明の効果〕
この発明は、８１基板中にＡ　ｉ　！０３膜を介してＡ
Ｉ及びＳｔをイオン注入した後開管拡散によってＰＮ接
合を形成することにより、簡便で制御性の良いＡＩの導
入が行なえる半導体装置の製造方法を提供することがで
きる。また、Ｍと同時にＳｉケ注入することにより、　
Ａ１０Ｓｉ中での固７ａ限を増大させると共に、Ｓｌ再
結晶化の際の關析核としてＡＩの偏析を制御し結晶性を
改善することができる。更に、Ａ　ＩＩ　５ＯａＸ’ｔ
　ＡＡのアウトディフュージョン防止膜として用いるが
、ＳｉはＡ　ｌｘ　Ｏ３中のＡ／拡散を制御しＡＡｔＯ
ｓ膜のＡ／拡散阻止能力を高めることができる。
【図面の簡単な説明】
第１図は従来のＡＩの導入法及び拡散法を示す図、第２
区はこの発明の実施例を示す工程図、第３図はこの発明
によりＡＩの固溶限が増大することを示す説明図、第４
図はこの発明によりアウトディフュージョンが防止され
ることを示す説明図である。 加・・・Ｓ１ウエーハ、２］・・・Ａ／！α膜、η・・
・イオン注入、田・・・ＰＮ接合。 出願人代理人　　　猪　　股　　　　　清馬３図 第４図 手続補正書 昭和団年８月ｌ？日 特許庁長官　　　若　杉　和　夫　殿 １、事件の表示 昭和５７年特許願第１４５９８０号 ２、発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係　特許出願人 （３０７）東京芝浦電気株式会社

Claims (1)

  1. 【特許請求の範囲】 １、半導体基板の一生面にアルミナ膜を積層被着する工
    程と、前記アルミナ膜を介して半導体基板中にアルミニ
    ウム及びシリコンをイオン注入する工程と、このイオン
    注入した半導体基板を熱処理する工程とを具えて成る半
    導体装置の製造方法。 ２、特許請求の範囲第１項記載の方法において、前記ア
    ルミナ膜の厚さは１００ＯＡ　まで積層被着する様にし
    て成る半導体装置の製造方法。 ３、特許請求の範囲第１項又は第２項記載の方法におい
    て、前記イオン注入は１５０ＫｅＶＴアルミニウムを０
    ．５７５７−５Ｘ１０　まｆｃ’／す’　７　ｌｘ　１
    ０　”　〜１０１＠ｃＩｒＬ−”だけ注入して行うよう
    にして成る半導体装置の製造方法。 ４、特許請求の範囲第１項乃至第３項のいずれかに記載
    の方法において、前記熱処理は開管拡散であるようにし
    て成る半導体装置の製造方法０５、特許請求の範囲第４
    項記載の方法において、前記開管拡散による熱処理は窒
    素ガスをもって１２００℃、６０時時間性するようにし
    て成る半導体装置の製造方法。
JP57145980A 1982-08-23 1982-08-23 半導体装置の製造方法 Granted JPS5935425A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57145980A JPS5935425A (ja) 1982-08-23 1982-08-23 半導体装置の製造方法
US06/525,484 US4515642A (en) 1982-08-23 1983-08-22 Method of forming deep aluminum doped silicon by implanting Al and Si ions through alumina layer and device formed thereby
DE8383108255T DE3380237D1 (en) 1982-08-23 1983-08-22 Method of producing a semiconductor device by ion-implantation and device produced by the method
EP83108255A EP0103767B1 (en) 1982-08-23 1983-08-22 Method of producing a semiconductor device by ion-implantation and device produced by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57145980A JPS5935425A (ja) 1982-08-23 1982-08-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5935425A true JPS5935425A (ja) 1984-02-27
JPS6256653B2 JPS6256653B2 (ja) 1987-11-26

Family

ID=15397409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57145980A Granted JPS5935425A (ja) 1982-08-23 1982-08-23 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4515642A (ja)
EP (1) EP0103767B1 (ja)
JP (1) JPS5935425A (ja)
DE (1) DE3380237D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324822B1 (ko) * 1999-12-28 2002-02-28 박종섭 반도체소자의 게이트 산화막 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4732867A (en) * 1986-11-03 1988-03-22 General Electric Company Method of forming alignment marks in sapphire
US4786608A (en) * 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
DE4114162A1 (de) * 1990-05-02 1991-11-07 Nippon Sheet Glass Co Ltd Verfahren zur herstellung eines polykristallinen halbleiterfilms
US5264070A (en) * 1990-10-09 1993-11-23 Motorola, Inc. Method of growth-orientation of a crystal on a device using an oriented seed layer
JPH0626196A (ja) * 1992-04-14 1994-02-01 Keisuke Itou コンクリート型枠の固定方法及び該方法に使用する保持金物
GB2323706B (en) * 1997-03-13 2002-02-13 United Microelectronics Corp Method to inhibit the formation of ion implantation induced edge defects

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1269359A (en) * 1968-08-22 1972-04-06 Atomic Energy Authority Uk Improvements in or relating to semiconductors and methods of doping semiconductors
BE756040A (fr) * 1969-09-15 1971-02-15 Western Electric Co Procede pour former, par implantation d'ions, une zone localisee dans un corps de semi-conducteur
JPS5012995B1 (ja) * 1970-02-09 1975-05-16
US3925106A (en) * 1973-12-26 1975-12-09 Ibm Ion bombardment method of producing integrated semiconductor circuit resistors of low temperature coefficient of resistance
JPS51123562A (en) * 1975-04-21 1976-10-28 Sony Corp Production method of semiconductor device
US4111719A (en) * 1976-12-06 1978-09-05 International Business Machines Corporation Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium
DE2917455A1 (de) * 1979-04-30 1980-11-13 Ibm Deutschland Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
JPS55151349A (en) * 1979-05-15 1980-11-25 Matsushita Electronics Corp Forming method of insulation isolating region
JPS5795625A (en) * 1980-12-04 1982-06-14 Toshiba Corp Manufacture of semiconductor device
DE3138960A1 (de) * 1981-09-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erzeugung elektrisch leitender schichten

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324822B1 (ko) * 1999-12-28 2002-02-28 박종섭 반도체소자의 게이트 산화막 제조방법

Also Published As

Publication number Publication date
DE3380237D1 (en) 1989-08-24
US4515642A (en) 1985-05-07
JPS6256653B2 (ja) 1987-11-26
EP0103767B1 (en) 1989-07-19
EP0103767A2 (en) 1984-03-28
EP0103767A3 (en) 1986-06-11

Similar Documents

Publication Publication Date Title
JPS5935425A (ja) 半導体装置の製造方法
RU2368034C1 (ru) Способ изготовления структуры кремний на изоляторе
JPS59138332A (ja) 半導体装置の製造方法
JP6524862B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JPH0297015A (ja) 熱処理方法
JP6680378B2 (ja) Ｓｏｉウェーハ
JPS6342112A (ja) 多結晶シリコン薄膜の形成方法
JPS58157139A (ja) 窒化モリブデン膜の気相成長方法
CN110429031B (zh) 一种降低砷化镓薄膜材料中缺陷的方法
Majni et al. Substrate effects in Si-Al solid phase epitaxial growth
Lee et al. Extended bulk defects induced by low‐energy ions during partially ionized beam deposition
JP3507108B2 (ja) バイアススパッタリング法による堆積膜形成方法
JPH0247836A (ja) 半導体装置の製造方法
JPS6276514A (ja) 半導体装置の製造方法
JPS63283013A (ja) 多結晶シリコン薄膜の形成方法
JPH0216724A (ja) 半導体装置の製造方法
JPS6235512A (ja) 半導体単結晶薄膜の製造方法
JPS61232675A (ja) 多結晶薄膜トランジスタとその製造方法
JPS60734A (ja) 半導体装置とその製造方法
JPH049866B2 (ja)
JPS58153775A (ja) 薄膜の製造方法
JPS61137317A (ja) 半導体装置用電極材料
JPS583221A (ja) イオンビ−ム堆積法
JPS5935426A (ja) 半導体装置の高濃度不純物拡散法
JPS63193520A (ja) 多結晶シリコン薄膜の製造方法