JPS6256653B2 - - Google Patents
Info
- Publication number
- JPS6256653B2 JPS6256653B2 JP57145980A JP14598082A JPS6256653B2 JP S6256653 B2 JPS6256653 B2 JP S6256653B2 JP 57145980 A JP57145980 A JP 57145980A JP 14598082 A JP14598082 A JP 14598082A JP S6256653 B2 JPS6256653 B2 JP S6256653B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- semiconductor device
- manufacturing
- film
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 11
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 9
- 239000007787 solid Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000005204 segregation Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31616—Deposition of Al2O3
- H01L21/3162—Deposition of Al2O3 on a silicon body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Physical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法に係り、特に
深いPN接合を形成するためのアルミニウム
（Al）の拡散に関する。
深いPN接合を形成するためのアルミニウム
（Al）の拡散に関する。
アルミニウムは、シリコン（Si）中のＰ型不純
物としては最も大きな拡散定数Ｄをもつている
（一般に計算処理の都合上拡散Ｄは√で表わさ
れ、アルミニウムは1200℃で√2.5μ／ｈ〓
である。ただしｈは時間の単位である。この値は
ほう素(B)の約3.8倍となつている）。このため、Al
は数10μの深いＰ型領域を形成するために広く用
いられている。
物としては最も大きな拡散定数Ｄをもつている
（一般に計算処理の都合上拡散Ｄは√で表わさ
れ、アルミニウムは1200℃で√2.5μ／ｈ〓
である。ただしｈは時間の単位である。この値は
ほう素(B)の約3.8倍となつている）。このため、Al
は数10μの深いＰ型領域を形成するために広く用
いられている。
この際、アルミニウムの導入方法としては、(1)
ルツボ法（第１図ａ）、(2)蒸着法（第１図ｂ）、(3)
イオン注入法（第１図ｃ）、また拡散方法として
は、(1)封管拡散法（第１図ａ）、(2)真空拡散法
（第１図ｄ）などが知られており、これらの導入
方法及び拡散方法の組合せによりＰ型領域を形成
している。
ルツボ法（第１図ａ）、(2)蒸着法（第１図ｂ）、(3)
イオン注入法（第１図ｃ）、また拡散方法として
は、(1)封管拡散法（第１図ａ）、(2)真空拡散法
（第１図ｄ）などが知られており、これらの導入
方法及び拡散方法の組合せによりＰ型領域を形成
している。
しかしながら、これらの各方法において、アル
ミニウム導入法は各々次の様な欠点がある。(1)ル
ツボ法は温度、圧力によつてAlの蒸気圧及びAl
の表面状態が変化し、濃度の制御が困難である。
また、(2)蒸着法は通常AlとSiの合金化を防止する
ためSi基板上にPoly−Si等の薄膜を介してAl蒸着
しこれを拡散源としているが、濃度の制御がやは
り困難である。更に、(3)イオン注入法は導入不純
物量の精密制御が可能であるが固溶限（２×1019
cm-3）を越えるAlの導入が不可能なため、適用が
低濃度拡散（〜1017cm-3）に限定されてしまう。
ミニウム導入法は各々次の様な欠点がある。(1)ル
ツボ法は温度、圧力によつてAlの蒸気圧及びAl
の表面状態が変化し、濃度の制御が困難である。
また、(2)蒸着法は通常AlとSiの合金化を防止する
ためSi基板上にPoly−Si等の薄膜を介してAl蒸着
しこれを拡散源としているが、濃度の制御がやは
り困難である。更に、(3)イオン注入法は導入不純
物量の精密制御が可能であるが固溶限（２×1019
cm-3）を越えるAlの導入が不可能なため、適用が
低濃度拡散（〜1017cm-3）に限定されてしまう。
また、従来の拡散法においては、(1)封管拡散法
及び(2)真空拡散法共に特殊な設備と技能が必要で
あり、工程も複雑である。
及び(2)真空拡散法共に特殊な設備と技能が必要で
あり、工程も複雑である。
この発明は、以上の従来技術の欠点を除去しよ
うとして成されたものであり、簡便で濃度制御性
が良く、しかも結晶性に優れたAlの導入が行な
える半導体装置の製造方法を提供することを目的
とする。
うとして成されたものであり、簡便で濃度制御性
が良く、しかも結晶性に優れたAlの導入が行な
える半導体装置の製造方法を提供することを目的
とする。
この目的を達成するため、この発明によれば、
半導体基板上にこの基板の一部もしくは全面に直
接接するようにアルミナ膜を被着する工程と、ア
ルミナ膜を介して半導体基板中にアルミニウム及
びシリコンをイオン注入する工程と、このイオン
注入した半導体基板を熱処理する工程とを具える
ようにする。
半導体基板上にこの基板の一部もしくは全面に直
接接するようにアルミナ膜を被着する工程と、ア
ルミナ膜を介して半導体基板中にアルミニウム及
びシリコンをイオン注入する工程と、このイオン
注入した半導体基板を熱処理する工程とを具える
ようにする。
以下、添付図面に従つてこの発明の実施例を説
する。
する。
第２図はこの発明の実施例に係る工程図であ
る。この実施例によれば、結晶軸Ｎ（111）、直径
76mm、厚さ800μ、比抵抗Ｐ＝100〜150Ω−cmの
Siウエーハ２０を用いる。
る。この実施例によれば、結晶軸Ｎ（111）、直径
76mm、厚さ800μ、比抵抗Ｐ＝100〜150Ω−cmの
Siウエーハ２０を用いる。
先づ、第２図ａに示す様にSiウエーハ２０の一
主面にCVD法又はスパツタ法により1000Åのア
ルミナ（Al2O3）膜２１を被着する。
主面にCVD法又はスパツタ法により1000Åのア
ルミナ（Al2O3）膜２１を被着する。
次に、Al2O3膜２１を介して、第２図ｂに示す
様にSiウエーハ２０中にAl及びSiのイオン注入２
２を行う。イオン注入の条件は、Al：0.5〜５×
1015cm-2（150KeV）、Si：1013〜1016cm-2
（150KeV）とした。AlとSiは質量数が近いため、
同一エネルギー（150KeV）でイオン注入した場
合ピーク位置はほぼ等しくなる。尚、ドーズ量Ｑ
Al＝５×1014cm-2の場合、注入後のピーク濃度は
約５×1019cm-3となり既に固溶限（２×1019cm
-3）を越えている。
様にSiウエーハ２０中にAl及びSiのイオン注入２
２を行う。イオン注入の条件は、Al：0.5〜５×
1015cm-2（150KeV）、Si：1013〜1016cm-2
（150KeV）とした。AlとSiは質量数が近いため、
同一エネルギー（150KeV）でイオン注入した場
合ピーク位置はほぼ等しくなる。尚、ドーズ量Ｑ
Al＝５×1014cm-2の場合、注入後のピーク濃度は
約５×1019cm-3となり既に固溶限（２×1019cm
-3）を越えている。
ここで、更に開管拡散法により、第２図ｃに示
す様に、1200℃、60時間の拡散をN2雰囲気中で
行なつた結果、Ps＝30Ω／口、接合深さ約100μ
のPN接合２３が得られた。ただし、Alのドーズ
量ＱAl＝５×1014cm-2（150KeV）、Siのドーズ量
ＱSi＝１×1016cm-2（150KeV）である。
す様に、1200℃、60時間の拡散をN2雰囲気中で
行なつた結果、Ps＝30Ω／口、接合深さ約100μ
のPN接合２３が得られた。ただし、Alのドーズ
量ＱAl＝５×1014cm-2（150KeV）、Siのドーズ量
ＱSi＝１×1016cm-2（150KeV）である。
この様な方法によれば、第３図に示す様に、
Alの固溶限を増大させることができることが分
かつた。すなわち、Alの固溶限をAlのドーズ量
と電子顕微鏡によるいわゆるTEM観察による結
晶欠陥密度から決定したのが、第３図に示すSiの
ドーズ量と固溶限との関係である。これによれば
ドーズ量ＱSi＝１×1015cm-2のときAlの固溶限は
約７×1019cm-3であり、ドーズ量ＱSi＝１×1016
cm-2のとき固溶限は約３×1020cm-3であり、前述
の従来値（２×1019cm-3）に比べて増大し、高濃
度の無欠陥拡散がこの発明によつて可能であるこ
とが確認できる。
Alの固溶限を増大させることができることが分
かつた。すなわち、Alの固溶限をAlのドーズ量
と電子顕微鏡によるいわゆるTEM観察による結
晶欠陥密度から決定したのが、第３図に示すSiの
ドーズ量と固溶限との関係である。これによれば
ドーズ量ＱSi＝１×1015cm-2のときAlの固溶限は
約７×1019cm-3であり、ドーズ量ＱSi＝１×1016
cm-2のとき固溶限は約３×1020cm-3であり、前述
の従来値（２×1019cm-3）に比べて増大し、高濃
度の無欠陥拡散がこの発明によつて可能であるこ
とが確認できる。
また、この実施例に係る半導体装置は、次の様
な実験によつてAlのアウトデイフユージヨン防
止効果を確認することができた。すなわち、Si基
板上に1000ÅのAl2O3膜を被着したサンプル上に
それぞれ純Alを被着したウエーハ(A)及びAl−Si
合金を被着したウエーハ(B)をサンプルとして、こ
れらを1200℃、60時間窒素N2中で熱処理した後
７mm口の小部分に分割してリーク電流を測定す
る。10Vのバイアス電圧をかけ１μＡ以上のリー
ク電流が流れたものを不良品としてカウントし、
アウトデイフユージヨン阻止能力を比較したのが
第４図である。同図によれば、サンプル（Al）
の良品率78％に対してサンプルＢ（Al−Si）の良
品率98％と大幅な改善が見られ、SiがAl2O3膜中
の拡散を抑制することが確認された。
な実験によつてAlのアウトデイフユージヨン防
止効果を確認することができた。すなわち、Si基
板上に1000ÅのAl2O3膜を被着したサンプル上に
それぞれ純Alを被着したウエーハ(A)及びAl−Si
合金を被着したウエーハ(B)をサンプルとして、こ
れらを1200℃、60時間窒素N2中で熱処理した後
７mm口の小部分に分割してリーク電流を測定す
る。10Vのバイアス電圧をかけ１μＡ以上のリー
ク電流が流れたものを不良品としてカウントし、
アウトデイフユージヨン阻止能力を比較したのが
第４図である。同図によれば、サンプル（Al）
の良品率78％に対してサンプルＢ（Al−Si）の良
品率98％と大幅な改善が見られ、SiがAl2O3膜中
の拡散を抑制することが確認された。
この発明は、Si基板中にAl2O3膜を介してAl及
びSiをイオン注入した後開管拡散によつてPN接
合を形成することにより、簡便で制御性の良い
Alの導入が行なえる半導体装置の製造方法を提
供することができる。また、Alと同時にSiを注入
することにより、AlのSi中での固溶限を増大させ
ると共に、Si再結晶化の際の偏析核としてAlの偏
析を制御し結晶性を改善することができる。更
に、Al2O3膜をAlのアウトデイフユージヨン防止
膜として用いるが、SiはAl2O3中のAl拡散を制御
しAl2O3膜のAl拡散阻止能力を高めることができ
る。
びSiをイオン注入した後開管拡散によつてPN接
合を形成することにより、簡便で制御性の良い
Alの導入が行なえる半導体装置の製造方法を提
供することができる。また、Alと同時にSiを注入
することにより、AlのSi中での固溶限を増大させ
ると共に、Si再結晶化の際の偏析核としてAlの偏
析を制御し結晶性を改善することができる。更
に、Al2O3膜をAlのアウトデイフユージヨン防止
膜として用いるが、SiはAl2O3中のAl拡散を制御
しAl2O3膜のAl拡散阻止能力を高めることができ
る。
第１図は従来のAlの導入法及び拡散法を示す
図、第２図はこの発明の実施例を示す工程図、第
３図はこの発明によりAlの固溶限が増大するこ
とを示す説明図、第４図はこの発明によりアウト
デイフユージヨンが防止されることを示す説明図
である。 ２０……Siウエーハ、２１……Al2O3膜、２２
……イオン注入、２３……PN接合。
図、第２図はこの発明の実施例を示す工程図、第
３図はこの発明によりAlの固溶限が増大するこ
とを示す説明図、第４図はこの発明によりアウト
デイフユージヨンが防止されることを示す説明図
である。 ２０……Siウエーハ、２１……Al2O3膜、２２
……イオン注入、２３……PN接合。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の一主面にアルミナ膜を積層被着
する工程と、前記アルミナ膜を介して半導体基板
中にアルミニウム及びシリコンをイオン注入する
工程と、このイオン注入した半導体基板を熱処理
する工程とを具えて成る半導体装置の製造方法。 ２ 特許請求の範囲第１項記載の方法において、
前記アルミナ膜の厚さは1000Åまで積層被着する
様にして成る半導体装置の製造方法。 ３ 特許請求の範囲第１項又は第２項記載の方法
において、前記イオン注入は150KeVでアルミニ
ウムを0.5〜５×1015cm-2またシリコンを1013〜
1016cm-2だけ注入して行うようにして成る半導体
装置の製造方法。 ４ 特許請求の範囲第１項乃至第３項のいずれか
に記載の方法において、前記熱処理は開管拡散で
あるようにして成る半導体装置の製造方法。 ５ 特許請求の範囲第４項記載の方法において、
前記開管拡散による熱処理は窒素ガスをもつて
1200℃、60時間実行するようにして成る半導体装
置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145980A JPS5935425A (ja) | 1982-08-23 | 1982-08-23 | 半導体装置の製造方法 |
| DE8383108255T DE3380237D1 (en) | 1982-08-23 | 1983-08-22 | Method of producing a semiconductor device by ion-implantation and device produced by the method |
| EP83108255A EP0103767B1 (en) | 1982-08-23 | 1983-08-22 | Method of producing a semiconductor device by ion-implantation and device produced by the method |
| US06/525,484 US4515642A (en) | 1982-08-23 | 1983-08-22 | Method of forming deep aluminum doped silicon by implanting Al and Si ions through alumina layer and device formed thereby |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145980A JPS5935425A (ja) | 1982-08-23 | 1982-08-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5935425A JPS5935425A (ja) | 1984-02-27 |
| JPS6256653B2 true JPS6256653B2 (ja) | 1987-11-26 |
Family
ID=15397409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57145980A Granted JPS5935425A (ja) | 1982-08-23 | 1982-08-23 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4515642A (ja) |
| EP (1) | EP0103767B1 (ja) |
| JP (1) | JPS5935425A (ja) |
| DE (1) | DE3380237D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626196A (ja) * | 1992-04-14 | 1994-02-01 | Keisuke Itou | コンクリート型枠の固定方法及び該方法に使用する保持金物 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4732867A (en) * | 1986-11-03 | 1988-03-22 | General Electric Company | Method of forming alignment marks in sapphire |
| US4786608A (en) * | 1986-12-30 | 1988-11-22 | Harris Corp. | Technique for forming electric field shielding layer in oxygen-implanted silicon substrate |
| IT1248789B (it) * | 1990-05-02 | 1995-01-30 | Nippon Sheet Glass Co Ltd | Metodo per la produzione di una pellicola di semiconduttore policristallino |
| US5264070A (en) * | 1990-10-09 | 1993-11-23 | Motorola, Inc. | Method of growth-orientation of a crystal on a device using an oriented seed layer |
| GB2323706B (en) * | 1997-03-13 | 2002-02-13 | United Microelectronics Corp | Method to inhibit the formation of ion implantation induced edge defects |
| KR100324822B1 (ko) * | 1999-12-28 | 2002-02-28 | 박종섭 | 반도체소자의 게이트 산화막 제조방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1269359A (en) * | 1968-08-22 | 1972-04-06 | Atomic Energy Authority Uk | Improvements in or relating to semiconductors and methods of doping semiconductors |
| BE756040A (fr) * | 1969-09-15 | 1971-02-15 | Western Electric Co | Procede pour former, par implantation d'ions, une zone localisee dans un corps de semi-conducteur |
| JPS5012995B1 (ja) * | 1970-02-09 | 1975-05-16 | ||
| US3925106A (en) * | 1973-12-26 | 1975-12-09 | Ibm | Ion bombardment method of producing integrated semiconductor circuit resistors of low temperature coefficient of resistance |
| JPS51123562A (en) * | 1975-04-21 | 1976-10-28 | Sony Corp | Production method of semiconductor device |
| US4111719A (en) * | 1976-12-06 | 1978-09-05 | International Business Machines Corporation | Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium |
| DE2917455A1 (de) * | 1979-04-30 | 1980-11-13 | Ibm Deutschland | Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung |
| JPS55151349A (en) * | 1979-05-15 | 1980-11-25 | Matsushita Electronics Corp | Forming method of insulation isolating region |
| JPS5795625A (en) * | 1980-12-04 | 1982-06-14 | Toshiba Corp | Manufacture of semiconductor device |
| DE3138960A1 (de) * | 1981-09-30 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur erzeugung elektrisch leitender schichten |
-
1982
- 1982-08-23 JP JP57145980A patent/JPS5935425A/ja active Granted
-
1983
- 1983-08-22 EP EP83108255A patent/EP0103767B1/en not_active Expired
- 1983-08-22 US US06/525,484 patent/US4515642A/en not_active Expired - Lifetime
- 1983-08-22 DE DE8383108255T patent/DE3380237D1/de not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626196A (ja) * | 1992-04-14 | 1994-02-01 | Keisuke Itou | コンクリート型枠の固定方法及び該方法に使用する保持金物 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0103767B1 (en) | 1989-07-19 |
| JPS5935425A (ja) | 1984-02-27 |
| EP0103767A2 (en) | 1984-03-28 |
| EP0103767A3 (en) | 1986-06-11 |
| DE3380237D1 (en) | 1989-08-24 |
| US4515642A (en) | 1985-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0269349B1 (en) | Method of making an article comprising a buried SiO2 layer | |
| US3852120A (en) | Method for manufacturing ion implanted insulated gate field effect semiconductor transistor devices | |
| US4776925A (en) | Method of forming dielectric thin films on silicon by low energy ion beam bombardment | |
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| JPS6256653B2 (ja) | ||
| US4784964A (en) | EPI defect reduction using rapid thermal annealing | |
| JPH0361346B2 (ja) | ||
| JP3179065B2 (ja) | 半導体素子の製造方法 | |
| US6664171B2 (en) | Method of alloying a semiconductor device | |
| JPH01151232A (ja) | 半導体装置の製造方法 | |
| JP2744022B2 (ja) | 半導体装置の製造方法 | |
| Jelenkovic et al. | Effect of deposition conditions on stability of sputtered oxide in MOS structures | |
| JPH01103873A (ja) | 半導体装置の製造方法 | |
| KR910006090B1 (ko) | 반도체 장치의 금속막 다층 배선 제조방법 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH01202816A (ja) | 半導体装置の製造方法 | |
| JPH02301132A (ja) | 半導体基板にアルミニウム拡散層を形成する方法 | |
| RU2014671C1 (ru) | Способ изготовления фоточувствительного прибора с зарядовой связью | |
| JPS6132433A (ja) | 半導体装置の製造方法 | |
| JPS5821423B2 (ja) | 半導体装置の処理方法 | |
| JPH02301130A (ja) | 半導体装置の製造方法 | |
| JPH0380542A (ja) | 半導体集積回路装置 | |
| JPH0492415A (ja) | ＧａＡｓウェハおよびその製造方法ならびにＧａＡｓウェハへのイオン注入方法 | |
| JPH0964051A (ja) | シリコンウエーハ及びその製造方法 |