KR910006090B1 - 반도체 장치의 금속막 다층 배선 제조방법 - Google Patents
반도체 장치의 금속막 다층 배선 제조방법 Download PDFInfo
- Publication number
- KR910006090B1 KR910006090B1 KR1019880004544A KR880004544A KR910006090B1 KR 910006090 B1 KR910006090 B1 KR 910006090B1 KR 1019880004544 A KR1019880004544 A KR 1019880004544A KR 880004544 A KR880004544 A KR 880004544A KR 910006090 B1 KR910006090 B1 KR 910006090B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- silicon
- aluminum metal
- semiconductor device
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000010936 titanium Substances 0.000 claims abstract description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 150000001875 compounds Chemical class 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- -1 silicon ions Chemical class 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- 239000004411 aluminium Substances 0.000 abstract 2
- 238000000137 annealing Methods 0.000 abstract 1
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1a-d도는 종래의 반도체 장치의 금속막 배선 제조방법을 설명하기 위한 각 단계별 수직 단면도.
제2a-e도는 본 발명의 반도체 장치의 금속막 배선 제조방법을 설명하기 위한 각 단계별 수직 단면도.
제3a-d도는 본 발명의 다른 금속막 배선 제조방법을 설명하기 위한 각 단계별 수직 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 산화막 2 : 알루미늄 금속막(Al-1% Si)
3 : 티탄 금속막 4 : 실리콘 기판
5 : 알루미늄 금속막(Al-2%이상 Si)
6 : 스파이크
본 발명은 반도체 장치의 금속막 제조방법에 관한 것으로 특히, 다층배선 공정시 알루미늄 금속을 실리콘기판에 접속시킬 때 알루미늄 금속막과 실리콘 면과의 접촉면에서 나타나게 되는 스파이크(spike)현상을 방지하기 위한 반도체 장치의 금속막 다층 배선 제조방법에 관한 것이다.
현재까지 널리 사용되고 있는 금속막 배선 제조방법은 제1도에 도시하고 있는 바와 같이, 실리콘 기판(4)상에 산화막(1)을 기르고 여기에 개구(7)를 낸다(제1a도 참조).
다음, 알루미늄 금속막(Al-1% Si : 1%의 실리콘이 포함된 알루미늄)(2)을 침적한다(제1b도 참조). 상기 알루미늄 금속막(2)위에 티탄(Ti) 금속막(3)을 침적하고(제1c도 참조) 알로어(Alloy) 공정을 실시한다(제1d도 참조).
이와 같은 종래의 금속막 배선공정에서, 티탄 금속막(3)은 다층 배선 공정시 상기 알루미늅 금속막(2)의 힐록(Hillock)이나 일렉트로마이그레이션(Electromigration)을 최소화시킬 목적으로 사용되는데, 상기 티탄 금속막(3)은 알루미늄 금속과 알루미늄속에 함유된 실리콘과 더불어 3상화합물(Al5Ti7Si12)을 생성시키기 때문에, 원래 스파이크 현상을 방지할 목적으로 첨가시킨 알루미늄 속의 1% 실리콘이 일부 소모되는 결과를 가져오게 된다.
이러한 상태에서 알로이를 실행하게 되면 실리콘 기판(4)표면에 있는 원자들이 알루미늄 금속으로 확산되어, 상기 실리콘 기판(4)(4)과 알루미늄 금속막(2)과의 계면에서는 스파이크(6)가 발생되는 문제가 있게 된다.
본 발명은 상기된 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 다층의 금속막 배선 공정시 실리콘 기판과 알루미늄 금속막과의 계면에서 스파이크 현상이 발생되는 것을 효과적으로 방지할 수 있게 되면서 또한 금속 배선막에서의 힐록이나 일렉트로마이그레이션 현상을 효과적으로 억제할 수 있게 되는 반도체 장치의 금속막 다층 배선 제조방법을 제공하는데 있는 것이다.
본 발명의 특징은 실리콘 기판 위에 형성되는 1%의 실리콘을 포함하는 알루미늄 금속막상에 실리콘 이온을 주입하고 열처리를 실행하여, 실리콘 기판과 알루미늄 금속막과의 계면에서 스파이크가 일어나는 것을 방지할 수 있게 되는 반도체 장치의 금속막 다층 배선 제조방법에 있는 것이다.
본 발명의 일실시예에 대하여 첨부도면에 따라 상세하게 설명하면 다음과 같다.
제2도에 도시한 바와 같이,
(A) 실리콘 웨이퍼(4)상에 산화막(1)을 기르고 여기에 개구(7)를 낸다.
(B) 1%의 실리콘을 함유한 알루미늄 금속막(2)을 1μm두께로 형성한다.
이때 스파터링(sputtering)방식으로 250℃의 온도에서 5kw의 출력으로 상기 알루미늄 금속막(2)을 침적한다.
(C) 실리콘 이온을 상기 알루미늄 금속막(2)에 주입한다.
이때 에너지는 50kev, 실리콘 이온의 주입량은 이후에 공정에서 침적될 티탄 금속막(3)의 두께 및 열처리 온도에 따라 Al5Ti7Si12화합물이 생성되고도 알루미늄 금속막(2)에 1% 이상의 실리콘 원자가 남을 정도에 의하여 결정된다.
또한 실리콘을 알루미늄 금속막(2)에 주입시킬 때 상기 이온 주입 이외에 기체 및 고체 확산법 또는 화학적 기상증착법(CVD) 또는 물리적 기상증착법(PVD)을 이용할 수 있다.
(D) 티탄금속막(3)을 약 500Å의 두께로 침적한다. 이때 스파터링 방법을 통하여 2kw의 출력, 상온 0.4파스칼의 압력조건하에서 실시한다.
(E) 티탄금속막(3)이 덮인 알루미늄 금속막(2)을 확산로에서 열처리를 실시한다. 이때 15l/Min의 질소개스 500cc/Min의 수소개스 분위기로 400℃의 온도하에서 30분간 실시한다.
한편, 제3도는 본 발명의 다른 실시예를 나타낸 것으로, 상기 공정중 알루미늄 금속막(2) 형성시, 2%이상의 고농도 실리콘(Al-2%이상 Si)을 포함하는 알루미늄 금속막(5)을 상기한 스파터링 조건으로 형성하게 되는데, 이때에는 실리콘 이온 주입공정을 생략할 수 있게 된다.
이를 제3b도에 도시하고 있으며, 이후의 공정은 상기 공정과 동일하므로 이에 대한 설명은 생략한다.
이상에서 설명한 바와 같은 본 발명은 금속막의 힐록이나 일렉트로마이그레이션 현상을 감소시키기 위해 추가로 형성되는 티탄 금속막 때문에 발생되는 실리콘 기판과 알루미늄 금속막과의 계면에서의 스파이크 현상을 효과적으로 억제할 수 있게 되므로, 다층배선 공정시 수율향상과 불량율 감소에 따른 생산성 향상을 기대할 수 있는 잇점을 가지게 되는 것이다.
Claims (4)
- 힐록 또는 일렉트로 마이그레이션 방지용 금속을 사용하는 반도체 장치의 금속막 배선 제조방법에 있어서, 실리콘기판(4)위에 형성되는 1% 실리콘을 포함하는 알루미늄 금속막(2)상에 실리콘이온을 주입한 후 티탄 금속막(3)을 침적하고 열처리를 실행하여, 실리콘기판(4)과 상기 알루미늄 금속막(2)과의 계면에서 스파이크(6)발생이 억제되게 하는 것을 특징으로 하는 반도체 장치의 금속막 다층 배선 제조방법.
- 제1항에 있어서, 상기 알루미늄 금속막(2) 대신 2% 이상의 실리콘을 포함하는 알루미늄 금속막(5)을 침적하고 이온주입을 생략하는 것을 특징으로 하는 반도체 장치의 금속막 다층 배선 제조방법.
- 제1항에 있어서, 알루미늄 금속막(2)에 50kev 에너지로 주입되는 실리콘 이온의 양을 조절하여 Al5Ti7Si12화합물이 생성되고도 알루미늄 금속막(2)에 1% 이상의 실리콘 원자가 남게 되는 것을 특징으로 하는 반도체 장치의 금속막 다층 배선 제조방법.
- 제3항에 있어서, 실리콘 이온주입 방식이 기체 및 고체 확산법, 화학적 기상증착법, 물리적 기상증착법중 어느 하나의 방법으로 실행되는 것을 특징으로 하는 반도체 장치의 금속막 다층 배선 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880004544A KR910006090B1 (ko) | 1988-04-21 | 1988-04-21 | 반도체 장치의 금속막 다층 배선 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880004544A KR910006090B1 (ko) | 1988-04-21 | 1988-04-21 | 반도체 장치의 금속막 다층 배선 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890016635A KR890016635A (ko) | 1989-11-29 |
| KR910006090B1 true KR910006090B1 (ko) | 1991-08-12 |
Family
ID=19273761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880004544A KR910006090B1 (ko) | 1988-04-21 | 1988-04-21 | 반도체 장치의 금속막 다층 배선 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910006090B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100462763B1 (ko) * | 2002-06-18 | 2004-12-20 | 동부전자 주식회사 | 반도체 소자의 알루미늄 배선 형성 방법 |
-
1988
- 1988-04-21 KR KR1019880004544A patent/KR910006090B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890016635A (ko) | 1989-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| US5232871A (en) | Method for forming a titanium nitride barrier layer | |
| KR100298970B1 (ko) | 실리콘 집적 회로 제조 방법 | |
| US5175126A (en) | Process of making titanium nitride barrier layer | |
| JP3358328B2 (ja) | 高融点金属膜の成膜方法 | |
| GB2290166A (en) | Wiring structure and method of manufacture | |
| JPS61203636A (ja) | 耐熱金属シリサイド層の形成方法 | |
| KR910006090B1 (ko) | 반도체 장치의 금속막 다층 배선 제조방법 | |
| CA1238429A (en) | Low resistivity hillock free conductors in vlsi devices | |
| JPH08279558A (ja) | 半導体装置の製造方法 | |
| JPH0691094B2 (ja) | 半導体装置の製造方法 | |
| JPH03147328A (ja) | 半導体装置の製造方法 | |
| IE911059A1 (en) | Process and apparatus for producing conductive layers or¹structures for circuits integrated on the very largest scale | |
| US6291337B1 (en) | Elimination of cracks generated after a rapid thermal process step of a semiconductor wafer | |
| JPS63181422A (ja) | 窒化チタン膜の形成方法 | |
| JP3109091B2 (ja) | 半導体装置の製造方法 | |
| JPS6256653B2 (ko) | ||
| US5877031A (en) | Method for forming a metallic barrier layer in semiconductor device | |
| JP3206527B2 (ja) | 半導体装置の製造方法 | |
| KR920010123B1 (ko) | 금속 배선막 형성방법 | |
| JP3179065B2 (ja) | 半導体素子の製造方法 | |
| KR100310468B1 (ko) | 반도체 소자의 장벽금속막 형성방법 | |
| KR19980015266A (ko) | 콜리메이터를 이용한 반도체장치의 콘택 형성방법 | |
| KR19980033883A (ko) | 반도체 디바이스의 금속배선 형성방법 | |
| KR960026241A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010706 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |