JPH0297015A

JPH0297015A - 熱処理方法

Info

Publication number: JPH0297015A
Application number: JP24932388A
Authority: JP
Inventors: Shigeharu Matsushita; 重治松下; Daijiro Inoue; 大二朗井上
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-10-03
Filing date: 1988-10-03
Publication date: 1990-04-09
Anticipated expiration: 2009-08-03
Also published as: JPH0658893B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は■−ｖ族化合物半導体の熱処理方法に関する。

（ロ）　従来の技術デバイスの高速化、高周波化に伴い、従来のＳ（からＧ
ａＡｓ等の■−ｖ族化合物半導体が結晶材料として重要
性を増している。

ところで、蒸気圧の高い元素を含む■−ｖ族化合物半導
体、たとえば蒸気圧の高いＡｓを含むＧａＡｓ等でデバ
イスを製造する場合、製造玉野で高温処理すると蒸気圧
の高い元素が解離し結晶欠陥を生じる問題が生じる。

現在、デバイスの高集積化に伴い、結晶材料における不
純物導入層の均一化が要求され、デバイス工程において
イオン注入法が主流をなしている。

しかし、不平衡過程であるイオン注入により半導体へ不
純物原子を添加すると照射損傷と呼ばれる、イオンの連
鎖衝突による格子欠陥が生じる。

イオン注入によって誘起された照射損傷を除去し、注入
不純物を適正な格子位置に導入し電気的に活性化するた
めに、イオン注入後に高温（８００°Ｃ以上）で熱処理
する必要がある。

従って、イオン注入を用いた場合、元素の解離が発生し
ない熱処理を行なう必要があり、この種の熱処理方法と
して、化合物半導体基板上に母体結晶構成原子の外部拡
散阻止能が高い窒化シリコン（Ｓ　Ｉ　Ｎ）膜を形成し
て行なうキャップアニール法く例えば、特開昭６０−１
４８１２９号公報）がある。

従来、ＳｉＮ膜を用いてキャップアニールを行なう場合
、ＳｉＮ膜の作製には低温形成（２００〜３５０℃）可
能な容量結合型のプラズマＣＶＤ装置が用いられてきた
。しかし、こガ装置では酸素等の不純物が形成されたＳ
ｉＮ膜に混入するため、外部拡散阻止能が低下したり、
該ＳｉＮ膜が損傷を受け、この損傷によって化合物半導
体基板も大きな損傷を受けるという問題があった。また
、近年ＳｉＮ膜の内部応力の制御が容易に行なえる電子
サイクロトロン（ＥＣＲ）プラズマＣＶＤ装置が開発き
れ、不純物汚染が少なくキルツブアニール時に殆んど損
傷を受けないＳｉＮ膜の作製が可能となった（Ｄ、　Ｉ
ｎｏｕｅ　ｅｔ、ａ！、Ｅｌｅｃｔｒｏｃｈｅｍｉｃａ
ｌ　５ｏｃｉｅｔｙＦａｌｌ　ｍｅｅｔｉｎｇ　（１９
８７）　Ｐ２Ｓ５−５５７参照。）が、まだ完全に損傷
を受けないＳｉＮ膜を作製するには至っていない。

（ハ）発明が解決しようとする課題上述したように、ＥＣＲプラズマＣＶＤ装置により作製
したＳｉＮ膜であっても、キ〜・シブアニール時に該Ｓ
ｉＮ膜は僅かな損傷を受ける。

そし−Ｃ１この損傷により化合物半導体基板とＳｉＮ膜
の界面に空間が形成され、この空間に基板表面のＶ族原
子がぬけ、前記主面上に縦（３００〜５００人）、横（
３００〜５００人）の穴〈ビ・・・トと称する。）が発
生する。

このような、欠陥により、完成後の素子の素子特性を劣
化させるという問題がある。

本発明は上記問題に鑑み為されたものであり、前記ピッ
トの発生を抑制し、素子特性を劣化１１することのない
熱処理方法を提供しようとするものである。

（ニ）課題を解決するための手段本発明はイオン注入層が形成された■−■族化合物半導
体基板上に屈折率が２．２以上の第１のＳｉＮ膜を形成
する工程と、前記第１のＳｉＮ膜上に応力が引張応力の
第２のＳ　ｉ　Ｎ膜を形成する工程と、前記イオン注入
層を加熱する工程と、を含むことを特徴とする熱処理方
法である。

（ホ）作用本発明者は化合物半導体基板上に屈折率が２．２以上の
第１のＳｉＮ膜を形成してキャップアニルを行なうこと
によりビットの発生を大幅に抑制できることを見出した
。これは屈折率が大きい（２，２以上）と、ＳｉＮ膜中
のＳｔの構成比が大きい傾向にあり、第１のＳｉＮ膜が
僅かな損傷を受け（第２のＳｉＮ膜により応力を調整し
ても、なお僅かな損傷を受ける）ても化合物半導体基板
上に形成された酸化膜とＳ（の強い結合力により、化合
物半導体基板とＳｉＮ膜の界面に空間が形成され難いか
らと考えられる。

また、屈折率が大きいＳｉＮ膜は応力が圧縮応力となる
ことが多く該ＳｉＮ膜は破損し易いが、第１のＳｉＮ膜
上に応力が引張応力の第２のＳｉＮ膜を形成し、全体（
すなわち、第１のＳｉＮ膜と第２のＳｉＮ膜を−とみる
）としての応力を引張応力とすることで、ＳｉＮ膜の破
損を防ぐことができる。尚、ＳｉＮ膜が圧縮応力のとき
に膜破損が生じ引張応力のときに膜破損が生じないこと
が既に確認されている。

（へ）実施例本発明の実施例を第１図の説明図に基づいて説明する。

まず、半絶縁性ＧａＡｓ基板（１）にイオン注入を行な
いイオン注入層く４〉を形成するうこのときの条件は注
入イオンがＳｉ“、注入エネルギーが３０ＫｅＶ、注入
ドース量が２　Ｘ　ＩＱ１３　Ｃｍ　−ｔ−ｃ’ある。

読いて、基板（１）上にＥＣＲプラズマＣｖＤ法にＪす
ＳｉＮ膜のＳｔの構成比（Ｓｉ／Ｎ）が大きい第１のＳ
ｉＮ膜（２）を約３０人形成する。二の第１のＳｉＮ膜
（２）は第２図の○印及びＸ印の合計１６通りの条件で
形成した。また、図中の破線よりも右側の領域の条件で
形成したＳｉＮ膜の屈折率は２．２以上となる。

次に、第１のＳｉＮ［（２＞上にＥＣＲプラズマＣＶＤ
法により第２（７）ＳｉＮ膜（３）ヲ約７００人形成す
る。このときの条件は５ｉＨａ／Ｎ２流量比が０．４、
マイクロ波パワーが６００Ｗである。また、この第２の
ＳｉＮ膜（３）の応力は引張応力となり、屈折率は１．
９となる。

尚、ＳｉＮ膜の屈折率の測定には偏光解析法を用いた。

上述の如く第１のＳｉＮ膜（２〉の作製条件を変えて作
製した１６８ｉ類のサンプルの夫々に８５０℃、５　ｓ
ｅｃの熱処理を施す。

そして、各サンプルのピットの発生状態を調べると、Ｏ
印の条件のときのサンプルにはピットが全んど発生して
おらず、Ｘ印の条件のときのサンプルにはピットが発生
していた。即ち、屈折率が２．２以上となる○印の条件
で形成された第１のＳｉＮ膜（２）を備えたサンプルに
はピットが全んど発生しないことが確認された。

また、マイクロ波パワーが３００Ｗのときのサンプル（
Ｏ印（ａ　）（ｂ　）（ｃ　Ｈｄ　））のシートキャリ
ア濃度をファンデアポウ測定により測定した。この測定
結果に基づ＜ＳｉＨ４／Ｎｔａ量比とシートキャリア濃
度の関係を第３図に示す。第３図において、口印は第１
のＳｉＮ膜（２）が無く、第２のＳｉＮ膜（３）のみで
８５０°Ｃ１５ｓｅｃの熱処理を施したときのシートキ
ャリア濃度である。この測定結果よりピットが殆ど発生
しなかったサンプル（○印（ａ）（ｂ）（ｃ）（ｄ））
のシートキャリア濃度は第２のＳｉＮ膜（３）のみの場
合と略凹等か、それ以北の値を示しており、第１のＳｉ
Ｎ膜（２）の存在による電気的特性の劣化はないと判断
できる。

（ト）発明の効果本発明は以上の説明から明らかな如く、熱処理を施して
も殆どピットが発生しないので、完成後の素子の素子特
性を劣化きせることはない。

【図面の簡単な説明】

第１図は本発明の詳細な説明ｒるための説明図、第２図
は５ｉＨａ／Ｎ２流量比とマイクロ波パワーの関係を示
す図、第３図は５（Ｈ４７Ｎ２流量比とシートキャリア
濃度の関係を示す図である。く１）・・・■−ｖ族化合物半導体基板、（２）・・・
第１のＳｉＮ膜、（３）・・・第２のＳｉＮ膜、（４）
・・・イオン注入泗。

Claims

【特許請求の範囲】

１、イオン注入層が形成されたIII−Ｖ族化合物半導体
基板上に屈折率が２．２以上の第１のＳｉＮ膜を形成す
る工程と、前記第１のＳｉＮ膜上に応力が引張応力の第
２のＳｉＮ膜を形成する工程と、前記イオン注入層を加
熱する工程と、を含むことを特徴とする熱処理方法。