DE2133979A1 - Verfahren zur Herstellung einer Halb leiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halb leiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung

Info

Publication number
DE2133979A1
DE2133979A1 DE19712133979 DE2133979A DE2133979A1 DE 2133979 A1 DE2133979 A1 DE 2133979A1 DE 19712133979 DE19712133979 DE 19712133979 DE 2133979 A DE2133979 A DE 2133979A DE 2133979 A1 DE2133979 A1 DE 2133979A1
Authority
DE
Germany
Prior art keywords
semiconductor
zone
oxide
layer
activators
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712133979
Other languages
English (en)
Other versions
DE2133979C3 (de
DE2133979B2 (de
Inventor
Johannes Arnoldus Kooi Else Paffen Maria Magdalena Mathilda Simons Peter Johannes Phihppus Gerardus Eindhoven Appels (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2133979A1 publication Critical patent/DE2133979A1/de
Publication of DE2133979B2 publication Critical patent/DE2133979B2/de
Application granted granted Critical
Publication of DE2133979C3 publication Critical patent/DE2133979C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

FHN.4960. Va/EVH.
GÜNTHER M. DAVID Patentassessor
Anmelder: N.Y. PHILIPS' GLOEILAMPENFABRiEKEN Akte,
Anmeldung vom. ^
AuU If } 1
Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung.
Die Erfindung "bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper, der an einer Oberfläche örtlich mit einem wenigstens teilweise in den Körper versenkten Oxydmuster versehen ist, das an eine Zone grenzt, die wenigstens an ihrer Grenzfläche mit dem versenkten Oxyd völlig von einem sowohl an das Oxyd als auch an die Zone grenzenden Halbleitergebiet umgeben ist, dessen Leitfähigkeitseigenschaften von denen der Zcne verschieden sind. Weiterhin bezieht sich die Erfindung auf eine durch dieses Verfahren hergestellte Halbleiteranordnung.
Dabei wird, wenn mehrere Oxydschichten vorhanden sind, unter einem versenkten Oxydmuster eine Oxydschicht verstanden, die dicker als eine angrenzende Oxydschicht ist und sich bis zu einer gröaseren Tiefe als diese Oxydschioht in dem Halbleiterkörper erstreckt.
109883/1662
Halbleiterstrukturen mit einem Oxydmuster und einer Zone der obenbeschriebenen Art sind "bekannt und können besonders vorteilhaft in integrierten Schaltungen, z.B. für Iaolierungazwecke, Anwendung finden. Dabei können im Vergleich zu üblicheren Strukturen, die kein veraenktes Oxydmuster enthalten, wesentliche Vorteile erhalten werden, und zwar inabesondere höhere Durchachlagaapannungen und niedrigere Kapazitäten, während auaaardem in vielen Fällen eine erhebliche Räumeraparung erzielt werden kann; insbesondere lassen ψ sich auch Strukturen erhalten, die nebeneinander liegende Isolierschichten enthalten, deren Dicke sehr verschieden iat, aber die eine gemeinsame, praktisch ebene Oberfläche besitzen.
Die Herateilung derartiger Strukturen iat jedoch häufig schwierig und umständlich und erfordert meiatens die Anwendung zusätzlicher Maakierungsschichten und oft auch die Anwendung zusätzlicher epitaktischer Schichten und/oder Diffusionsschritte. Dadurch ergeben sich bei der Anwendung dieser günstigen Strukturen in der Praxis oft grosse Probleme.
. Die vorliegende Erfindung bezweckt u.a., ein einfachea und
praktiaches Veifahren zu schaffen, durch das die erwähnte Struktur unter Verwendung einer Mindestanzahl von Bearbeitungsschritten erhalten werden kann.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass eine Anordnung mit der gewünschten Struktur unter Verwendung einer einzigen Maskierungsschicht erhalten werden kann , die sowohl gegen Dotierung als auch gegen Oxydation maskiert, wobei zwischen äiesen Bearbeitungen nur das verwendete Fenster in der Maskierungsschicht vergrössart werden soll.
Ein Verfahren der eingangs erwähnten Art ist nach dei Erfindung
109883/166 2
dadurch gekennzeichnet, dass auf der erwähnten Oberfläche eine sowohl gegen Dotierung als auch gegen Oxydation maskierende Schicht mit mindesten« einer for die Aktivatoren durchlässigen Oeffnung angebracht wird; dass durch diese Oeffnung das unterliegende HaIbleitergebiet mit Aktivatoren dotiert wird; dass anschliessend unter Entfernung-eines Teiles der Maskierungsschicht wenigstens ein nicht mit den erwähnten Aktivatoren dotierter Teil der Oberfläche, der den dotierten Teil praktisch völlig umgibt, frei gelegt wird, wonach der unmaskierte Teil der Oberfläche oxydiert wird, wobei während dieser Oxydation daa Oxydmuster gebildet wird und die Aktivatoren weiter in den Körper hineindiffundiert und die erwähnte Zone bilden.
Unter Aktivatoren sind in dieser Anmeldung ausser Donatoren und Akzeptoren auch Materialien zu verstehen, die andere elektrische Eigenschaften des Halbleitermaterials, z.B. die Lebensdauer von Minoritätsladungsträgern, bestimmen.
Unter einer für Aktivatoren durchlässigen Oeffnung ist nicht nur eine Oeffnung zu verstehen, innerhalb deren die Halbleiteroberfläche völlig unbedeckt ist, sondern auch eine Oeffnung, innerhalb deren die Halbleiteroberfläche völlig oder teilweise mit einer Schicht überzogen ist, die für die erwähnten Aktivatoren durchlässig ist, im Gegensatz zu der maskierenden Schicht. Es ist nicht notwendig, dass die Oeffnung einen völlig ununterbrochenen Rand aufweist; sie kann z.B. auch aus einem Spalt bestehen, dessen Enden nicht von der maskierenden Schicht begrenzt werden.
Der nicht dotierte Oberflächenteil umgibt nach der Erfindung den dotierten Teil vorzugsweise vollständig, obgleich dies unter Umetönden an einem eehr kleinen Teil des Umfangs, z.B. an Enden einer apaltförraigen Oeffnung der obenerwähnten Art, nicht der Fall sein kann,
109883/1662
k 2133973
Durch das Verfahren nach der Erfindung wird unter Verwendung nur einer einzigen Maskierungschicht auf einfache V/eise die gewünschte Struktur erhalten, wobei vorzugsweise diese Maskierungsschicht wenigstens teilweise aus einem anderen Material als das anzubringende versenkte Oxydmuster besteht und wesentlich dünner als dieses Oxydmuster ist. Dadurch kann mit Hilfe allgemein üblicher Photoreservierungsverfahren eine grosse Genauigkeit bei der Maskierung und Aetzung erreicht werden.
Der wesentliche Vorteil der vorliegenden Erfindung besteht darin, dass sie ein Verfahren schafft, durch das ein dotiertes Gebiet auf einfache Weise in einen Halbleiterkörper versenkt und mittels einer Isolierschicht gegen die Oberfläche isoliert wird, wobei die Oberfläche nahezu flach bleibt. Dabei wird, insbesondere bei Dotierung mit Donatoratomen, in vielen Fällen vorteilhaft der Effekt benutzt, der darin besteht, dass eine diffundierte Cone während einer Oxydationsbehandlung vor dem Oxyd über eine grb'ssere Tiefe in den Körper hineingetrieben wird, erforderlichenfalls sogar über eine grössere Tiefe als die ursprüngliche Eindringtiefe der diffundierten Aktivatoren.
Je nach der besonderen Weise, auf die das erfindungsgemäase Verfahren durchgeführt wird, können viele interessante Strukturen für sehr verschiedene Anwendungen erhalten werden. So wird nach einer ersten besonderen Ausführungsform die erwähnte an das versenkte Oxyd grenzende Halbleiterzone mit Aktivatoren dotiert, wodurch diese Zone einen Leitfähigkeitstyp erhält, der dem des die Zone umgebenden und an das versenkte Oxyd grenzenden Hall>leitergebietes entgegengesetzt ist. Dadurch wird eine Struktur erhalten, die sich insbesondere zur Anwandung für Jaolie rün gs zwecks in integrierten Schaltungen oignet,
109883/1662
wobei sich z.B. die erwähnte dotierte HaIbIeiterzone an ein Substratvoa gleichen LeitfShigkeitstyps ansehliesst» wie dies bei der üblichen Trenndiffusion der Fall ist.
Nach einer anderen bevorzugten Ausführungsforns wird die Halbleiterzone i«it Aktivatoren dotiert, wodurch diese Zone den gleichen Leitfähigkeitstyp wie das die Zone umgebende und an das versenkte Oxyd grenzende Halbleitergebied aufweist, aber eine höhere Dotierungskonzentration als dieses Halbleitergebiet hat. Die dabei erhaltene Strtktur kann u.a. vorteilhaft zur Unterbrechung von InversionskanSlen verwendet werden, die 3ich unter dem versenkten Oxyd bilden könnten. Dabei wird dann die Dotierung der dotierten Zone derart hoch gewählt, dass eich in dieser Zone praktisch kein oder gar kein Inversionskanal bilden kann·
WShrend der Oxydation ergibt sich eine Volumenvergr5sserung, wobei das Volumen des gebildeten Oxyds grosser als das des oxydierten Halbleitermaterial ist. Das Oxydmuster wird infolgedessen über die Halbleiteroberfläche hinausragen. Dadurch werden Unebenheiten in der Oberfläche erhalten, die namentlich beim Anbringen einer Metallisierung störend sein können. Daher wird bei einer weiteren wichtigen Ausführung:= form nach der Erfindung vor der Oxydationsbehandlung, durch 'lie das Oxydmuster erhalten wird, wenigstens ein Teil der zu oxydierenden Halbleiteroberfläche einer Haterialentfernungsbehandlung unterworfen, wodurch in dieser Oberfläche eine Vertiefung gebildet wir'], wonach durch die dann folgende örtliche Oxydation die erhaltene Vertiefung wenigstens teilweise und vorzugsweise praktisch völlig au!i,.'f*füllt wirrt« Im letzteren Falle wird eine praktisch ebene Oberfläche des Z7>rper9 erhalten. Me Mäterialentfernungsbehandlung kann dabei ftine Aetzbeharrllun^,, sondern auch eine Oxydation und eine
109883/1662
anacbliessende Entfernung des Oxyds sein, welche Behandlung nötigenfalls wiederholt warden kann, um sine Vertiefung mit den gewünschten Abmessungen Ζϊ* erhalten«
Babei kann die Katerialentfernungsbeliandlung entweder vor der Anbringung der Kaskierungsschicht oöar naoh der Dotierung «na dem Freilegen des zu oxydierenden Oberflächentelies durchgeführt werden. Im. letzteren Falle soll naturgamäss eine Katerialentfernungsbebandlting gewählt werden, die die maskierende Schiebt praktisch nicht angreift, welche Behandlung beendet werden soll, wenn eine Tiefe erreicht wird, die geringer als die Tiefe des bereits mit Aktivatoren dotierten Gebietes ist.
Strukturen zur Isolierung von Inseln in integrierten Schaltungen werden vorteilhaft dadurch erhalten» dass nach 3er Dotierung ein ringförmiger Teil der Oberfläche frei gelegt wird, wonach durch Oxydation ein versenktes OxydsHster angebracht wird, das einen gegan diese Oxidationsbehandlung maskierten inselfömtigen Teil der Oberfläche völlig umgibt," wobei auf oder in dem an diesen inselformigen Oberflächenteil grenzenden HaIbIsitergebiet mindestens ein Halbleiterschaltßngselement angebracht wird. ¥nter einem ringförmigen Teil ist hier in allgemeinem· Sinne ein Teil in Form eines in sich geschlossenen Streifens zu verstehen, welche Form aber keineswegs rund zn sein braucht. Bas erhaltene ringförmige Oxydmuster kann dabei einfach ssinr aber bildet bei Anwendung in integrierten Schaltungen vorzugsweise einen Teil eines Rasters, das mindestens zwei inseiförmige gegen die erwähnte Oxydationsbehandlung maskierte Oberflächentelie umgibt. Zur Bildung von gegen den übrigen Teil des Halbleiterkorpers isolierten Inseln wird bei diesen bevorzugten Ausführungsfarmen vorteilhaft von einem Halbleiterkörper
103883/1662
ausgegangen, der eine an die Oberfläche grenzende Schicht von einem eiaten LeitfähigkeitBtyp enthält, die wenigstens örtlich auf einem Gebiet vom zweiten Leitfähigkeitstyp liegt, wobei das Oxydmuster über wenigstens einen Teil der Dicke dieser Schicht in die Schicht versenkt wird, und wobei durch Dotierung mit Aktivatoren vom zweiten Leitfähigkeitstyp eine an das versenkte Oxyd grenzende Zone vom zweiten Leitfähigkeitstyp gebildet wird, die sich an das erwähnte Gebiet vom zweiten Leitfähigkeitstyp anschliesst und mit diesem Gebiet ein zusammenhängendes Gebiet bildet, das zusammen mit dem versenkten Oxyd ein inselförmiges Gebiet der Schicht völlig begrenzt. Dabei kann daa Gebiet vom zweiten Leitfähigkeitstyp ein Substratgebiet sein, auf dem die Schicht vom ersten Leitfähigkeitstyp angebraoht ist. Unter Umständen kann es dabei vorteilhaft sein, dass das Oxydmuster über die ganze Dicke der Schicht versenkt wird, so dass die dotierte Zone vom zweiten Leitfähigkeitstyp in das Substratgebiet eindringt und z.B. die Bildung eines Inversionskanala an der Grenzfläche zwischen dem Oxydmuster und dem Substratgebiet verhindern kann. Dies ist Gegenstand der niederländischen Patentanmeldung
Nr. 70.10208 I. Dbb Gebiet vom zweiten Leitfähigkeitstyp kann auch eine vergrabene Schicht vom zweiten Leitfähigkeitstyp sein, die sich zwischen einem Substrat und einer epitaktischen Schicht von dem gleichen (ersten) Leitfähigkeitstyp befindet.
Die Erfindung bezieht sich ausserdera auf eine durch eine oder mehrere der obenbesGhriebenen Abwandlungen des erfindungsgemässen Verfahrens hergestellte Halbleiteranordnung.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargeetellt und werden im folgenden näher beschrieben. Es zeigen:
109883/1662
-Fig. 1 schematisch eine Draufsicht auf eine durch das Verfahren nach der Erfindung hergestellte Anordnung,
Fig. 2 schematisch einen Querschnitt längs der Linie II-II der Fig. 1 durch die Anordnung nach Fig. 1,
Fig. 3-6 schematische Querschnitte durch die Anordnung nach den Fig. 1 und 2 in aufeinander folgenden Herstellungsstufen,
Fig. 7 schematisch eine Draufsicht auf eine andere durch das erfindungsgemässe Verfahren hergestellte Anordnung,
Fig. 8 schematisch einen Querschnitt längs der Linie VIII-VIII durch die Anordnung nach Fig. 7,
Fig. 9-12 schematische Querschnitte durch die Anordnung nach den Fig. 7 und 6 in aufeinander folgenden Herstellungsstufen, und
Fig. 13 achematisch einen Querschnitt durch eine dritte Zuordnung, die durch das Verfahren nach der Erfindung hergestellt ist.
Die Figuren sind schematisch und nicht masstSblich gezeichnet, wobei der Deutlichkeit halber insbesondere die Abmessungen in der Dickenrichtung übertrieben gross dargestellt sind. Entsprechende Teile sind in der Regel mit den gleichen Bezugsziffern bezeichnet.
Fig. 1 ist eine Draufsicht und Fig. 2 ein Querschnitt längs der Linie II-II der Fig. 1 durch eine Auftreffplatte zur Umwandlung elektromagnetischer Strahlung in elektrische Signale, z.B. zur Anwendung in Aufnahmeröhren für Fernsehkameras, Diese Auftreffplatte besteht aus einer Siliciumplatte 1 aus n-leitendem Silicium mit einem spezifischen Widerstand von 8A.cm, die auf einer Seite mit strahlungaempfinclTichen Mesa-Diodenstrukturen mit pn-üebergHngen 2 versehen ist, die zwischen der Platte 1 und einer in diese Platte eindiffundierten p-leitenden Schicht 3 liegen. Die Dioden sind voneinander durch ein rasterförmigea Siliciumoxydmuster A getrennt,
109883/1662
das zum Teil in die Siliciumplatte versenkt ist. Dieses versenkte Oxyd 4 wird teilweise von einer n-leitenden Zone 5 mit einer höheren Dotierung als das die Zone umgebende Gebiet 1 begrenzt. Infolgedessen wird die Möglichkeit, dass sich die Erschöpfungsschichten benachbarter Dioden berühren, in erheblichem Masse beschränkt, während auch die Bildung eines Inversionskanals und somit eine unerwünschte elektrische Verbindung zwischen benachbarten Dioden verhindert wird. Ferner wird infolge des Unterschieds in der Dotierungskonzentration zwischen der Zone 5 und. dem Gebiet 1 ein Driftfeld erhalten, wodurch verhindert wird, dass örtlich unter der Einwirkung auffallender Strahlung generierte Ladungsträger sich zu einer anderen als der nächstliegenden Diode bewegen. Die η-leitende Zone 5 grenzt nicht an 'lie η-leitende Schicht 3f sondern ist von dieser Schicht durch das r.-leitende Gebiet 1 getrennt, so dass eine Herabsetzung der Durchschlagspannung der Dioden möglichst vermieden wird und die Diodenkapazität verhältnismässig niedrig bleibt.
Die Anordnung, die an sich eine neue, besonders günstige Ausfuhrungsform einer Auftreffplatte ist, kann auf übliche Weise in einer Aufnahmeröhre montiert werden. Dabei fällt z.B. die Strahlung auf die von der Schicht 3 abgekehrte Seite der Platte längs der Pfeil« in Fig. 2 ein, während die Platte auf der Seite der Schicht •/on einem ivlektronenstrahl abgetastet "wird, wobei ein Teil der Oberfl-fohe, auf die die Strahlung einfällt, mit einem (in Fig. schematise1" dargestellten) Anschlusskontakt 6 versehen ist, der sich vorzugsweise längs des ganzen Randes der Platte erstreckt. I-'ür WhiAtitl· Einzelheiten in bezug auf die Anordnung und die Wirkungsweise f.-iner derartigen Auftreffplatte sei z.B. auf den Artikel in "Bell !Jystem Technical Journal", Heft 48, 1969t 3. I48I - 1528 verwiesen.
109883/1662
BAD ORIGINAL.
Die beschriebene Anordnung lässt sich nach der Erfindung auf einfache Weise wie folgt herstellen (siehe Fig. 3 - 6).
Es wird von einer einkristallinen in der <111> -Richtung orientierter Platte aus n-leitendam Silicium mit einem spezifischen Widerstand von 8*l.am, einem Durchmesser von 25 mm und einer Dicke von 250/um ausgegangen. Von dieser Platte wird eine Oberfläche 7 flach poliert. Auf dieser Oberfläche wird anschliessend eine Siliciumnitridschicht 8 mit einer Dicke von 0,15/um durch Erhitzung in einer SiH. und NH, enthaltenden Atmosphäre bei einer Temperatur von 100O°C angebracht. Auf dieser Schicht 8 wird dann eine Siliciumoxydschicht mit einer Dicke von 0,2/um durch Erhitzung in einer SiH., C0„ urä H_ enthaltenden Atmosphäre angebracht. Für alle Einzelheiten der Techniken zum Anbringen der in diesem Beispiel und in den nachstehenden Ausführungsbeispielen genannten Siliciumnitrid- und Siliciumoxydschichten, sowie zum Aetzen dieser Schichten sei auf "Philips Research Reports", April 1970» S. 118 - 1J2 verwiesen; darin wird alle für den Fachmann notwendige Auskunft erteilt.
Unter Verwendung von in der Kalbleitertechnik allgemein üblichen Photoreservierungsverfahren werden dann in diese Doppelachicht aus Siliciumnitrid und Siliciumoxyd Oeffnungen in Form von Hüten 10 mit einer Breite von 5/um geätzt. Dadurch wird die Struktur nach Fig. 3 erhalten.
Anachliessend wird in diese Oeffnungen 10 Phosphor eindiffundiert, wobei die Nitrid-Oxydschicht (8, 9) als Diffusionsmaake dient. Dadurch werden n.leitende Zonen 5 (siehe Fig. 4) mit einer OberflSchenkonzentration von 10 Donatoratomen/cm erhalten. Dann wird die Oxydschicht 9 mit einer gepufferten NH.F-Löaung entfernt, wonach die Nitridschicht 8 mit Hilfe eines Photoreservie-
109883/1662
rungsverfahrens und unter Verwendung von Phosphorsäure als Aetzmittel teilweise entfernt wird, wobei ein Teil 10 der Oberfläche 7» eier nicht mit Phosphoratomen dotiert wird und der den von der Zona 5 eingenommenen dotierten Teil der Oberfläche 7 völlig umgibt, frei gelegt wird, so dass die Struktur nach Fig. 4 erhalten wird.
Anaehliessend wird die Platte 16 Stunden lang bei 10000G in bei 95°C gesättigtem Wasserdampf oxydiert. Dabei werden die mit der Siliciumnitridschicht überzogenen Teile nicht oxydiert, während die Nitridschicht 8 selber nur oberflächlich oxydiert wird. Während dieser Oxydationsbehandlung wird in dem nicht mit der Nitridschicht überzogenen Silicium örtlich ein Oxydmuster 4 gebildet, das über etwa 1 /um in das Silicium eindringt und etwa 1 /um über daa Silicium hinausragt. Die Zone 5 wird gleichfalls weitergeschoben und ihre Dicke nimmt infolge fortgesetzter Diffusion etwas zu. Nach Entfernung der Nitridschicht 8 in Phosphorsäure bei 1800C ist die Struktur nach Fig. 5 erhalten.
In die erhaltene Platte wird nun Bor eindiffundiert, wobei in dem nicht mit dem Oxydmuster 4 überzogenen Silicium eine p-leitende Oberflächenschicht 3 mit einer Dicke von 0,5/um und mit einer Oberflächenkonzentration von etwa 10 Akzeptoratomen/cm gebildet wird (siehe Fig. 6), Anschliessend wird die Siliciumscheibe auf geringe Dicke geätzt, bis eine Gesaratdicke von etwa 30/um erreicht ist, dadurch, dass die dem Oxydmuster 4 gegenüber liegende Oberfläche aljgeätzt wird, wonach die erhaltene Auftreffplatte erwünschtenfalls auf der Seite der Dioden gegebenenfalls noch mit weiteren Schichten zur Verbesserung der Wirkung der Auftreffplatte versehen wird. (Siehe in diesem Zusammenhang z.B. den bereits erwähnten Artikel in "Bell System Technical Journal"). Die Platte wird auf
109883/1662
übliche Weise mit einem Kontakt 6 versehen und in einer Aufnahme-• röhre montiert.
Das beschriebene Herstellungsverfahren kann auf vielerlei Weise abgeändert werden; dabei kann insbesondere die Dotierung statt durch Diffusion duroh Ionenimplantation erfolgen, wahrend auoh die Dioden 5 durch selektive Diffusion als Planardioden ausgebildet werden können. Ferner kann, indem vor der Oxydationsbehandlung an der Stelle des zu bildenden Oxydmuatere örtlich eine Aotsbehandlung durchgeführt wird, ein Oxydmuster erhalten werden, dessen obere Fläche praktisch mit der SiliciumoberflaOhe zusammenfällt oder sogar unterhalb- dieser Oberfläche liegt.
Fig. 7 ist eine Draufsicht auf und Fig. 8 ein Querschnitt längs der Linie VIII-VIII der Fig. 7 durch einen Teil einer integrierten Schaltung, die durch das erfindungsgemSsse Verfahren hergestellt ist. Der in den Fig. 8 gezeigte Teil enthält ein p-leitendos Substrat 21 aus Silicium mit einem spezifischen Widerstand von 5jx ·cm und einer Dicke von 250/um, auf dem eine Schicht aus n-leitendem Silicium 22 mit einem spezifischen Widerstand von 1jL»cm und einer Dicke von 4/um epitaktisch angewachsen ist. Die Schicht 22 ist durch ein rasterförmiges Siliciumoxydmuster 23 in Inseln unterteilt, welches Muster teilweise in die Schicht 22 versenkt ist und an eine p-leitende Zone 24 grenzt, die an ihrer Grenzfläche mit dem versenkten Oxyd 25 völlig von der Schicht 22 umgeben ist und sich an das Substrat 21 anschliesst.Diese Inselisolierung bildet den Gegenstand der gleichzeitig eingereichten deutschen Patentanmeldung "Halbleiteranordnung, insbesondere monolithische integrierte Schaltung, und Verfahren zu deren Herstellung", int. Akte PHN-4975. In einer der Inseln ist ein Transistor mit einer p-leitenden Basiszone 25 und einer η-leitenden Emitterzone 26 angebracht, wobei der Kollektor dieses Transistors durch die Schicht
109883/1662
gebildet wird. Die Zonen 22, 25 und 26 sind über Fenster 27, 28 bzw. 29 in einer auf der Oberfläche angebrachten Oxydschicht 30 mit Metallschichten 31» 32 bzw. 33 verbunden. In einer anderen Insel ist ein Widerstand angebracht, der aus einer p-leitenden Zone 34 besteht, die über Fenster 35 und 36 in der Oxydschicht 30 an die I'etallschicht 32, die zugleich mit der Basiszone 25 des Transistors verbunden ist, und an die Metallschicht 38 angeschlossen ist. Die Metallschichten sind in Fig. 7 schraffiert dargestellt.
Die beschriebene Anordnung wurde nach der Erfindung auf folgende Weise hergestellt (siehe Fig. 9 - 12). Ea wird (siehe Fig. 9) von einer Siliciumscheibe ausgegangen, die aus einem p-leitenden Substrat 21 mit einer η-leitenden epitaktischen Schicht 22 mit den obenerwähnten Abmessungen und Leitfähigkeitseigenschaften besteht. Darauf wird (siehe Fig. 10) eine 0,15/um dicke Schicht 39 aus Siliciumnitrid angebracht, die mit einer 0,2/um dicken Siliciumoxydschicht überzogen wird, und zwar auf gleiche Weise wie im vorangehenden Ausführungsbeispiel beschrieben wurde. In diese Doppelschicht werden Nuten 41 mit einer Breite von 5/um geätzt, über welche Nuten Bor eindiffundiert wird zur Bildung von p-leitenden Zonen 24 mit einer Oberflächenkonzentration von 5»10 Atomen/cm und einer Tiefe von etwa 2/um (siehe Fig. 10).
Anschliessend wird die Oxydschicht 40 mit einer NH.F-Pufferlösung entfernt, wonach die Nuten 41 in der Nitridschicht 39 erweitert werden, so dass ausser dem von der Zone 24 eingenommenen Oberflächonteil 43 auch ein nicht mit Bor dotierter Oberfl Sehenfeil 44, der den Teil 43 völlig umgibt, frei gelegt wird (siehe Fig. 11). Durch Oxydation wShrend 16 Stunden bei 10000C in bei 950C gesättigtem Wasserdampf wird dann das nicht mit der Nitrid-
109883/1662
schicht 39 überzogene Silicium oxydiert, so dass ein etwa 2 /um dickes Oxydmuster 23 gebildet wird (siehe Pig. 12), das über »2ine Dicke von etwa 1 /um in die Schicht 22 versenkt ist. Dabei wird die p-leitende Zone 24 weiter in das Silicium eingetrieben, und ihre Dicke nimmt durch Diffusion etwas zu, wobei diese Zone sich an des p-leitende Substrat 21 anschlieast.
Nach Entfernung der Schicht 39 in Phosphorsäure werden Rnschlies3end, nach der Anbringung einer neuen Oxydachicht 30 auf der Oberfläche, durch Anwendung allgemein Üblicher Maskierungs- und Diffusionstechniken die Zonen 25, 26 und 34 und die Metallschichten zum Erhalten der in Pig. 7 und 8 gezeigten Struktur angebrachte Diese Struktur sowie die Vorteile derselben sind im Detail in der
vorerwähnten gleichzeitig eingereichten noch nicht veröffentlichtön deutschen Patentanmeldung "Halbleiteranordnung, insbesondere monolithische integrierte Schaltung, und Verfahren zu deren Herstellung", int. Akte PHN-4973, beschrieben.
Fig. 13 zeigt im Querschnitt eine Anordnung, die durch eine Abwandlung des obenbeschriebenen Verfahrens erhalten=iat. Diese Anordnung unterscheidet sich darin von der vorangehenden Ausführungafcrm, daas auf einem Substrat 5I eine epitaktische Schicht 52 vom gleichen Leitfähigkeitstyp wie das Substrat 51 angebracht ist, wobei sich zwischen dem Substrat und der epitaktischen Schicht eine vergrabene Schicht 53. vom entgegengesetzten Leitfähigkoitstyp befindet. An diese vergrabene Schicht 53 achliessen sich Zonen 54 vom gleichen LeitfShigkeitatyp wie die Schicht 53 an, welche Zonen 54 auf der Oberseite an ein teilweise in das Silicium versenktes Oxydmuster 55 grenzen. Die Zonen 54 umschliessen mit der Schicht 53 ein inselfb'rmiges Gebiet der Schicht 52, das die Kollektorzone eines Transistors mit einer Basiszone 56 und einer Emitterzone 57 bildet. Dieses inselförmige Gebiet ist nun durch die pn-Ueberg8nge 58 und 59»
109883/1662
von denen im Betriebszustand stets mindestens einer gesperrt ist, gegen den Übrigen Teil des Halbleiterkörpers isoliert. Auch diese Anordnung bildet den Gegenstand der deutschen Patentanmeldung "Halbleiteranordnung, insIdesondere monolithische integrierte
Schaltung, und Verfahren zu deren Herstellung", int. Akte PHN-4973. Es dürfte einleuchten, daß die Anordnung nach Pig. 13 auf völlig gleiche V/eise wie bei der \rorangehenden Ausführungsform durch das erfindungsgemäße Verfahren erhalten werden kann und analoge Vorteile aufweist.
Die Erfindung beschränkt sich selbstverständlich nicht auf
die beispielsweise beschriebenen Ausführungaformen. Unter den vielen Abarten, die für den Fachmann im Rahmen der Erfindung möglich sind, kann u.a. die Anwendung von anderen Dotierungstechniken wie Ionenimplantation oder Dotierung ausgehend von einem Brunnen aus auf die Halbleiteroberfläche angebrachtes dotiertes Oxyd in Kombination mit Diffusion und/oder Ionenimplantation. Auch können andere Halbleitermaterialien, die ein brauchbares Oxydmuster bilden können, z.B. Siliciumcarbid, verwendet werden. Auch können statt Siliciumnitrid- oder kombinierter Siliciumnitrid-Silisiumoxydschichten Unter Umständen andere gegen Oxydation maskierende Schichten verwendet werden. Ferner ist es nicht notwendig, dass innerhalb der Oeffnungen 10 (Fig. 3) bzw. 4I (Fig. 10) die Halbleiteroberfläche völlig frei liegt; je nach der Dotierungsweise und den verwendeten Aktivatoren kann die Halbleiteroberfläche innerhalb dieser Oeffnungen auch mit einer fUr diese Aktivatoren durchlässigen Schicht überzogen sein. Weiterhin kann, nachdem die gegen Oxydation maskierende Schicht in ihre endgültige Form gebracht worden ist, die nicht mit dieser Schicht überzogene Siliciumoberfläche erwünschtenfalls durch Diffusion oder auf andere Weise dotiert werden, bevor das versenkte Oxydmuster angebracht wird.
109883/1862

Claims (9)

  1. PATENTM S PRUE CHE:
    1 J Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper, der an einer O"berf lache örtlich mit einem wenigstens teilweise in den Körper veiaenkten Oxydmusters versehen ist, das an eine Zone grenzt, die wenigstens an ihrer Grenzfläche mit dem versenkten Oxyd völlig von einem sowohl an das Oxyd als auch an die Zone grenzenden Halbleitergebiet umgeben ist, dessen Leitfähigkeitseigenschaften von denen der Zone verschieden sind, dadurch gekennzeichnet, dass auf der erwähnten Oberfläche eine sowohl gegen Dotierung als auch gegen Oxydation maskierende Sohicht mit mindestens einer für Aktivatoren durchlässigen Oeffnung angebracht wird; dass über dieae Oeffnung das unterliegende Halbleitergebiet mit Aktivatoren dotiert wird; dass anschliessend unter Entfernung eines Teiles der maskierenden Schicht wenigstens ein nicht mit den erwähnten Aktivatoren dotierter Teil der Oberfläche, der den dotierten Teil praktisch völlig umgibt, frei gelegt wird, wonach der unmaskierte Teil der Oberfläche oxydiert wird, während welcher Oxydation das Oxydmuster gebildet wird, wobei die Aktivatoren weiter in den Körper eindiffundieren und die erwähnte Zone bilden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterzone mit Aktivatoren dotiert wird, die in dieser Zone einen Leitfähigkeitstyp herbeiführen, der dem des die Zone umgebenden und an das versenkte Oxyd grenzenden Halbleitergebietes entgegengesetzt ist.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterzone mit Aktivatoren dotiert wird, die bewirken, dass diese Zone den gleichen Leitfähigkeitstyp wie daa die Zone umgebende
    109883/1662
    A1I
    und das versenkte Oxyd grenzende Halbleitergebiet aufweist, aber höher als dieses Halbleitergebiet dotiert ist.
  4. 4'. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass vor der Oxydationsbehandlung, durch die das Oxydmuster erhalten wird, wenigstens ein Teil der zu oxydierenden Halbleiteroberfläche einer Materialentfernungsbehandlung unterworfen wird, wodurch in der Oberfläche eine Vertiefung gebildet wird, wonach durch die dann folgende örtliche Oxydation die erhaltene Vertiefung wenigstens teilweise ausgefüllt wird.
  5. 5. Verfahren nach Anspruch 4» dadurch gekennzeichnet, dass die durch die Aetzbehandlung gebildete Vertiefung praktisch völlig ausgefüllt wird, um eine praktisch ebene Oberfläche des Körpers zu erhalten.
  6. 6. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass nach der Dotierung ein ringförmiger Teil der Oberfläche frei gelegt wird, wonach durch Oxydation ein versenktes Oxydmuster angebracht wird, das einen gegen diese Oxydationsbehandlung maskierten inseiförmigen Teil der Oberfläche völlig umgibt, und dass auf oder in dem an diesen inseiförmigen Oberflächenteil grenzenden Halbleitergebiet mindestens ein Halbleiterschaltungselement angebracht wird.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das üxydmuster in Form eines Rasters angebracht wird, das mindestens zwei inaelfSrmige gegen die erwähnte Oxydationsbehandlung maskierte Ober Πächenteile umgibt.
  8. 8. Verfahren nach Anspruch 6 oder 7» dadurch gekennzeichnet, dass von einem Halbleiterkörper ausgegangen wird, der eine an die Oberfläche grenzende Schicht von einem ersten Leitfähigkeitstyp enthält,
    109883/1662 8AD 0R)QlNAL
    / ö κ/.
    die wenigstens örtlich auf einem Gebiet vom zweiten Leitfähigkeitstyp liegt; dass das Oxydmuster über wenigstens einen Teil der Dicke dieser Schicht in die Schicht versenkt wird, und dass durch Dotierung mit Aktivatoren vom zweiten Leitfähigkeitstyp eine an das versenkte Oxyd grenzende Zone vom zweiten Leitfähigkeitatyp gebildet wird,
    die sich an das Gebiet vom zweiten Leitfähigkeitatyp anschliesst
    und mit diesem Gebiet ein zusammenhängendes Gebiet bildet, das zusammen mit dem versenkten Oxyd ein inselförmiges Gebiet der Schicht völlig begrenzt.
  9. 9. Halbleiteranordnung, die durch das Verfahren nach einem oder mehreren der vorangehenden Ansprüche hergestallt ist.
    109883/1862
DE2133979A 1970-07-10 1971-07-08 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE2133979C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7010207,A NL169121C (nl) 1970-07-10 1970-07-10 Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam, dat aan een oppervlak is voorzien van een althans ten dele in het halfgeleiderlichaam verzonken, door thermische oxydatie gevormd oxydepatroon.

Publications (3)

Publication Number Publication Date
DE2133979A1 true DE2133979A1 (de) 1972-01-13
DE2133979B2 DE2133979B2 (de) 1978-12-21
DE2133979C3 DE2133979C3 (de) 1979-08-23

Family

ID=19810547

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2133979A Expired DE2133979C3 (de) 1970-07-10 1971-07-08 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (12)

Country Link
US (1) US3755014A (de)
JP (1) JPS517551B1 (de)
AT (1) AT329116B (de)
BE (1) BE769732A (de)
CA (1) CA938032A (de)
CH (1) CH528821A (de)
DE (1) DE2133979C3 (de)
ES (1) ES393038A1 (de)
FR (1) FR2098322B1 (de)
GB (1) GB1352779A (de)
NL (1) NL169121C (de)
SE (1) SE367512B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2704471A1 (de) * 1976-02-16 1977-08-18 Philips Nv Verfahren zur herstellung einer halbleiteranordnung und anordnung, die durch anwendung dieses verfahrens hergestellt ist

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
NL7204741A (de) * 1972-04-08 1973-10-10
US3999213A (en) * 1972-04-14 1976-12-21 U.S. Philips Corporation Semiconductor device and method of manufacturing the device
US3810796A (en) * 1972-08-31 1974-05-14 Texas Instruments Inc Method of forming dielectrically isolated silicon diode array vidicon target
JPS5228550B2 (de) * 1972-10-04 1977-07-27
NL161301C (nl) * 1972-12-29 1980-01-15 Philips Nv Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.
JPS5242634B2 (de) * 1973-09-03 1977-10-25
JPS604590B2 (ja) * 1973-10-30 1985-02-05 三菱電機株式会社 半導体装置の製造方法
DE2409910C3 (de) * 1974-03-01 1979-03-15 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen einer Halbleiteranordnung
NL7506594A (nl) * 1975-06-04 1976-12-07 Philips Nv Werkwijze voor het vervaardigen van een halfge- leiderinrichting en halfgeleiderinrichting ver- vaardigd met behulp van de werkwijze.
JPS6028397B2 (ja) * 1978-10-26 1985-07-04 株式会社東芝 半導体装置の製造方法
US4381956A (en) * 1981-04-06 1983-05-03 Motorola, Inc. Self-aligned buried channel fabrication process
JPH01214136A (ja) * 1988-02-23 1989-08-28 Mitsubishi Electric Corp 半導体集積装置
US6693308B2 (en) * 2002-02-22 2004-02-17 Semisouth Laboratories, Llc Power SiC devices having raised guard rings

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA826343A (en) * 1969-10-28 Kooi Else Methods of producing a semiconductor device and a semiconductor device produced by said method
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
NL152707B (nl) * 1967-06-08 1977-03-15 Philips Nv Halfgeleiderinrichting bevattende een veldeffecttransistor van het type met geisoleerde poortelektrode en werkwijze ter vervaardiging daarvan.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2704471A1 (de) * 1976-02-16 1977-08-18 Philips Nv Verfahren zur herstellung einer halbleiteranordnung und anordnung, die durch anwendung dieses verfahrens hergestellt ist

Also Published As

Publication number Publication date
NL169121C (nl) 1982-06-01
NL7010207A (de) 1972-01-12
FR2098322A1 (de) 1972-03-10
NL169121B (nl) 1982-01-04
CA938032A (en) 1973-12-04
AT329116B (de) 1976-04-26
BE769732A (fr) 1972-01-10
FR2098322B1 (de) 1974-10-11
DE2133979C3 (de) 1979-08-23
ES393038A1 (es) 1973-08-16
SE367512B (de) 1974-05-27
CH528821A (de) 1972-09-30
JPS472520A (de) 1972-02-07
DE2133979B2 (de) 1978-12-21
ATA594071A (de) 1975-07-15
JPS517551B1 (de) 1976-03-09
GB1352779A (en) 1974-05-08
US3755014A (en) 1973-08-28

Similar Documents

Publication Publication Date Title
DE2133978C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2235533C3 (de) Halbleiterbauelement mit einem Ladungsspeicherelement
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2745857C2 (de)
DE1789206C3 (de) Feldeffekt-Transistor
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE2711562A1 (de) Halbleiteranordnung und deren herstellung
DE2133979A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2326751A1 (de) Halbleiter-speichervorrichtung und feldeffekttransistor, der fuer die verwendung in dieser vorrichtung geeignet ist
DE2253702B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1614356B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit komplementären Feldeffekttransistoren und Material zur Durchführung des Verfahrens
DE1944793A1 (de) Halbleiterbauelement
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2854174A1 (de) Halbleiteranordnung mit einer steuerbaren pin-diode und schaltung mit einer derartigen diode
DE68916045T2 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben.
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2403816A1 (de) Halbleiteranordnung und verfahren zur herstellung einer derartigen anordnung
DE2133977C3 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)