DE1614356B2 - Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit komplementären Feldeffekttransistoren und Material zur Durchführung des Verfahrens - Google Patents

Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit komplementären Feldeffekttransistoren und Material zur Durchführung des Verfahrens

Info

Publication number
DE1614356B2
DE1614356B2 DE1614356A DER0045192A DE1614356B2 DE 1614356 B2 DE1614356 B2 DE 1614356B2 DE 1614356 A DE1614356 A DE 1614356A DE R0045192 A DER0045192 A DE R0045192A DE 1614356 B2 DE1614356 B2 DE 1614356B2
Authority
DE
Germany
Prior art keywords
layer
transistor
oxide layer
source
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1614356A
Other languages
English (en)
Other versions
DE1614356A1 (de
Inventor
Peter Finderne N.J. Delivorias (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1614356A1 publication Critical patent/DE1614356A1/de
Publication of DE1614356B2 publication Critical patent/DE1614356B2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit mindestens zwei komplementären MOS-FET-Transistoren.
Der sogenannte MOS-Transistor (Metall-Oxyd-Halbleiter-Transistor) ist ein Feldeffektbauelement, das mit Majoritätsträgerleitung arbeitet und zwei im dichten Abstand voneinander in einer Substratschicht aus einkristallinem Halbleitermaterial angeordnete Hauptelektroden, bezeichnet als Quellen -und Senkenoder Abflußelektrode, aufweist, zwischen denen ein stromführender Kanal besteht. Ferner ist eine Steueroder Gitterelektrode zum Steuern des Ladungsträgerflusses im Kanal in Form einer am Kanal angeordneten Dünnschicht aus Isoliermaterial mit einem diese Isolierschicht überlagernden Metallfilm vorgesehen. Die Quellenelektrode, Abflußelektrode und Steuerelektrode sind mit Leitungsanschlüssen kontaktiert.
Wegen ihrer verhältnismäßig einfachen Herstellbarkeit sowie auf Grund ihrer elektrischen Eigenschaften kommen MOS-Transistoren für integrierte Halbleiterschaltungen vom monolithischen Typ, besonders für die Verwendung in Computern, in Frage. So können in Ziffernrechenanlagen Inverterstufen, welche die sogenannte NAND-Funktion (NICHTUND-Funktion) erfüllen, MOS-Transistorpaare vom entgegengesetzten (komplementären) Leitungstyp enthalten (»Electronics«, Band 37 (1964), Heft 32, S. 55 bis 58). Das heißt, in jedem solchen Transistorpaar ist ein Transistor vom η-Typ und der andere vom p-Typ. Die gleichzeitige Herstellung solcher Transistoren mit den gewünschten Eigenschaften beider Leitungstypen ist mit erheblichen Schwierigkeiten verbunden. Um dieses Problem zu lösen, wurde bereits vorgeschlagen, die verschiedenen Transistortypen jeweils in einer getrennten Insel aus Halbleitermaterial des entsprechenden Leitungstyps herzustellen und diese Inseln in ein isolierendes Substrat einzubetten (»Proceedings of the IEEE«, Band 52 [1964], Heft 12, S. 1447 bis 1450). Dieses Verfahren ist jedoch unter Umständen außerordentlich kostspielig, und die resultierenden Baugruppen oder Schaltungseinheiten sind in ihrem Aufbau ziemlich kompliziert.
ίο Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe anzugeben, das die Nachteile bekannter Anordnungen vermeidet und einfacher und damit kostengünstiger durchgeführt werden kann. Das erfindungsgemäße Verfahren ermöglicht es, die komplementären Transistortypen jeweils im gleichen Halbleiterkörper herzustellen.
Diese Aufgabe wird bei dem eingangs genannten Verfahren zur Herstellung einer integrierten HaIb-Ieiterbaugruppe erfindungsgemäß dadurch gelöst, daß die Oxydschicht, die auf der Oberfläche eines p-leitenden Substrats des einen Transistors zwischen einem η-leitenden Quellen- und Senkengebiet aufgebracht ist, mit Ionen beschossen wird, wodurch an der Grenzfläche zwischen dem Substrat und der Oxydschicht ein η-leitender Inversionsschichtkanal gebildet wird. Aus der österreichischen Patentschrift 182 127 ist zwar bekannt, Halblieteroberflachen einem Bombardement aus Inertgasionen vor dem Aufbringen metallischer Kontakte auszusetzen. Abgesehen davon, daß es sich bei diesem Verfahren lediglich um eine Verbesserung der elektrischen Eigenschaften eines Halbleiterkörpers, also nicht um ein Verfahren zur Herstellung einer Halbleiterbaugruppe mit komplementären MOS-FET-Transistoren handelt, wird bei dem erfindungsgemäßen Herstellungsverfahren die Oxydschicht auf der Oberfläche des p-leitenden Substrates des einen Transistors dem Ionenbombardement ausgesetzt mit dem Zweck, die Kanalschicht zwischen dem Quellen- und Senkengebiet auf Grund einer η-leitenden Inversionsschicht zu bilden.
Auch die Literaturstelle »IEEE Transactions on Nuclear Science«, Band NS-IO (1963), Nr. 5, S. 35 bis 44 betrifft lediglich die Nachbehandlung eines fertigen Transistors, nicht aber ein Verfahren zur Herstellung der genannten Halbleiterbaugruppe.
Die Erfindung wird nachstehend an Hand der Zeichnungen beispielsweise näher erläutert. Es zeigt
Fig. 1 eine perspektivische Ansicht eines Teils einer integrierten Halbleiterbaugruppe mit zwei komplementären MOS-Transistoren;
Fig. 2 bis 10 Veranschaulichungen aufeinanderfolgender Verfahrensschritte bei der Herstellung der Halbleiterbaugruppe nach Fig. 1; und
Fig. 11 das Schaltschema einer einfachen Inverterstufe, in der sich die Halbleiterbaugruppe anwenden läßt.
Die in Fig. 1 gezeigte Halbleiterbaugruppe besteht aus einem einkristallinen Halbleitersubstrat 2 vom n-Leitungstyp mit zwei komplementären MOS-FET-Transistoren, deren einer 4 eine Quelle 6 vom p-Typ und eine Senke 8 vom p-Typ aufweist, die durch einen dünnen Akkumulationsschichtkanal 10 vom p-Typ an der oberen Fläche des Halbleiterkörpers verbunden sind. Die Quelle 6 und die Senke 8 sind durch je eine metallische Elektrode 12 bzw. 14 ohmisch kontaktiert. Die Steuerelektrode des Transistors besteht aus einer isolierenden Oxydschicht 16, welche die Oberfläche
des Halbleiterkörpers 2 über dem Kanal 10 bedeckt, und einer die Isolationsschicht 16 überlagernden Metallschicht 18. Die Akkumulationsschicht ist solange nicht wirklich vorhanden, wie an der Steuerelektrode 18 keine negative Spannung liegt, da diese Schicht lediglich aus einer Ansammlung von überschüssigen Löchern (Defektelektronen), verursacht durch Zurückdrängen der Elektronen aus dem Oberflächengebiet, besteht.
Der andere MOS-FET-Transistor 20 des Paares hat eine Quelle 22 vom η-Typ und eine Senke 24 vom η-Typ, die durch einen dünnen Inversionsschichtkanal 26 vom η-Typ an der Oberseite des Halbleiterkörpers verbunden sind. Die Quelle 22 und die Senke 24 sind durch je eine metallische Elektrode 28 bzw. 30 ohmisch kontaktiert. Die Steuerelektrode dieses Transistors besteht ebenfalls aus einer isolierenden Oxydschicht 32, die den Kanal 26 überdeckt, und einer auf der Isolierschicht 32 angebrachten Metallschicht 34. Der Kanal 26 reicht in Wirklichkeit in die Oxydschicht 32 hinein. Der zweite Transistor 20 befindet sich innerhalb eines p-leitenden Gebietes 36, das ein Stück in das Halbleitersubstrat hineinreicht. Der restliche Teil der Baugruppe ist mit einer schützenden Oxydschicht 38 abgedeckt. Die gesamte integrierte Halbleiterbaugruppe kann zusätzlich noch weitere Bauelemente (nicht gezeigt) enthalten, an welche die Elektroden der Transistoren 4 und 20, vorzugsweise mittels dünner, auf der Oxydschicht 38 angeordneter Metallstreifen (nicht gezeigt), angeschlossen sind. Um die gewünschten Elektrodenpaare in einer kompletten Schaltung leichter zusammenschalten zu können, kann man die Quellenelektrode und die Senkenelektrode des einen der beiden Transistoren vertauschen.
Es soll nun ein Ausführungsbeispiel des Verfahrens zur Herstellung der Baugruppenach Fig. 1 beschrieben werden. Dabei ist vorausgesetzt, daß die beiden Transistoren vom Stromerhöhungs-Typ sind. MOS-Transistoren vom Stromerhöhungs-Typ sind Feldeffektbauelemente, bei denen bei fehlender Steuerelektrodenspannung, also wenn die Spannung zwischen Steuerelektrode und Quelle null ist, im Kanal praktisch kein Strom fließt.
Als Ausgangsmaterial dient (Fig. 2) ein chemisch poliertes, einkristallines Siliciumscheibchen 2 mit einer Dicke von 0,127 bis 0,178 mm. Vorteilhafterweise verwendet man ein Material mit einem spezifischen Widerstand von 5 Ohmzentimetern. Als erstes wird, auf die gesamte obere Fläche des Silicium-Substratscheibchens 2 eine Schicht aus Siliciumdioxyd 38 thermisch aufgewachsen und sodann durch diese Oxydschicht in demjenigen Bereich, wo anschließend p-leitendes Material eindiffundiert werden soll, eine Öffnung 40 geätzt. Die Oxydschicht kann beispielsweise eine Dicke von ungefähr 5000 A haben. Das Herausätzen der Öffnung 40 kann mit Hilfe etwa des gepufferten Ätzmittels aus Amoniumfluorid, Fluorwasserstoff und Wasser erfolgen. Das Festlegen der Fläche der Öffnung kann mittels der üblichen Methode des Abdeckens mit einer lichtempfindlichen Ätzschutzmaske und anschließenden Belichtens erfolgen. Im Bereich unter der Öffnung 40 wird durch Eindiffundieren von Bor in das η-leitende Substratscheibchen 2 ein p-leitendes Gebiet 36 gebildet.
Das Eindiffundieren des Bors erfolgt in einem zweistufigen Verfahren. Als erstes wird auf das Silicium Bor von einer Bornitridquelle unter Verwendung von Stickstoff als Trägergas 30 Minuten lang bei 8000C aufgedampft. Dabei wird mit einem Sauerstoffstrom gearbeitet, um die Siliciumoberfläche zu schützen und die Bildung von Bortrioxyd zu unterstützen. Das Bortrioxyd wird zu elementarem Bor reduziert, das dann in das Substratscheibchen 2 eindiffundiert. Nach 30 Minuten wird der Diffusionsvorgang abgebrochen und ein Teil der Oxydschicht 38 entfernt, um das Bor zu entfernen, das in die Oxydschicht eindiffundiert ist und das später durch diese Schicht vollständig hindurchdiffundieren und dadurch unerwünschte Bordiffusionsbereiche im Substratscheibchen bilden könnte. Es genügt, ungefähr 1000 Ä der Oxydschicht mit dem gleichen gepufferten Ätzmittel wegzuätzen, das für die Bildung der Öffnung 40 vor dem Eindiffundieren des Bors verwendet worden ist.
Die zweite Stufe des Bordiffusionsvorgangs wird dann ungefähr 16 Stunden lang bei 1200° C in einer ,trockenen Sauerstoffatmosphäre durchgeführt. Dabei wird das Bor weiter in das Silicium hineindiffundiert, so daß sich ein p-leitendes Gebiet mit einer Oberflächenkonzentration des Bors von ungefähr 4,6 · 1016 Atomen/cm3 ergibt. In einer Tiefe von ungefähr 6 Mikrometer unterhalb der Oberfläche des Substratscheibchens 2 entsteht dabei ein pn-Übergang, der eine Durchbruchsspannung in der Sperr-Richtung in der Größenordnung von 150 Volt bei weniger als 10 Mikroampere hat. Der spezifische Widerstand des p-leitenden Gebietes 36 beträgt ungefähr 1 Ohmzentimeter in dem Tiefenbereich, innerhalb dessen das Quellengebiet und das Abflußgebiet gebildet werden sollen.
Anschließend wird (Fig. 3) der für die Bildung des p-Gebietes 36 entfernte Teil der Oxydschicht 38 durch eine Schicht aus thermisch aufgewachsenem Silicium-
dioxyd 38 von ungefähr 7000 bis 7500 Ä Dicke ersetzt und werden mit Hilfe des üblichen Photoabdeck- und Ätzverfahrens neue Öffnungen 44 und 46 durch die Oxydschicht 38 geätzt. Diese Öffnungen 44 und 46 sollen für das Eindiffundieren von Dotierungsstoffen zur Bildung des Quellengebietes und des Senkengebietes des MOS-FET-Transistors 4 (Fig. 1) dienen. Das Quellengebiet 6 und das Senkengebiet 8 werden durch Aufdampfen von Bornitrid durch die Öffnungen 44 und 46 und durch 20 Minuten langes Eindiffundieren des Bors in das Substratscheibchen 2 bei 1100°C gebildet. Dabei ergibt sich eine Oberflächenkonzentration des Bors von ungefähr 2 · 1020 Atomen/ cm3. Die benachbarten Ränder des Quellengebietes und des Senkengebietes haben in diesem Falle einen gegenseitigen Abstand von 0,099 bis 0,104 mm.
Als nächstes (Fig. 4) werden die Öffnungen 44 und 46 in der Siliciumoxydschicht 38 wieder mit Oxyd verschlossen und in den Oxydschichtteil 38 innerhalb des Bereiches des p-Gebietes 36 neue Öffnungen 48 und 50 eingeätzt. Sodann wird unter Verwendung von Phosphoroxychlorid Phosphor innerhalb der Öffnungen 48 und 50 aufgedampft und in das p-Gebiet 36 eindiffundiert, so daß η-leitende Quellen- und Senkengebiete 22 bzw. 24 entstehen. Die Diffusion erfolgt bei 10500C. Auch in diesem Falle haben die benachbarten Ränder des Quellengebietes und des Senkengebietes einen Abstand von 0,099 bis 0,104 mm.
Als nächstes wird (Fig. 5) über dem Kanalgebiet der beiden Transistoren jeweils die isolierende Oxydschicht gebildet. Dieser Verfahrenssschritt muß sorgfältig kontrolliert werden, da von ihm weitgehend der Passivierungsgrad der Bauelemente sowie die Steuerelektrodenkapazität, die Kanalmodulationseigenschaf-
5 6
ten, der Eingangswiderstand und die Betriebssicherheit durch Öffnungen 62 und 64 das Quellengebiet 22 bzwder Bauelemente abhängen. Eine bevorzugte Methode das Senkengebiet 24 freigelegt. Die freigelegten Oberdes Aufbaus dieser Oxydschicht besteht darin, daß flächen der Quellen- und Senkengebiete der beiden zuerst Siliciumdioxyd bis zu einer Dicke von ungefähr Transistoren werden nunmehr ungefähr 10 Minuten 500 A thermisch aufgewachsen wird. Dies erfolgt in 5 lang einem Ionenbeschuß in Argongas ausgesetzt. der Weise, daß zunächst die gesamte zuvor aufge- Dabei wird das Scheibchen in einer mit Entladungsbrachte Oxydschicht mit lichtempfindlichem Ätz- elektroden ausgerüsteten Vakuumkammer angeordnet. Schutzmittel 52 abgedeckt und mittels üblicher Metho- Die Kammer wird auf einen Druck von ungefähr den Öffnungen 54 und 56 in der Ätzschutzschicht 52 10~2 mm Hg evakuiert und dann mit Argongas auf und der Oxydschicht 38 an denjenigen Stellen gebildet io einen Druck von 50 Mikron aufgefüllt. Dieser Druck werden, wo die den Kanal überlagernde Isolierschicht kann beispielsweise 20 bis 50 Mikron betragen. Sodann angebracht werden soll. Es wird also das zuvor auf- wird an die Entladungselektroden eine Gleichspangebrachte Oxyd über den Kanalbereichen entfernt. nungsdifferenz von 800 Volt gelegt und werden die Dann wird trockener Sauerstoff bei 10000C über die freiliegenden Scheibchenflächen 1 bis 30 Minuten lang Anordnung geleitet, bis sich eine dicke Oxydschicht 15 einer Glimmentladung bei ungefähr Zimmertempegebildet hat. Die fertige Oxydschicht ist beim Tran- ratur ausgesetzt. Dadurch werden die freiliegenden sistor 4 mit 16 und beim Transistor 20 mit 32 bezeich- Quellen- und Senkenoberflächen so modifiziert, daß net. Sodann wird eine zweite Oxydschicht von 200 ,Ä das als Kontaktierungsmetall zu verwendende Alumi-Dicke aufgebracht. Zu diesem Zweck wird ein Gas- nium besser anhaftet. Sodann wird diese Glimmentgemisch bei 7450C über die Anordnung geleitet. Das 2° ladung abgebrochen, das Argongas aus der Kammer Siliciumdioxyd wird durch Zersetzung von Tetra- entfernt und die Kammer ohne zwischenzeitliche Aufäthylorthosilan geliefert. Die dabei aufgebrachte hebung des Vakuums auf Hochvakuum gepumpt. Siliciumdioxydschicht wird durch Zersetzen von Tri- Sodann wird auf die gesamte Oberfläche der Anordmethylphosphatdampf, das ebenfalls in dem Gas- nung metallisches Aluminium bis zu einer Schichtgemisch enthalten ist, mit Phosphor dotiert. Ehe die 25 dicke von ungefähr 1500 A aufgedampft. Dieses aufgesamte Schicht von 200 A Dicke aufgebracht ist, gedampfte Aluminium bildet eine ohmsche Kontaktwird die Zufuhr von Trimethylphosphat abgebrochen, schicht 66 auf dem Quellengebiet 6, eine Kontaktso daß dann nur noch Siliciumdioxyd aufgedampft schicht 68 auf dem Senkengebiet 8, eine Kontaktwird, schicht 70 auf dem Quellengebiet 22 und eine Kontakt-
Ohne die dotierte Oxydschicht ist, wie sich heraus- 30 schicht 72 auf dem Senkengebiet 24. Der restliche Teil
gestellt hat, die lonenmobilität der ersten Schicht bei der Oberfläche der Anordnung ist ebenfalls mit einer
erhöhten Temperaturen zu groß, was zur Bildung einer Aluminiumschicht 74 bedeckt.
unkontrollierten Inversionskanalschicht in η-Tran- Der nächste Schritt besteht darin, daß das gesamte,
sistor 20 führt. die Schicht 74 umfassende überschüssige Aluminium
Die oberste Schicht aus undotiertem Siliciumdioxyd 35 sowie die gesamte überschüssige Ätzschutzschicht 52
verhindert ein Unterätzen, wenn die Anordnung an- entfernt werden, so daß (Fig. 7) nur derjenige Teil des
schließend mit Ätzschutzmittel abgedeckt und geätzt Aluminiums zurückbleibt, der die Kontaktschichten
wird. über den Quellen- und Abflußgebieten der beiden
Schließlich wird eine zusätzliche Schicht aus undo- Transistoren umfaßt.
tiertem Siliciumdioxyd bei 1000° C thermisch aufge- 4° Der Transistor 20 mit den Aluminiumkontaktwachsen. Diese Schicht ist ungefähr 100 A dick. Da- schichten 70 und 72 wird nun mit einer Schicht aus durch wird nicht nur die Gesamtdicke der Oxydschicht lichtempfindlichem Ätzschutzmittel 76 abgedeckt. Anvergrößert und die Wahrscheinlichkeit des Vorhanden- schließend wird die Anordnung ähnlich wie zuvor seins von die Schichten gänzlich durchsetzenden Poren einem Ionenbeschuß unterzogen, damit das auf der verringert; sondern offenbar auch die Dichte der zuvor 45 Quelle 66 und der Senke 68 des Transistors 4 aufzuaufgebrachten Schichten, wahrscheinlich durch Ver- bringende zusätzliche Aluminium besser anhaftet. großem der Anzahl von Vemetzungsbindungen zwi- Sodann wird auf die gesamte Oberfläche der Anordschen den Atomen, erhöht. nung eine Aluminiumschicht 78 aufgedampft (Fig. 8).
Eine Kontrolle der Bauelementeigenschaften wird Durch weiteres Abdecken mit Ätzschutzmittel und dadurch erreicht, daß die oxydierte Fläche nach dem 5o Ätzen (Fig. 9) wird über der Kanaloxydschicht 16 ersten Oxydationsschritt und erneut nach dem letzten des Transistors 4 der metallische Steuerelektroden-Oxydationsschritt einer speziellen Kühlbehandlung streifen 18 erhalten. Nach Entfernen des überschüssiunterzogen wird. Die Kühlung bei Zimmertemperatur gen Ätzschutzmittels wird die Einheit 3 Minuten lang mit einer Rate von 100° C/μΐη erfolgt gänzlich in einem in einer Stickstoffatmosphäre auf 55O0C erhitzt, um Strom von reinem, trockenen (unterhalb — 65° C und 55 das Aluminium auf den Quellen-und Abflußelektroden oberhalb —100°C) Sauerstoff. Durch diese Behänd- mit dem Silicium zu legieren. Dadurch werden, wie lung wird das Eindringen von Ionen vom Wasserdampf sich herausgestellt hat, die ohmschen Kontakte mit der Atmosphäre weitgehend unterbunden und dadurch den Aluminiumschichten 70 und 72 des n-Transistors die Neigung dieser Ionen, die Betriebseigenschaften 20 und mit den Aluminiumschichten 66 und 68 des der Bauelemente nachteilig zu beeinflussen, erheblich 6o p-Transistors verbessert und die elektrischen Eigenverringert, schäften des p-Transistors 4 günstig beeinflußt. Nach
Nunmehr wird (Fig. 6) die gesamte Oberfläche der dem Legierungsvorgang hat der p-Transistor 4 typi-
Anordnung mit zusätzlichem lichtempfindlichen Ätz- scherweise ein Gn. (Steilheit) von 600 bis 800 Mikro-
schutzmittel 52 abgedeckt und werden mit Hilfe Siemens bei 1 Milliampere Senkerstrom und eine
üblicher Methoden durch die Ätzschutzschicht 52 und 65 Schwellenspannung Vt% von —4,5 bis —6,5 Volt,
die Oxydschicht 38 Öffnungen 58 und 60 geätzt, um Wenn der Erwärmungsschritt weggelassen wird, haben
die Oberfläche des Quellengebietes 6 bzw. des Senken- die Transistoren typischerweise ein Gm von 100 bei
gebietes 8 freizulegen. In der gleichen Weise ,werden 0,5 Milliampere und ein Vth von —9 bis —11.
Die Anordnung wird nunmehr einem dritten, ahn- Transistor gesperrt ist. Die Steuerelektroden-Quellenlich durchgeführten Ionenbeschuß unterzogen. Da- spannung des Transistors 5 hat einen Wert von + Vb durch werden die elektrischen Eigenschaften des Volt, so daß dieser Transistor voll geöffnet ist. Der η-Transistors günstig beeinflußt. Die auf die Kanal- Ausgang 98 führt daher einen digitalen Pegel von oxydschicht 32 des n-Transistors 20 auftreffenden 5 ungefähr 0 Volt.
Ionen erzeugen im Oxyd Akzeptorstellen. Die Akzep- Wenn dagegen die Eingangsspannung 0 Volt beträgt,
torstellen an der Grenzfläche zwischen dem Oxyd und ist die Eingangskapazität Qn auf 0 Volt aufgeladen, dem Siliciumkörper ziehen aus dem Körper Elektronen Die Steuerelektroden-Quellenspannung des Transigegen die Grenzfläche, so daß auf dem p-Gebiet eine stors 3 beträgt ungefähr — Vb Volt, während die Steuern-Inversionsschicht 26 gebildet wird. io elektroden-Quellenspannung des Transistors 5 unge-
Nunmehr wird auf das gesamte Scheibchen eine fähr 0 Volt beträgt. Es sind daher der Transistor 3 voll Aluminiumschicht (nicht gezeigt) aufgedampft und geöffnet und der Transistor 5 gesperrt. Unter diesen mit Hilfe des üblichen Ätzschutzabdeck- und Ätzver- Voraussetzungen führt der Ausgang 98 einen digitalen fahrens das Aluminium (Fig. 10) mit Ausnahme der Pegel von ungefähr KsVoIt. Die Schaltungsanordnung Kontaktstreifen 12 und 14 auf den Quellen- und 15 liefert daher an ihrem Ausgang 98 eine umgekehrte Senkengebieten des p-Transistors 4, dem Steuerelek- Version der digitalen Pegel + Vb Volt bzw. 0 Volt an trodenkontaktstreifen 18 auf der Oxydschicht 17 des ihrem Eingang 94.
p-Transistors, den Kontaktstreifen 28 und 31 auf den Das beschriebene Ausführungsbeispiel der Erfin-
Quellen- und Senkengebieten des n-Transistors 20 und , dung läßt sich in verschiedener Hinsicht abwandeln, dem Steuerelektrodenkontaktstreifen 34 des n-Tran- 20 Der spezifische Widerstand des Substratscheibchens sistors entfernt. Typische sich ergebende Betriebs- sollte gerade so groß sein, daß ein Durchgriff zwischen daten sind ein Gm von 600 bis 800 Mikrosiemens Quelle und Senke vermieden wird. Werte im Bereich und eine Schwellenspannung Vm, von +0,5 bis von beispielsweise 1 bis 20 Ohmzentimeter haben sich + 2,5 Volt. als geeignet erwiesen.
Eine Baugruppe mit einem Transistorpaar von der 25 Statt von einem η-leitenden Scheibchen kann man in Fig. 1 gezeigten Art kann für eine Computer- auch von einem p-leitenden Scheibchen ausgehen, in Inverterstufe verwendet werden, wie in Fig. 11 gezeigt. welchem Falle das Gebiet 36 η-leitend wird und die Diese Stufe enthält einen Transistor 3 mit p-leitendem Leitungstypen der Quellen- und Abflußgebiete der Kanal und einen Transistor 5 mit η-leitendem Kanal. beiden Transistoren sich umkehren. An Stelle von Der Transistor 3 hat eine Steuerelektrode 80, eine 3° Silicium kann man auch andere Halbleitermaterialien, Quellenelektrode 82 und eine Senkenelektrode 84. Der beispielsweise Germanium oder Galliumarsenid verTransistor 5 hat eine Steuerelektrode 86, eine Quellen- wenden.
elektrode 88 und eine Senkenelektrode 90. Die beiden Für die Bildung der diffundierten Gebiete kann man
Steuerelektroden 80 und 86 sind mittels einer Leitung auch anderweitige Dotierungsstoffe verwenden. So 92 verbunden, die ihrerseits an eine Signaleingangs- 35 kann man für die p-Gebiete beliebige übliche Akzepleitung 94 angeschlossen ist. Die beiden Senkenelek- toren und für die η-Gebiete beliebige übliche Donatroden 84 und 90 sind ebenfalls über eine Leitung 96 toren verwenden.
zusammengeschaltet, die ihrerseits an eine Ausgangs- Die ionische Entladungsbehandlung kann in einem
leitung 98 angeschlossen ist. Die Quellenelektrode 88 beliebigen Inertgas wie Argon, Helium oder Neon ist geerdet. Die Quellenelektrode 82 ist mit + Vb ver- 4° ausgeführt werden. Man kann entweder mit Wechselbunden. Das η-leitende Substrat ist mit dem positivsten strom- oder mit Gleichstromentladung arbeiten.
Punkt + Vb verbunden, während das p-leitende Sub- Für die Herstellung der ohmschen Kontakte nach
strat geerdet ist. der Entladungsbehandlung kann man auch andere
Im stationären Betrieb bei an + Vb angeschlossener Metalle als Aluminium verwenden.
Quelle des Transistors mit p-Kanal und geerdeter 45 Die gezeigte Schaltungsbaugruppe kann auch in Quelle des Transistors mit η-Kanal ist, wenn der einer Dünnschicht aus Halbleitermaterial, das als digitale Eingangssignalpegel einen Wert von + Vb Volt einkristalline Schicht auf einem geeigneten isolierenden hat, die Eingangskapazität C<» auf + Vb Volt auf ge- Substrat aufgebracht ist, gebildet werden. Dadurch laden. Die Steuerelektroden-Quellenspannung des werden die Schaltzeit verkürzt und der Leistungsver-Transistors 3 beträgt ungefähr 0 Volt, so daß dieser 5° brauch verringert.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit mindestens zwei komplementären MOS-FET-Transistoren, dadurch gekennzeichnet, daß die Oxydschicht, die auf der Oberfläche eines p-leitenden Substrats des einen Transistors zwischen einem n-leitenden Quellen- und Senkengebiet aufgebracht ist, mit Ionen beschossen wird, wodurch an der Grenzfläche zwischen dem Substrat und der Oxydschicht ein η-leitender Inversionsschichtkanal gebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ionenbeschuß mittels einer Gasentladung bewirkt, nach der Einwirkung der Gasentladung das Inertgas bis zur Ausbildung eines Hochvakuums abgepumpt und im Hochvakuum ein Metall zur Ausbildung der Quellen-, Abfluß- und Steuerelektroden aufgedampft wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die den Kanalbereich bedeckende Oberflächenoxydschicht nach ihrem thermischen Aufwachsen in reinem trockenen Sauerstoff auf Zimmertemperatur abgekühlt wird.
4. Verwendung von Silizium als Halbleitermaterial und Aluminium als Elektrodenmaterial zur Durchführung des Verfahrens noch einem der Ansprüche 1 bis 3.
DE1614356A 1966-02-24 1967-02-03 Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit komplementären Feldeffekttransistoren und Material zur Durchführung des Verfahrens Granted DE1614356B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US52982566A 1966-02-24 1966-02-24

Publications (2)

Publication Number Publication Date
DE1614356A1 DE1614356A1 (de) 1972-03-02
DE1614356B2 true DE1614356B2 (de) 1974-07-25

Family

ID=24111395

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1614356A Granted DE1614356B2 (de) 1966-02-24 1967-02-03 Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit komplementären Feldeffekttransistoren und Material zur Durchführung des Verfahrens

Country Status (8)

Country Link
US (1) US3461361A (de)
JP (1) JPS5133716B1 (de)
DE (1) DE1614356B2 (de)
ES (2) ES336361A1 (de)
FR (1) FR1511986A (de)
GB (1) GB1177381A (de)
NL (1) NL6702807A (de)
SE (1) SE352986B (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641405A (en) * 1967-10-13 1972-02-08 Gen Electric Field-effect transistors with superior passivating films and method of making same
US3585463A (en) * 1968-11-25 1971-06-15 Gen Telephone & Elect Complementary enhancement-type mos transistors
US3631312A (en) * 1969-05-15 1971-12-28 Nat Semiconductor Corp High-voltage mos transistor method and apparatus
US3660735A (en) * 1969-09-10 1972-05-02 Sprague Electric Co Complementary metal insulator silicon transistor pairs
BE756139A (fr) * 1969-09-15 1971-02-15 Rca Corp Circuit intermediaire integre pour le couplage d'un circuit de commandea impedance de sortie faible a une charge a impedance d'entree elevee
DE2058059A1 (de) * 1969-11-26 1971-06-09 Hitachi Ltd Schaltungsvorrichtung mit einem verdichteten UEberzugsfilm auf einer Unterlage und Verfahren zu ihrer Herstellung
NL7103343A (de) * 1970-03-17 1971-09-21
US3646665A (en) * 1970-05-22 1972-03-07 Gen Electric Complementary mis-fet devices and method of fabrication
US3634738A (en) * 1970-10-06 1972-01-11 Kev Electronics Corp Diode having a voltage variable capacitance characteristic and method of making same
US3912559A (en) * 1971-11-25 1975-10-14 Suwa Seikosha Kk Complementary MIS-type semiconductor devices and methods for manufacturing same
US3766637A (en) * 1972-05-04 1973-10-23 Rca Corp Method of making mos transistors
US3814992A (en) * 1972-06-22 1974-06-04 Ibm High performance fet
US3860454A (en) * 1973-06-27 1975-01-14 Ibm Field effect transistor structure for minimizing parasitic inversion and process for fabricating
JPS5410228B2 (de) * 1973-08-20 1979-05-02
US3912545A (en) * 1974-05-13 1975-10-14 Motorola Inc Process and product for making a single supply N-channel silicon gate device
IT1044690B (it) * 1974-11-11 1980-04-21 Siemens Ag Dispositivo con due transistori a effetto di campo complementari
US3983620A (en) * 1975-05-08 1976-10-05 National Semiconductor Corporation Self-aligned CMOS process for bulk silicon and insulating substrate device
US4152823A (en) * 1975-06-10 1979-05-08 Micro Power Systems High temperature refractory metal contact assembly and multiple layer interconnect structure
US4002501A (en) * 1975-06-16 1977-01-11 Rockwell International Corporation High speed, high yield CMOS/SOS process
US4072868A (en) * 1976-09-16 1978-02-07 International Business Machines Corporation FET inverter with isolated substrate load
US5648288A (en) * 1992-03-20 1997-07-15 Siliconix Incorporated Threshold adjustment in field effect semiconductor devices
US6675361B1 (en) * 1993-12-27 2004-01-06 Hyundai Electronics America Method of constructing an integrated circuit comprising an embedded macro
US5671397A (en) * 1993-12-27 1997-09-23 At&T Global Information Solutions Company Sea-of-cells array of transistors
US6448615B1 (en) 1998-02-26 2002-09-10 Micron Technology, Inc. Methods, structures, and circuits for transistors with gate-to-body capacitive coupling
US6097065A (en) 1998-03-30 2000-08-01 Micron Technology, Inc. Circuits and methods for dual-gated transistors
JP4265882B2 (ja) * 2001-12-13 2009-05-20 忠弘 大見 相補型ｍｉｓ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE500536A (de) * 1950-01-31
US3151004A (en) * 1961-03-30 1964-09-29 Rca Corp Semiconductor devices
NL302630A (de) * 1963-01-18 1900-01-01
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
US3246173A (en) * 1964-01-29 1966-04-12 Rca Corp Signal translating circuit employing insulated-gate field effect transistors coupledthrough a common semiconductor substrate
US3329601A (en) * 1964-09-15 1967-07-04 Donald M Mattox Apparatus for coating a cathodically biased substrate from plasma of ionized coatingmaterial
US3328210A (en) * 1964-10-26 1967-06-27 North American Aviation Inc Method of treating semiconductor device by ionic bombardment
US3323947A (en) * 1964-12-17 1967-06-06 Bell Telephone Labor Inc Method for making electrode connections to potassium tantalate-niobate

Also Published As

Publication number Publication date
GB1177381A (en) 1970-01-14
US3461361A (en) 1969-08-12
NL6702807A (de) 1967-08-25
SE352986B (de) 1973-01-15
ES348302A1 (es) 1969-03-01
DE1614356A1 (de) 1972-03-02
JPS5133716B1 (de) 1976-09-21
ES336361A1 (es) 1968-04-01
FR1511986A (fr) 1968-02-02

Similar Documents

Publication Publication Date Title
DE1614356B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit komplementären Feldeffekttransistoren und Material zur Durchführung des Verfahrens
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE2235533C3 (de) Halbleiterbauelement mit einem Ladungsspeicherelement
DE68911702T2 (de) Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt.
DE2711562A1 (de) Halbleiteranordnung und deren herstellung
DE2160427C3 (de)
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE4202154A1 (de) Elektronikbauelemente mit halbleitendem polykristallinem diamanten, bei denen eine isolierende diamantschicht verwendet wird
DE2056124B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2326751A1 (de) Halbleiter-speichervorrichtung und feldeffekttransistor, der fuer die verwendung in dieser vorrichtung geeignet ist
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
CH495633A (de) Halbleiteranordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2854174A1 (de) Halbleiteranordnung mit einer steuerbaren pin-diode und schaltung mit einer derartigen diode
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
DE3688318T2 (de) Feldeffekttransistor.
DE2814695A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee