JPS6048914B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6048914B2 JPS6048914B2 JP9173377A JP9173377A JPS6048914B2 JP S6048914 B2 JPS6048914 B2 JP S6048914B2 JP 9173377 A JP9173377 A JP 9173377A JP 9173377 A JP9173377 A JP 9173377A JP S6048914 B2 JPS6048914 B2 JP S6048914B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- type
- thin film
- silicon thin
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、多結晶シリコン薄膜を使用する半導体装置に
関し、特に多結晶シリコン薄膜内にPN接合ダイオード
を設けた半導体装置に関するものてある。
関し、特に多結晶シリコン薄膜内にPN接合ダイオード
を設けた半導体装置に関するものてある。
従来、製造方法の単純さ、便利さ等の為に、多結晶シリ
コン薄膜が半導体装置に使用されている。
コン薄膜が半導体装置に使用されている。
特に電極及ひ配線への応用は一般化しており、さらに多
結晶シリコン薄膜内にP−N接合を形成し、ダイオード
素子として使用する例も見られる。この従来の例を第1
図に示す。シリコン基板11を覆うシリコン酸化膜12
表面に選択的に形成されたシリコン薄膜内にP型に不純
物添加された領域13と、N型に不純物添加された領域
14、14′とを設け、各領域とオーム接続する金属電
極16、17、17′を設け、各々アノード電極16、
及びカソード電極17、17′とする多結晶シリコン薄
膜ダイオードが形成されている。しかるに、このような
構造では、第1図Bに示すように、P型多結晶シリコン
薄膜13内に、N型領域14を形成する際、多結晶シリ
コン薄膜の形成条件やN型不純物添加条件によりN型不
純物添加領域の広がり方が変化する為該N型領域14の
面積が変化し従つてP型領域13との接合面積が変化す
ることになる。言い変えればダイオードの接合面積はこ
れらの条件に依存して定まるものである。又、N型不純
物添加用の開孔部18の位置がズレた場合にも、P−N
接合面が多結晶シリコン薄膜の壁に当ることになり、こ
れによつても又、N型領域14の面積、したがつてP型
領域13との接合面積が変化することになる。一方、多
結晶シリコン薄膜ダイオードのP−N接合面積と順方向
電流との関係は、第2図に示す如く、順方向電流は接合
面積にほぼ比例するという非常に密接な関係がある。そ
れ故、上記のような製造条件のバラツキにより接合の面
積が変化することは、この構造のダイオード特性の再現
性あるいは歩留りが悪いということになる。すなわち従
来のこの種の半導体装置は再現性、歩留りが低いという
欠点があつた。本発明の目的は、再現性の良い多結晶シ
リコンノ薄膜ダイオードを含む半導体装置を提供するこ
とにある。
結晶シリコン薄膜内にP−N接合を形成し、ダイオード
素子として使用する例も見られる。この従来の例を第1
図に示す。シリコン基板11を覆うシリコン酸化膜12
表面に選択的に形成されたシリコン薄膜内にP型に不純
物添加された領域13と、N型に不純物添加された領域
14、14′とを設け、各領域とオーム接続する金属電
極16、17、17′を設け、各々アノード電極16、
及びカソード電極17、17′とする多結晶シリコン薄
膜ダイオードが形成されている。しかるに、このような
構造では、第1図Bに示すように、P型多結晶シリコン
薄膜13内に、N型領域14を形成する際、多結晶シリ
コン薄膜の形成条件やN型不純物添加条件によりN型不
純物添加領域の広がり方が変化する為該N型領域14の
面積が変化し従つてP型領域13との接合面積が変化す
ることになる。言い変えればダイオードの接合面積はこ
れらの条件に依存して定まるものである。又、N型不純
物添加用の開孔部18の位置がズレた場合にも、P−N
接合面が多結晶シリコン薄膜の壁に当ることになり、こ
れによつても又、N型領域14の面積、したがつてP型
領域13との接合面積が変化することになる。一方、多
結晶シリコン薄膜ダイオードのP−N接合面積と順方向
電流との関係は、第2図に示す如く、順方向電流は接合
面積にほぼ比例するという非常に密接な関係がある。そ
れ故、上記のような製造条件のバラツキにより接合の面
積が変化することは、この構造のダイオード特性の再現
性あるいは歩留りが悪いということになる。すなわち従
来のこの種の半導体装置は再現性、歩留りが低いという
欠点があつた。本発明の目的は、再現性の良い多結晶シ
リコンノ薄膜ダイオードを含む半導体装置を提供するこ
とにある。
即ち、本発明による半導体装置は半導体基板の一主面の
少くとも一部を覆う絶縁膜表面に延びる多結晶シリコン
薄膜に1つまたはそれ以上の分岐夕領域を設け、この分
岐領域内に分岐領域を横断するようにPN接合を形成し
たことを特徴とするものである。
少くとも一部を覆う絶縁膜表面に延びる多結晶シリコン
薄膜に1つまたはそれ以上の分岐夕領域を設け、この分
岐領域内に分岐領域を横断するようにPN接合を形成し
たことを特徴とするものである。
次に本発明をその実施例にきき第3図を参照して説明す
る。
る。
この実施例の装置は、シリコン基板31を覆うシリコン
酸化膜32表面に多結晶シリコンを一様に設け、次いで
その膜の不所望部分を厚さ全体にわたつて酸化して二酸
化シリコン40に変換することによつて分岐部41,4
1′を有するパターンに形成されたシリコン薄膜を有し
ている。
酸化膜32表面に多結晶シリコンを一様に設け、次いで
その膜の不所望部分を厚さ全体にわたつて酸化して二酸
化シリコン40に変換することによつて分岐部41,4
1′を有するパターンに形成されたシリコン薄膜を有し
ている。
このシリコン薄膜はP型になるように不純物が添加され
た領域33を有し、さらに分岐部41,41′の端部に
N型になるように不純物が添加された領域34,34’
を設けて分岐部41,41′内に各分岐部の表面、両側
面、底面で終端するPN接合を形成している。このPN
接合の形成は次の如く行なわれる。まず分岐部を有する
パターンに形成された多結晶シリコン薄膜の全体のボロ
ン等のP型不純純物を熱拡散によつて添加してこの全体
をP型領域とする。この際に多結晶シリコン薄膜の表面
には熱酸化によつて二酸化シリコン膜が生成する。次い
でN型領域を形成すべき領域上にある二酸化シリコン膜
を選択的に除去し、この除去し二た部分を介してリン等
のN型不純物を熱拡散してN型領域34,34′を形成
すると共にP型領域33を規定する。この際にもN型領
域34,34’の表面には二酸化シリコンがあらためて
生成され、残存しているP型領域33の表面の二酸化2
シリコンと共に多結晶シリコン全面を被覆する表面保護
膜35となる。次いでこの表面保護膜35にP型領域3
3の一部を露出する開口39およびN型領域34,34
′のそれぞれ一部を露出する開口38,38′がエッチ
ング等によつて形成さ3(れる。この開口39を介して
P型領域に抵抗性接続するアノードとしての金属電極3
6が表面保護膜35上に延在する如く設けられ、N型領
域34,34′にはそれぞれ二酸化シリコン膜35の開
口38,38′を介てこれらの領域にそれぞれ35抵抗
性接続したカソードとしての金属電極37,37′が設
けられる。このように本実施例ではP型多結晶シリコン
薄膜33内のN型領域34,34’が多結晶シリコン薄
膜の分岐部41,41′にそれぞれ形成され、それ故P
−N接合も該分岐し4θた領域内に形成されている。従
つて、P−N接合の面積は分岐部での多結晶シリコン薄
膜の膜厚と巾とによつて即ち断面積によつて決定され、
N型不純物添加領域34の広がり方や、開孔部38,3
8′の位置ズレによる変化には全然依存せずP−N接合
面積は一定に保たれ、それ故ダイオード特性の再現性は
非常に良くなる。なお、本実施例では一様に被着した多
結晶シリコン薄膜の所望の部分以外を厚さ全体にわたつ
て熱酸化して絶縁物に変換し、この所望パターンの多結
晶シリコン薄膜を用いた例によつて説明したが、この所
望パターンの多結晶シリコン薄膜は一様に被着した多結
晶シリコンをエッチングすることによつて形成すること
も勿論可能である。
た領域33を有し、さらに分岐部41,41′の端部に
N型になるように不純物が添加された領域34,34’
を設けて分岐部41,41′内に各分岐部の表面、両側
面、底面で終端するPN接合を形成している。このPN
接合の形成は次の如く行なわれる。まず分岐部を有する
パターンに形成された多結晶シリコン薄膜の全体のボロ
ン等のP型不純純物を熱拡散によつて添加してこの全体
をP型領域とする。この際に多結晶シリコン薄膜の表面
には熱酸化によつて二酸化シリコン膜が生成する。次い
でN型領域を形成すべき領域上にある二酸化シリコン膜
を選択的に除去し、この除去し二た部分を介してリン等
のN型不純物を熱拡散してN型領域34,34′を形成
すると共にP型領域33を規定する。この際にもN型領
域34,34’の表面には二酸化シリコンがあらためて
生成され、残存しているP型領域33の表面の二酸化2
シリコンと共に多結晶シリコン全面を被覆する表面保護
膜35となる。次いでこの表面保護膜35にP型領域3
3の一部を露出する開口39およびN型領域34,34
′のそれぞれ一部を露出する開口38,38′がエッチ
ング等によつて形成さ3(れる。この開口39を介して
P型領域に抵抗性接続するアノードとしての金属電極3
6が表面保護膜35上に延在する如く設けられ、N型領
域34,34′にはそれぞれ二酸化シリコン膜35の開
口38,38′を介てこれらの領域にそれぞれ35抵抗
性接続したカソードとしての金属電極37,37′が設
けられる。このように本実施例ではP型多結晶シリコン
薄膜33内のN型領域34,34’が多結晶シリコン薄
膜の分岐部41,41′にそれぞれ形成され、それ故P
−N接合も該分岐し4θた領域内に形成されている。従
つて、P−N接合の面積は分岐部での多結晶シリコン薄
膜の膜厚と巾とによつて即ち断面積によつて決定され、
N型不純物添加領域34の広がり方や、開孔部38,3
8′の位置ズレによる変化には全然依存せずP−N接合
面積は一定に保たれ、それ故ダイオード特性の再現性は
非常に良くなる。なお、本実施例では一様に被着した多
結晶シリコン薄膜の所望の部分以外を厚さ全体にわたつ
て熱酸化して絶縁物に変換し、この所望パターンの多結
晶シリコン薄膜を用いた例によつて説明したが、この所
望パターンの多結晶シリコン薄膜は一様に被着した多結
晶シリコンをエッチングすることによつて形成すること
も勿論可能である。
またP型領域33およびN型領域34,34′の形成は
熱拡散による不純物の添加以外に、イオン注入法や、所
定の不純物を含有した酸化膜を多結晶シリコンの表面に
形成し、この酸化膜から所定の不純物を多結晶シリコン
に拡散するようにして行なつても良い。あるいは多結晶
シリコンを一方の導電型の不純物を含有した状態で形成
し、他方の導電型の不純物を選択的に添加して形成して
も良い。多結晶シリコン表面の絶縁膜35の他の方法で
形成できることはいうまでもない。また本実施例におい
ては半導体基板31について特に説明をしなかつたが、
この半導体基板31にはトランジスタ等の任意の半導体
素子が形成されていても良い。
熱拡散による不純物の添加以外に、イオン注入法や、所
定の不純物を含有した酸化膜を多結晶シリコンの表面に
形成し、この酸化膜から所定の不純物を多結晶シリコン
に拡散するようにして行なつても良い。あるいは多結晶
シリコンを一方の導電型の不純物を含有した状態で形成
し、他方の導電型の不純物を選択的に添加して形成して
も良い。多結晶シリコン表面の絶縁膜35の他の方法で
形成できることはいうまでもない。また本実施例におい
ては半導体基板31について特に説明をしなかつたが、
この半導体基板31にはトランジスタ等の任意の半導体
素子が形成されていても良い。
半導体基板またはそれに設けた素子の所定の領域と多結
晶シリコン薄膜とを絶縁膜32に設けた開口を通して電
気的に接続させることも必要に応じ行なうことができる
。以上本発明を実施例について説明したが、本発男の主
たる部分は多結晶シリコン薄膜内の分岐しtこ領域にP
−N接合る有する多結晶シリコン薄膜ブイオードであり
、これによりP−N接合面積の一定した再現性の良いP
N接合ダイオードが得らtる。
晶シリコン薄膜とを絶縁膜32に設けた開口を通して電
気的に接続させることも必要に応じ行なうことができる
。以上本発明を実施例について説明したが、本発男の主
たる部分は多結晶シリコン薄膜内の分岐しtこ領域にP
−N接合る有する多結晶シリコン薄膜ブイオードであり
、これによりP−N接合面積の一定した再現性の良いP
N接合ダイオードが得らtる。
従つて、本発明の技術的範囲は、前記実施例に及定され
ず、導電型を変えることにより、アノー!とカソードを
変えることや、マルチアノード型〕ダイオード等にも、
又、これらを使用した集積l路装置にも適用できると共
に多結晶シリコン薄まのパターン形成も任意にできるも
のであり、本陪明の権利は特許請求の範囲に示す全てに
及ぶ。
ず、導電型を変えることにより、アノー!とカソードを
変えることや、マルチアノード型〕ダイオード等にも、
又、これらを使用した集積l路装置にも適用できると共
に多結晶シリコン薄まのパターン形成も任意にできるも
のであり、本陪明の権利は特許請求の範囲に示す全てに
及ぶ。
第1図は多結晶シリコンにPN接合ダイオード設けた従
来の半導体装置の一例を示し、第1図はその一部平面図
、第1図Bは第1図AのBの部分の拡大平面図、第1図
cは第1図AのC一C’線での断面図である。 第2図は電圧0.7Vにおける多結晶シリコンダイオー
ドの接合面積対順方向電流のの関係を示すグラフである
。第3図は本発明の一実施例による多結晶シリコンにP
N接合ダイオードを設けた半導体装置を示し、第3図A
はその平面図、第3図Bは第3図AのB−B’線に沿い
矢印の方を見た断面図である。図において、11はシリ
コン基板、12はシリコン酸化膜、13,33はP型多
結晶シリコン領域、14,34,34′はN型多結晶シ
リコン領域、15はシリコン酸化膜、16,36はアノ
ード電極、17,17′,37,37′はカソード電極
、18,38,38′,39は開孔部、40は二酸化シ
リコン、41,41′は分岐部を示している。
来の半導体装置の一例を示し、第1図はその一部平面図
、第1図Bは第1図AのBの部分の拡大平面図、第1図
cは第1図AのC一C’線での断面図である。 第2図は電圧0.7Vにおける多結晶シリコンダイオー
ドの接合面積対順方向電流のの関係を示すグラフである
。第3図は本発明の一実施例による多結晶シリコンにP
N接合ダイオードを設けた半導体装置を示し、第3図A
はその平面図、第3図Bは第3図AのB−B’線に沿い
矢印の方を見た断面図である。図において、11はシリ
コン基板、12はシリコン酸化膜、13,33はP型多
結晶シリコン領域、14,34,34′はN型多結晶シ
リコン領域、15はシリコン酸化膜、16,36はアノ
ード電極、17,17′,37,37′はカソード電極
、18,38,38′,39は開孔部、40は二酸化シ
リコン、41,41′は分岐部を示している。
Claims (1)
- 1 半導体基板の一主面上に少くとも1つの分岐した領
域を有する多結晶シリコン薄膜が設けられ、該分岐領域
内でかつこの領域を横断するようにPN接合が設けられ
ていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9173377A JPS6048914B2 (ja) | 1977-07-29 | 1977-07-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9173377A JPS6048914B2 (ja) | 1977-07-29 | 1977-07-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5425676A JPS5425676A (en) | 1979-02-26 |
JPS6048914B2 true JPS6048914B2 (ja) | 1985-10-30 |
Family
ID=14034706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9173377A Expired JPS6048914B2 (ja) | 1977-07-29 | 1977-07-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6048914B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL190710C (nl) * | 1978-02-10 | 1994-07-01 | Nec Corp | Geintegreerde halfgeleiderketen. |
JPS5931287Y2 (ja) * | 1979-09-19 | 1984-09-05 | 日立機電工業株式会社 | 沈砂掻揚機 |
JPS5879746A (ja) * | 1981-11-05 | 1983-05-13 | Nec Corp | 半導体集積回路 |
JPH0682676B2 (ja) * | 1986-10-31 | 1994-10-19 | 日本電気株式会社 | 半導体装置 |
JPS62202305U (ja) * | 1987-03-13 | 1987-12-23 |
-
1977
- 1977-07-29 JP JP9173377A patent/JPS6048914B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5425676A (en) | 1979-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4607270A (en) | Schottky barrier diode with guard ring | |
US4375717A (en) | Process for producing a field-effect transistor | |
US4100565A (en) | Monolithic resistor for compensating beta of a lateral transistor | |
JPS6048914B2 (ja) | 半導体装置 | |
US4060827A (en) | Semiconductor device and a method of making the same | |
US4284998A (en) | Junction type field effect transistor with source at oxide-gate interface depth to maximize μ | |
JPS6048111B2 (ja) | 不揮発性半導体記憶装置 | |
JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
JPH0213829B2 (ja) | ||
JPH04365378A (ja) | 半導体集積回路 | |
JPH0366815B2 (ja) | ||
JPH0464458B2 (ja) | ||
JPS61129868A (ja) | 半導体装置 | |
JPS584813B2 (ja) | メサガタハンドウタイソウチノセイホウ | |
KR0163898B1 (ko) | 싱크-익스트린식 베이스 접합 다이오드 | |
JP3938261B2 (ja) | 半導体抵抗素子及びその製造方法 | |
JPS613470A (ja) | 半導体装置 | |
JP2002222938A (ja) | 半導体装置 | |
JPS5879761A (ja) | 半導体装置 | |
JPH0855999A (ja) | 半導体装置 | |
JPH0522393B2 (ja) | ||
JPS6239538B2 (ja) | ||
JPH08227941A (ja) | 複合半導体素子 | |
JPH0223673A (ja) | ツェナーダイオード及びその製造方法 | |
JPS594176A (ja) | 電界効果半導体装置 |