JPS61125039A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61125039A
JPS61125039A JP59246605A JP24660584A JPS61125039A JP S61125039 A JPS61125039 A JP S61125039A JP 59246605 A JP59246605 A JP 59246605A JP 24660584 A JP24660584 A JP 24660584A JP S61125039 A JPS61125039 A JP S61125039A
Authority
JP
Japan
Prior art keywords
nitride film
substrate
epitaxial layer
grown
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59246605A
Other languages
English (en)
Other versions
JPH0478178B2 (ja
Inventor
Yukio Minato
湊　幸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59246605A priority Critical patent/JPS61125039A/ja
Priority to US06/800,257 priority patent/US4692996A/en
Publication of JPS61125039A publication Critical patent/JPS61125039A/ja
Publication of JPH0478178B2 publication Critical patent/JPH0478178B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置及びその製造方法に関し、特に高速
性能の改善さｔ″Ｌ、九バイポーラ型半導体装置及びそ
の製造方法く関する。
〔従来の技術〕
半導体集積回路は増々、大規模化されているが、その−
万で性能の高速化が進められている。特に最近のバイポ
ーラ品種の性能の高速化には目ざましいものがある。
高速化の手段としては、半導体素子の高速性能化と、回
路電流の増加がめる。ところが回路電流の増加はトラ７
ジスタの飽和やチップ発熱、配線寿命の問題が生じるた
め自と限界があシ、高速化には前者の半導体素子の高速
性能化に絞られ、新しい半導体素子の出現が強く期待さ
れている。
従来、バイポーラ半導体素子の絶縁はＰＮ接合分離が大
半を占め、一部進んだものとして酸化物分離を素子の側
面に使用しているが、底面まで酸化物分離を使用したも
のはなかった。
〔発明が解決しようとする問題点〕
半導体素子の側面を含めて底面まで酸化物で分離しよう
とする場合、底面の酸化が進行し易い様に、各々の半導
体素子を基板上に突起状に形成しなければならず、この
突起のため後工程のＡＪ配線に段切れが発生するという
重大な問題を発生した。
従って、従来のパイボーラトラノジスタは素子とＰ型基
板間にＰＮ接合分離が一部使用されているため、コレク
タとＰ型半導体基板との間に寄生容量ＣＣＳ　　がつく
ので、高速化の大きな妨げとなシ、更に従来分離法では
隣接素子間にチャ７ネル・ストッパー領域が必要とされ
、その分集積密度が高められないという欠点がめっ九。
本発明は、従来の欠点である半導体素子の寄生容量を小
さくし素子を高速化すると共にチャ／ネルストッパー領
域を不要とし集積密度を向上させ九半導体装置及びその
製造方法を提供することを目的とする。
〔問題点を解決する次めの手段〕
本発明の第１の発明の半導体装置は、半導体基板上に形
成さｆ′Ｌ′ｆｃ半導体素子領域の断面がほぼＶ字状で
あシ、かつその両斜面が前記基板と酸化物で分離される
ことにより構成される。
また、本発明の第２の発明の半導体装置の製造方法は、
半導体基板に逆台形状の溝を形成する工程と、該溝の表
面に耐酸化性膜を被着させる工程と、前記溝底部及びそ
れにつながる一部側面の前記耐酸化性膜を選択的に除去
する工程と、前記加工された基板を酸化し、これにより
形成される酸化膜の表面が半導体素子形成領域とほぼ平
坦にならしむる工程とを含んで構成される。
〔実施例〕
以下、本発明の実施例について、図面を参照して説明す
る。第１図（、ａ）〜（ｅｌは本発明の一実施例並びに
その製造方法を説明するｔめに工程順に示した断面図で
ある。本実施例は次の工程により製造することができる
。
まず、第１図（ａｔに示すように、Ｐ型半導体基板１上
に厚さ２μｍのｎ型エビメキシャル／１ｉ２ｅ［ｆｆｌ
長ぢせ、ざらにその上に厚さ０．８μｍの窒化膜を成長
させる。次いでレジスト４を用いてトランジスタや抵抗
等の素子を形成する部分を残すように、窒化膜のドライ
エクチフグを行う。
次に、第１図（ｂ）に示すように１選択エツチング後の
窒化１１１［３ｆ：マスクにして、エピタキシャル層２
をテーパーが付く様にエツチングする。次いで、窒化膜
３ｔ−９エツトエツチングし片側ｔｏ、４μｍ小さくし
て窒化膜５ｔ−形成する。次いで、エツチング後のエピ
タキシャル層７０表面に、厚さ５００人の窒化膜６を成
長させる。
次に、第１図（Ｃ）に示すように、ひさし状の窒化膜５
をマスクにして窒化膜６ｉニドライエツチングすると、
窒化膜８′ｔ−残すことができる。このときのエツチン
グ量は前出の窒化膜３又は５並びにエピタキシャル層７
のテーパーにて調節しておくのが好ましい。
次に、第１図（ｄ）に示すように、９５０℃で熱酸化を
行なう。まず、エピタキシャル層７及びＰ型半導体基板
１の窒化膜５，８で覆われていない部分から酸化され、
やがて本発明によるところの厚い酸化膜１０と７字溝状
の島９が形成される。その酸化膜１０と７字溝状の島９
の表面は極めて滑らかな曲面となる。
次に、第１図（ｅ）に示すように、７字溝状の島９の中
に、ベース１６をイオン注入により形成し、引続きエミ
ッタ１１を形成すれば、コレクタとＰ型半導体基板間の
容量は、従来のものに比べ、極めて小さく、又ベースと
コレクタ間容量も極めて小きくなる。
又、本発明の７字溝状の島９に開孔部を設けｎば抵抗１
３として使用することができる。更にＰ−をドーズして
各種の抵抗をつくることもできる。
又熱酸化の前にＮ１の拡散を行えば、トランジスタのコ
レクタ抵抗を小さくできる。
ナオ、第２図（ａｌ　、　（ｂ）はそれぞれトランジス
タ２０及び抵抗２３の模式的上面図で、１７はコレクタ
電極、１８はエミッタ電極、１９はベース電極でめ、り
、２１．２２は抵抗の電極である。
更に、本発明によるところの酸化物１００表面は極めて
滑らかな曲面となるので、ｋｌ配線の績層も容易にでき
る効果がある。
なお、基板電極を設ける場谷は窒化膜５の面積を大きく
すれば容易に形成できる。
〔発明の効果〕
以上説明し九とおシ、本発明によれば、半導体素子の性
能を損なわずに、その素子を酸化物で分離でき、従来の
ＰＮ接合分離によるものに比べ、寄生容ｉｔ格段に小さ
くでき、かつ、絶縁耐圧音大きくできる。又、素子間が
酸化物で分離されることで、従来構造のものに比べ集積
度を大きくできる。
更に、隣接の素子と酸化物の表面は極めてなめらかにな
、９Ａノ配線の形成が容易である。
すなわち、素子の高速性能化及び集積度の向上に加え、
後工程の形成が容易になる等の絶大の効果が得られる。
【図面の簡単な説明】
第１図（ａｔ〜（ｅ）は本発明の一笑施例の構造並びに
その製造方法を説明する几めに工程順に示し友断面図、
第２図（ａｌ　、　（ｂｌは本発明の実施例のトランジ
スタ及び抵抗領域の模式的上面図である。 ｌ・・・・・・Ｐ型半導体基板、２・・・・・・ｎ型エ
ピタキシャル層、３・・・・・・窒化膜、４・・・・・
・レジスト、５・旧・・エッチフグ後の窒化膜、６・・
・・・・窒化膜、７・・団・エッチフグ後のエピタキシ
ャル層、８・旧・・エッチフグ後の窒化膜、９・・・・
・・半導体素子領域（７字溝状の島）、１０・・・・・
・酸化膜、ｌｌ・・・・・・エミッ°り領域、１２・・
・・・・コレクタ領域、１３・・・・・・抵抗領域、１
４・・・・・・ＡＪ配線、１５・・・・・・酸化膜、１
６・・・・・・ペース領域、１７・・・・・・コレクタ
電極、１８・・・・・・エミッタ電極、１９・・・・・
・ベース電極、２０・旧・・トランジスタ、２１．２２
・・・・・・抵抗の電極、２３・・・・・・抵抗。 峯１回 キ噂砕１碑〈 峯１記 峯２１

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板上に形成された半導体素子領域の断面
    がほぼＶ字状であり、かつその両斜面が前記基板と酸化
    物で分離されていることを特徴とする半導体装置。
  2. （２）半導体基板に逆台形状の溝を形成する工程と、該
    溝の表面に耐酸化性膜を被着させる工程と、前記溝底部
    及びそれにつながる一部側面の前記耐酸化性膜を選択的
    に除去する工程と、前記加工された基板を酸化し、これ
    により形成される酸化膜の表面が半導体素子形成領域と
    ほぼ平坦にならしむる工程とを含むことを特徴とする半
    導体装置の製造方法。
JP59246605A 1984-11-21 1984-11-21 半導体装置の製造方法 Granted JPS61125039A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59246605A JPS61125039A (ja) 1984-11-21 1984-11-21 半導体装置の製造方法
US06/800,257 US4692996A (en) 1984-11-21 1985-11-21 Method of fabricating semiconductor devices in dielectrically isolated silicon islands

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59246605A JPS61125039A (ja) 1984-11-21 1984-11-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61125039A true JPS61125039A (ja) 1986-06-12
JPH0478178B2 JPH0478178B2 (ja) 1992-12-10

Family

ID=17150892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59246605A Granted JPS61125039A (ja) 1984-11-21 1984-11-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4692996A (ja)
JP (1) JPS61125039A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529772U (ja) * 1991-09-30 1993-04-20 日章株式会社 香り付き印肉

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4863562A (en) * 1988-02-11 1989-09-05 Sgs-Thomson Microelectronics, Inc. Method for forming a non-planar structure on the surface of a semiconductor substrate
TW309647B (ja) * 1995-12-30 1997-07-01 Hyundai Electronics Ind
US5963817A (en) * 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
DE102008052172B4 (de) * 2008-10-17 2014-01-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum Erzeugen eines Korrektursignals
US7851790B2 (en) * 2008-12-30 2010-12-14 Intel Corporation Isolated Germanium nanowire on Silicon fin

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5612749A (en) * 1979-07-12 1981-02-07 Matsushita Electric Ind Co Ltd Production of semiconductor device
JPS5768048A (en) * 1980-10-16 1982-04-26 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and manufacture thereof
JPS57157569A (en) * 1981-03-02 1982-09-29 Rockwell International Corp N-p-n lateral transistor array of submicron size and method of forming same
JPS58175844A (ja) * 1982-04-08 1983-10-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS58192345A (ja) * 1982-05-07 1983-11-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS59202648A (ja) * 1983-05-02 1984-11-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS6094738A (ja) * 1983-10-28 1985-05-27 Matsushita Electric Works Ltd 半導体基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4373252A (en) * 1981-02-17 1983-02-15 Fairchild Camera & Instrument Method for manufacturing a semiconductor structure having reduced lateral spacing between buried regions
US4580331A (en) * 1981-07-01 1986-04-08 Rockwell International Corporation PNP-type lateral transistor with minimal substrate operation interference and method for producing same
US4502913A (en) * 1982-06-30 1985-03-05 International Business Machines Corporation Total dielectric isolation for integrated circuits
FR2554638A1 (fr) * 1983-11-04 1985-05-10 Efcis Procede de fabrication de structures integrees de silicium sur ilots isoles du substrat

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5612749A (en) * 1979-07-12 1981-02-07 Matsushita Electric Ind Co Ltd Production of semiconductor device
JPS5768048A (en) * 1980-10-16 1982-04-26 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and manufacture thereof
JPS57157569A (en) * 1981-03-02 1982-09-29 Rockwell International Corp N-p-n lateral transistor array of submicron size and method of forming same
JPS58175844A (ja) * 1982-04-08 1983-10-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS58192345A (ja) * 1982-05-07 1983-11-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS59202648A (ja) * 1983-05-02 1984-11-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS6094738A (ja) * 1983-10-28 1985-05-27 Matsushita Electric Works Ltd 半導体基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529772U (ja) * 1991-09-30 1993-04-20 日章株式会社 香り付き印肉

Also Published As

Publication number Publication date
US4692996A (en) 1987-09-15
JPH0478178B2 (ja) 1992-12-10

Similar Documents

Publication Publication Date Title
JP2728671B2 (ja) バイポーラトランジスタの製造方法
US4933737A (en) Polysilon contacts to IC mesas
EP0078501A2 (en) Transistor-like semiconductor device and method of producing the same
JPS60202965A (ja) 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体
JPS61125039A (ja) 半導体装置の製造方法
JPH03291942A (ja) ヘテロ接合半導体装置の製造方法
JP3326990B2 (ja) バイポーラトランジスタ及びその製造方法
JPH01246874A (ja) バイポーラトランジスタおよびバイポーラトランジスタの製法
JPH02271566A (ja) 半導体装置
JP2528559B2 (ja) ラテラルバイポ―ラトランジスタの製造方法
JPS61220463A (ja) バイポ−ラ・トランジスタおよびその製造方法
JP2692292B2 (ja) 集積回路装置用縦形バイポーラトランジスタ
JPH0157506B2 (ja)
JPS61269373A (ja) 半導体装置
JPH038582B2 (ja)
JPS62281469A (ja) 半導体装置
JPS61112375A (ja) 半導体装置の製造方法
JPH01214166A (ja) バイポーラトランジスタを有する半導体集積回路装置
JPH0228327A (ja) 半導体装置及びその製造方法
JPS6225258B2 (ja)
JPS63144557A (ja) 半導体集積回路
JPH04294543A (ja) 半導体装置の製造方法
JP2001068478A (ja) 半導体装置およびその製造方法
JPH0828376B2 (ja) バイポーラトランジスタの製造方法
JPH0475656B2 (ja)