JPH01196869A - バイポーラ型半導体装置 - Google Patents

バイポーラ型半導体装置

Info

Publication number
JPH01196869A
JPH01196869A JP63021275A JP2127588A JPH01196869A JP H01196869 A JPH01196869 A JP H01196869A JP 63021275 A JP63021275 A JP 63021275A JP 2127588 A JP2127588 A JP 2127588A JP H01196869 A JPH01196869 A JP H01196869A
Authority
JP
Japan
Prior art keywords
emitter
junction
substance
superconductive
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63021275A
Other languages
English (en)
Inventor
Hiroshi Goto
広志 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63021275A priority Critical patent/JPH01196869A/ja
Publication of JPH01196869A publication Critical patent/JPH01196869A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 バイポーラトランジスタ等のバイポーラ型半導体装置に
関し、エミッタシリーズ抵抗を減少させて、消費電力を
低減させるとともに動作を高速化させ、更に低温でも良
好に動作させることを目的とし、np接合又はpn接合
を有する半導体物質上に、ペロブスカイト構造を有する
超電導セラミックスを設け、エミッタを形成した構成と
する。
〔産業上の利用分野〕
本発明は、バイポーラトランジスタ等のバイポーラ型半
導体装置に関する。
今日まで、種々のタイプのトランジスタが提案され、実
用化されている。このうち、バイポーラ動作をするバイ
ポーラトランジスタは、スイッチング速度が速いという
特徴を有する。バイポーラトランジスタは、その構造上
の相違による種々のタイプのものがある。特に最近はM
IS構造やSIs構造でトランジスタ動作するバイポー
ラトランジスタが提案されている。
〔従来の技術〕
MIS構造やSIS構造では、バイポーラトランジスタ
のエミッタをアルミニウム等のメタル又はポリシリコン
で形成し、ベースとの界面にSiO2等のトンネル酸化
膜を形成している。このうち、ポリシリコンでエミッタ
を形成した場合は、ポリシリコンがエミッタの拡散源と
して礪能するとともにエミッタ電極として働き、さらに
A4にくらべ高い電流増幅率が得られるという特徴を有
する。メタルをエミッタとする場合、トンネル酸化膜は
、トランジスタ動作を得るために必要である。このトン
ネル酸化膜がないと、エミッタはベース界面とオーミッ
クコンタクトを形成し、トランジスタ動作が得られない
〔発明が解決しようとする問題点〕
しかしながら、上記構造のバイポーラトランジスタは、
以下の問題点を有する。
トンネル酸化膜は通常、数」人と厚い。この結果、エミ
ッタのシリーズ抵抗が高く、消費電力及びスイッチング
スピード等の特性上問題がある。
また、バイポーラトランジスタは低温になる程不純物添
加によるバンドギャップナローイング効果で、電流増幅
率が低下してしまうという問題点もある。
従って、本発明は上記問題点を解決し、エミッタシリー
ズ抵抗を減少させて、消費電力を低減させるとともに動
作を高速化させ、更に低温でも良好に動作させることを
目的とする。
〔問題点を解決するための手段〕
本発明は、np接合又はpn接合を有する半導体物質上
に、ベロアスカイト構造を有する超電導セラミックスを
設け、エミッタを形成することで構成する。
〔作用〕
超電導物質をmで表わすと、超電導物質mとの間でm−
p−n接合又はm−n−p接合が形成され、超電導物質
がエミッタとして別能する3、この結果、バイポーラ動
作が得られる。
〔実施例〕
以下、本発明の一実施例を図面を参照して説朗する。
第1図は、本発明の一実施例の断面図である。
同図において、p−シリコン基板10上にはn+埋込層
11が形成されている。n+埋込層11のLOCO8絶
縁層12+ と122の間には、n−エピタキシャル層
13及びその上にpベース領域14が形成されている。
更に、表面には酸化膜15が設けられている。
pベース領域14上には、ペロブスカイト構造を有する
超電導物質16が設けられ、エミッタが構成されている
。ベロアスカイト構造を有する超電導物質(超電導セラ
ミックス)としては、例えばY−B  −C−0,5r
−Ba−CU−0又a     U はEu−Ba−Cu−0等を用いることができる。
ベロアスカイト構造の超電導セラミックスは、液体窒素
温度で超電導状態となる(77に以上)。
超電導物質16は、〜0.3μ程度が好ましい。
pベース領域14には、電極窓を介してA2等の金属で
形成された電極17が設けられている。
この電極17はベース電極である。また、n+埋込層1
1上には、電極窓を介してAe等の金属で形成された゛
を極18が設けられている。この電極18はコレクタ電
極である。
以上のとおり構成されたエミッタとベースはショットキ
ー接合し、トランジスタ動作が得られる。
エミッタは超電導物質で形成されているので、エミッタ
に関係するシリーズ抵抗は小さく時定数は小さい。従っ
て、低消費電力かつ高速で、低温でも良好に動作できる
第1図に示す構造は、第2図に示す工程に従い製造され
る。第2図(a)は、ベース領域形成までの工程は、従
来のバイポーラトランジスタの製造工程と同様である。
すなわち、p−シリコン基板10上にn+埋込層11.
n−エピタキシャル層13.LOCO3絶縁層12及び
イオン注入によるρベース領域14を形成し、ベースと
コレクタの接合を形成する。そして、表面をプレーナ法
等で形成されたS ! 07等の絶縁膜15で保護した
後、エミッタ部分のみを開口する。
次に、全面にスパッタリング等の薄膜形成方法で、〜0
.3μ程度の厚みの超電導物質を形成する。この超電導
物質は、前述したように、ヘロブス力イト構造を有する
超電導セラミックスである。
続いて、全面に形成された超電導セラミックスをエミッ
タ電極形状にバターニングし、イオンミリング等で加工
し、第2図(b)に示す超電導物質16のエミッタを形
成する。
次に、第2図(C)に示すように、酸化膜15にコレク
タ及びベースの電極窓を間口する。そして、最後に、こ
れらの電極窓にオーミックコンタクトとなるA4等のメ
タルを形成し、第1図に示すバイポーラトランジスタが
形成される。
尚、第1図の超電導物質をmで表わすとすれば、第1図
に示すバイポーラトランジスタはm−p・nの構造(ベ
ース・コレクタはpn接合)を有すると言える。
第3図は、本発明の他の実施例の断面図である。
第3図に示す実施例は、第1図に示す実施例において1
、超電導物質16の下部に、薄い(10〜20人程度)
程度ネル絶縁膜19を設け、トランジスタ動作を補強し
たものである。このトンネル絶縁膜19は、電子に対し
てスルーとなり、ホールに対してバリアとなる。トンネ
ル絶縁膜1つは、エミッタ部分のpベース領域14表面
を意図的にHNO3等の薬品で化学的に酸化させること
で形成できる。尚、この場合は、トンネル絶縁膜19の
抵抗が存在するので、第1図の実施例に対しエミッタが
超電導物質によるエミッタシリーズ抵抗の削減のみの効
果が得られる。勿論、この場合のシリーズ抵抗は、従来
のバイポーラトランジスタにくらべ小さい。
以上、本発明の詳細な説明した。前述したように、上記
実施例はいずれもpn接合のベースコレクタ接合を有す
るが、np接合、すなわちm・n−pのバイポーラトラ
ンジスタも導電型を反対にすることで同様に構成できる
〔発明の効果〕
以上説明したように、本発明によれば、エミッタをIi
3’Tf導物質で形酸物質エミッタとベースをショット
キー接合で構成したので、低消費電力がっ高速で、低温
でも電流増幅率が低下することなく良好に動作するバイ
ポーラトランジスタが得られる。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、 第2図は本発明の一実施例の製造工程図、及び第3図は
本発明の他の実施例の断面図である。 図において、 10はp−シリコン基板、 11はn+埋込層、 12.12+ 、122はLOGO8絶縁層、13はn
“エピタキシャル層、 14はpベース領域、 15は絶縁膜、 16は超電導物質、 17と18はそれぞれ電極、 19はトンネル絶縁膜 である。 CEB 本発明の一実施例の断面図 第1図 本発明の他の実施例の断面図 第3図

Claims (1)

    【特許請求の範囲】
  1.  np接合又はpn接合を有する半導体物質上に、ペロ
    ブスカイト構造を有する超電導セラミックスを設け、エ
    ミッタを形成したことを特徴とするバイポーラ型半導体
    装置。
JP63021275A 1988-02-02 1988-02-02 バイポーラ型半導体装置 Pending JPH01196869A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63021275A JPH01196869A (ja) 1988-02-02 1988-02-02 バイポーラ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63021275A JPH01196869A (ja) 1988-02-02 1988-02-02 バイポーラ型半導体装置

Publications (1)

Publication Number Publication Date
JPH01196869A true JPH01196869A (ja) 1989-08-08

Family

ID=12050572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63021275A Pending JPH01196869A (ja) 1988-02-02 1988-02-02 バイポーラ型半導体装置

Country Status (1)

Country Link
JP (1) JPH01196869A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245942B1 (ko) * 1996-04-04 2000-03-02 다니구찌 이찌로오 스태틱형 반도체 기억 장치와 바이폴라 트랜지스터의 제조 방법 및 그를 구비한 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245942B1 (ko) * 1996-04-04 2000-03-02 다니구찌 이찌로오 스태틱형 반도체 기억 장치와 바이폴라 트랜지스터의 제조 방법 및 그를 구비한 반도체 장치

Similar Documents

Publication Publication Date Title
US4607270A (en) Schottky barrier diode with guard ring
JPH0541520A (ja) 半導体装置
JPH05347413A (ja) 半導体装置の製造方法
US5677562A (en) Planar P-N junction semiconductor structure with multilayer passivation
JPH0123949B2 (ja)
JPH08288500A (ja) 炭化珪素半導体素子とその製造法及び用途
US4109273A (en) Contact electrode for semiconductor component
JPH01196869A (ja) バイポーラ型半導体装置
US3825997A (en) Method for making semiconductor device
US5229313A (en) Method of making a semiconductor device having multilayer structure
JP2504498B2 (ja) 半導体装置
JPS5933985B2 (ja) 半導体装置
JPH02246160A (ja) 半導体装置
JPS5843574A (ja) 電界効果トランジスタ
JPH01147864A (ja) 半導体装置
JPH0462931A (ja) 半導体装置
JPH0799243A (ja) メサ型半導体装置およびその製造方法
JPH05326930A (ja) ゲートターンオフサイリスタ
JPH06260598A (ja) 抵抗内蔵型トランジスタ
JPS63221687A (ja) 超電導トランジスタ
JPH065935A (ja) 超電導体装置
JPS63208283A (ja) 超伝導素子
JPS62219572A (ja) ゲ−トタ−ンオフサイリスタの製造方法
JPS62189752A (ja) 半導体装置
JPS623570B2 (ja)