JPH09162191A - 櫛歯型トランジスタ - Google Patents
櫛歯型トランジスタInfo
- Publication number
- JPH09162191A JPH09162191A JP32413995A JP32413995A JPH09162191A JP H09162191 A JPH09162191 A JP H09162191A JP 32413995 A JP32413995 A JP 32413995A JP 32413995 A JP32413995 A JP 32413995A JP H09162191 A JPH09162191 A JP H09162191A
- Authority
- JP
- Japan
- Prior art keywords
- comb
- polycrystalline silicon
- emitter
- transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 単体エミッタの場合と同等の高速性能を維持
するとともに、配線遅延等による信号の弛れを小さくで
きる高速バイポーラトランジスタ回路に用いられるダブ
ル多結晶シリコン電極を有する櫛歯型トランジスタを提
供する。 【解決手段】 櫛歯型トランジスタにおいて、アクティ
ブ領域内に形成されるエミッタ櫛歯電極と、このエミッ
タ櫛歯電極間に形成されるベース多結晶シリコン電極
（８）と、このベース多結晶シリコン電極（８）下に形
成される厚さ１０００ｎｍ以上のＬＯＣＯＳ構造の酸化
膜（１０１）とを設ける。
するとともに、配線遅延等による信号の弛れを小さくで
きる高速バイポーラトランジスタ回路に用いられるダブ
ル多結晶シリコン電極を有する櫛歯型トランジスタを提
供する。 【解決手段】 櫛歯型トランジスタにおいて、アクティ
ブ領域内に形成されるエミッタ櫛歯電極と、このエミッ
タ櫛歯電極間に形成されるベース多結晶シリコン電極
（８）と、このベース多結晶シリコン電極（８）下に形
成される厚さ１０００ｎｍ以上のＬＯＣＯＳ構造の酸化
膜（１０１）とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、高速バイポーラト
ランジスタ回路に用いられる櫛歯型トランジスタに関す
るものである。
ランジスタ回路に用いられる櫛歯型トランジスタに関す
るものである。
【０００２】
【従来の技術】従来、高速動作を必要とするバイポーラ
トランジスタ回路の分野では出力段の構成は、高速性能
を維持するために、高速仕様のトランジスタを並列に接
続して電力を確保するか、または高速性能の低下をある
程度容認し、大面積の出力用トランジスタを回路的に工
夫して使用する方法が採られている。
トランジスタ回路の分野では出力段の構成は、高速性能
を維持するために、高速仕様のトランジスタを並列に接
続して電力を確保するか、または高速性能の低下をある
程度容認し、大面積の出力用トランジスタを回路的に工
夫して使用する方法が採られている。
【０００３】後者においては、所望の出力電力を得るた
めのエミッタ面積を確保しつつ、回路を構成する素子、
配線の寄生容量、トランジスタのベース抵抗及び寄生抵
抗を低減することが要求される。一般に高速バイポーラ
トランジスタにおいて、寄生容量の低減には動作速度へ
の寄与が大きいベース・コレクタ間容量を低減すること
が必要である。
めのエミッタ面積を確保しつつ、回路を構成する素子、
配線の寄生容量、トランジスタのベース抵抗及び寄生抵
抗を低減することが要求される。一般に高速バイポーラ
トランジスタにおいて、寄生容量の低減には動作速度へ
の寄与が大きいベース・コレクタ間容量を低減すること
が必要である。
【０００４】そのためには、多結晶シリコンからなるベ
ース電極を用い、サイドウォール形成技術とＤＯＰＯＳ
でのエミッタ拡散層形成により、エミッタ・ベース接合
の近傍までベース電極を近付けてベース接合面積を縮小
することが有効である。一方、ベース抵抗を低減するに
は、サイドベース層を低抵抗化して可能な限りエミッタ
に近接させると共にエミッタを細くし、エミッタ直下の
メインベース層の抵抗を減少させることが必要である。
ース電極を用い、サイドウォール形成技術とＤＯＰＯＳ
でのエミッタ拡散層形成により、エミッタ・ベース接合
の近傍までベース電極を近付けてベース接合面積を縮小
することが有効である。一方、ベース抵抗を低減するに
は、サイドベース層を低抵抗化して可能な限りエミッタ
に近接させると共にエミッタを細くし、エミッタ直下の
メインベース層の抵抗を減少させることが必要である。
【０００５】これらを実現する手段として、ダブル多結
晶シリコン電極で、かつ選択エピタキシャル成長による
ベース形成を採用したトランジスタ構造が用いられるよ
うになってきた。これら高速性能にかかわる構造を活か
しつつ、大電流を得られる出力用トランジスタが望まれ
る。
晶シリコン電極で、かつ選択エピタキシャル成長による
ベース形成を採用したトランジスタ構造が用いられるよ
うになってきた。これら高速性能にかかわる構造を活か
しつつ、大電流を得られる出力用トランジスタが望まれ
る。
【０００６】まず、ベース抵抗を低くする目的から、エ
ミッタ及びその電極は最小幅を維持するため、ベース電
極に対向する面を長く形成する方法が採られるが、その
長さも配線の電流密度で制限される。そのためさらに電
流を増やすために櫛歯型の構造を採ることになる。その
典型的な製造方法として、従来の櫛歯型出力トランジス
タの製造方法を図８を参照しながら説明する。
ミッタ及びその電極は最小幅を維持するため、ベース電
極に対向する面を長く形成する方法が採られるが、その
長さも配線の電流密度で制限される。そのためさらに電
流を増やすために櫛歯型の構造を採ることになる。その
典型的な製造方法として、従来の櫛歯型出力トランジス
タの製造方法を図８を参照しながら説明する。
【０００７】図８はかかる従来の櫛歯型出力用トランジ
スタの製造工程断面図、図９はその櫛歯型出力用トラン
ジスタの平面図である。 （１）まず、図８（ａ）に示すように、Ｐ- 形シリコン
基板１、Ｎ+ 形埋込層２、Ｎ- 形エピタキシャル成長層
３、分離酸化膜４、素子分離用トレンチ５、フィールド
酸化膜６を形成する。
スタの製造工程断面図、図９はその櫛歯型出力用トラン
ジスタの平面図である。 （１）まず、図８（ａ）に示すように、Ｐ- 形シリコン
基板１、Ｎ+ 形埋込層２、Ｎ- 形エピタキシャル成長層
３、分離酸化膜４、素子分離用トレンチ５、フィールド
酸化膜６を形成する。
【０００８】（２）次に、図８（ｂ）に示すように、ベ
ース引出し電極となるＰ形不純物を高濃度に含有した第
１の多結晶シリコン層８を形成し、窒化膜を生成した
後、反応性イオンエッチング（以下、ＲＩＥという）を
用いた公知のホトリソ技術により、ベース・エミッタ形
成領域を開口する。次いで、再度窒化膜生成後、ＲＩＥ
を用いて開口部壁側にサイドウォールが形成される窒化
膜９を形成する。
ース引出し電極となるＰ形不純物を高濃度に含有した第
１の多結晶シリコン層８を形成し、窒化膜を生成した
後、反応性イオンエッチング（以下、ＲＩＥという）を
用いた公知のホトリソ技術により、ベース・エミッタ形
成領域を開口する。次いで、再度窒化膜生成後、ＲＩＥ
を用いて開口部壁側にサイドウォールが形成される窒化
膜９を形成する。
【０００９】（３）次に、図８（ｃ）に示すように、開
口部の分離酸化膜４をウエットエッチングで除去し、コ
レクタ抵抗を下げるためのＮ形不純物のイオン注入を行
ない、熱処理を加えてＮ形層１０を形成し、次いで、開
口部に選択的にＰ形エピタキシャル層１１を形成し、Ｃ
ＶＤ酸化膜生成後、再びＲＩＥを用いて開口部側壁に酸
化膜サイドウォール１２を形成する。
口部の分離酸化膜４をウエットエッチングで除去し、コ
レクタ抵抗を下げるためのＮ形不純物のイオン注入を行
ない、熱処理を加えてＮ形層１０を形成し、次いで、開
口部に選択的にＰ形エピタキシャル層１１を形成し、Ｃ
ＶＤ酸化膜生成後、再びＲＩＥを用いて開口部側壁に酸
化膜サイドウォール１２を形成する。
【００１０】（４）次いで、Ｎ形不純物を高濃度にイオ
ン注入した第２の多結晶シリコン層１３を形成後、８０
０〜９００℃程度の温度で熱酸化を行ない、エミッタ拡
散層（図示なし）を形成する。ベース配線１４、エミッ
タ配線１５、コレクタ配線（図示なし）を形成すると、
図８（ｄ）に示すような構造となる。図９に、櫛歯型出
力用トランジスタが平面的に示されており、その櫛歯型
出力用トランジスタのコレクタ配線１６も明示されてい
る。
ン注入した第２の多結晶シリコン層１３を形成後、８０
０〜９００℃程度の温度で熱酸化を行ない、エミッタ拡
散層（図示なし）を形成する。ベース配線１４、エミッ
タ配線１５、コレクタ配線（図示なし）を形成すると、
図８（ｄ）に示すような構造となる。図９に、櫛歯型出
力用トランジスタが平面的に示されており、その櫛歯型
出力用トランジスタのコレクタ配線１６も明示されてい
る。
【００１１】
【発明が解決しようとする課題】しかしながら、上記し
た従来構造の櫛歯型出力用トランジスタにおいては、エ
ミッタ・エミッタ間の距離は、配線形成等のホトリソ合
せ余裕を含めたサイズになることから、その間のベース
電極幅は単体エミッタに比べて広くなるため、櫛歯を増
やしてエミッタ面積を広げると、ベース電極として使用
している第１の多結晶シリコン層８とＮ- 形エピタキシ
ャル成長層３（コレクタ）を対向電極とする、ベース・
コレクタ間寄生容量成分の増加分がエミッタ面積の増加
に比べて大きく、高速性能を低減させるという問題点が
ある。
た従来構造の櫛歯型出力用トランジスタにおいては、エ
ミッタ・エミッタ間の距離は、配線形成等のホトリソ合
せ余裕を含めたサイズになることから、その間のベース
電極幅は単体エミッタに比べて広くなるため、櫛歯を増
やしてエミッタ面積を広げると、ベース電極として使用
している第１の多結晶シリコン層８とＮ- 形エピタキシ
ャル成長層３（コレクタ）を対向電極とする、ベース・
コレクタ間寄生容量成分の増加分がエミッタ面積の増加
に比べて大きく、高速性能を低減させるという問題点が
ある。
【００１２】ベース・コレクタ間寄生容量は、ダブル多
結晶シリコン構造の高速トランジスタの寄生容量の中で
も最も高速性能に対する感度が大きく、その増加がもた
らす高速性能の低下は非常に大きい。本発明は、上記問
題点を除去し、単体エミッタの場合と同等の高速性能を
維持するとともに、配線遅延等による信号の弛れを小さ
くできる高速バイポーラトランジスタ回路に用いられる
ダブル多結晶シリコン電極を有する櫛歯型トランジスタ
を提供することを目的とする。
結晶シリコン構造の高速トランジスタの寄生容量の中で
も最も高速性能に対する感度が大きく、その増加がもた
らす高速性能の低下は非常に大きい。本発明は、上記問
題点を除去し、単体エミッタの場合と同等の高速性能を
維持するとともに、配線遅延等による信号の弛れを小さ
くできる高速バイポーラトランジスタ回路に用いられる
ダブル多結晶シリコン電極を有する櫛歯型トランジスタ
を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕高速バイポーラトランジスタ回路に用いられるダ
ブル多結晶シリコン電極を有する櫛歯型トランジスタに
おいて、アクティブ領域内に形成されるエミッタ櫛歯電
極と、このエミッタ櫛歯電極間に形成されるベース多結
晶シリコン電極と、このベース多結晶シリコン電極下に
形成される厚さ１０００ｎｍ以上のＬＯＣＯＳ構造の酸
化膜とを設けるようにしたものである。
成するために、 〔１〕高速バイポーラトランジスタ回路に用いられるダ
ブル多結晶シリコン電極を有する櫛歯型トランジスタに
おいて、アクティブ領域内に形成されるエミッタ櫛歯電
極と、このエミッタ櫛歯電極間に形成されるベース多結
晶シリコン電極と、このベース多結晶シリコン電極下に
形成される厚さ１０００ｎｍ以上のＬＯＣＯＳ構造の酸
化膜とを設けるようにしたものである。
【００１４】したがって、多結晶シリコン層とＮ- 形エ
ピタキシャル成長層との間隔を、フィールド酸化膜と同
等の厚さ分だけ広げることができるため、単体エミッタ
の場合と同等の高速性能を維持できる。また、単に単体
エミッタからなるトランジスタを並列接続するよりも、
アクティブ領域を接近させて作り込むことができるた
め、配線遅延等による信号の弛れを小さくできる。
ピタキシャル成長層との間隔を、フィールド酸化膜と同
等の厚さ分だけ広げることができるため、単体エミッタ
の場合と同等の高速性能を維持できる。また、単に単体
エミッタからなるトランジスタを並列接続するよりも、
アクティブ領域を接近させて作り込むことができるた
め、配線遅延等による信号の弛れを小さくできる。
【００１５】〔２〕上記〔１〕記載の櫛歯型トランジス
タにおいて、前記ベース多結晶シリコン電極下にトレン
チ壁で囲われるとともに、コレクタ部と分離された領域
を設けるようにしたものである。したがって、多結晶シ
リコン層と対向するＮ- 形エピタキシャル成長層の大部
分をトレンチによりコレクタから切り離すことにより、
ベース・コレクタ間寄生容量を小さくできる。その上、
アクティブ領域内トレンチで囲まれた領域は、外周のト
レンチによりフィールド部とも絶縁されているため、多
結晶シリコン層との寄生容量の影響は十分小さく、その
容量はベース・基板間の寄生容量であるため、トランジ
スタの高速性への寄与は小さい。そのため、単体エミッ
タの場合と同等の高速性能を維持できる。
タにおいて、前記ベース多結晶シリコン電極下にトレン
チ壁で囲われるとともに、コレクタ部と分離された領域
を設けるようにしたものである。したがって、多結晶シ
リコン層と対向するＮ- 形エピタキシャル成長層の大部
分をトレンチによりコレクタから切り離すことにより、
ベース・コレクタ間寄生容量を小さくできる。その上、
アクティブ領域内トレンチで囲まれた領域は、外周のト
レンチによりフィールド部とも絶縁されているため、多
結晶シリコン層との寄生容量の影響は十分小さく、その
容量はベース・基板間の寄生容量であるため、トランジ
スタの高速性への寄与は小さい。そのため、単体エミッ
タの場合と同等の高速性能を維持できる。
【００１６】また、上記〔１〕と同じく単体エミッタか
らなるトランジスタの並列接続で構成される出力段より
も、アクティブ領域を近接させて作り込むことができる
ため、配線遅延等による信号の弛れを小さくできる。 〔３〕上記〔１〕記載の櫛歯型トランジスタにおいて、
前記エミッタ櫛歯電極間に梯子状のベース多結晶シリコ
ン電極を有し、かつその間に厚さ１００〜２００ｎｍの
酸化膜を設けるようにしたものである。
らなるトランジスタの並列接続で構成される出力段より
も、アクティブ領域を近接させて作り込むことができる
ため、配線遅延等による信号の弛れを小さくできる。 〔３〕上記〔１〕記載の櫛歯型トランジスタにおいて、
前記エミッタ櫛歯電極間に梯子状のベース多結晶シリコ
ン電極を有し、かつその間に厚さ１００〜２００ｎｍの
酸化膜を設けるようにしたものである。
【００１７】したがって、多結晶シリコン層の大部分が
選択酸化されるため、寄生容量を減らすことができる。
一部残した多結晶シリコン層と、コンタクトを取る配線
と、その下のＮ- エピタキシャル成長層との間の寄生容
量は、選択酸化されて形成された酸化膜があるため十分
小さく抑えられる。そのため、単体エミッタの高速性能
に近付けることができる。
選択酸化されるため、寄生容量を減らすことができる。
一部残した多結晶シリコン層と、コンタクトを取る配線
と、その下のＮ- エピタキシャル成長層との間の寄生容
量は、選択酸化されて形成された酸化膜があるため十分
小さく抑えられる。そのため、単体エミッタの高速性能
に近付けることができる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照しながら詳細に説明する。図１は本発明の第
１実施例を示す櫛歯型出力用トランジスタの断面図、図
２はその櫛歯型出力用トランジスタの平面図である。な
お、従来例と同じ部分については、同じ番号を付して、
それらの説明は省略する。
て図を参照しながら詳細に説明する。図１は本発明の第
１実施例を示す櫛歯型出力用トランジスタの断面図、図
２はその櫛歯型出力用トランジスタの平面図である。な
お、従来例と同じ部分については、同じ番号を付して、
それらの説明は省略する。
【００１９】酸化膜１０１は前記した従来の図８（ａ）
で説明したフィールド酸化膜を形成するときに同時形成
し、約１０００ｎｍ以上の厚さを得る。以降前記した従
来と同等の工程を経て、当該デバイスを得ることができ
る。図２に示すように、酸化膜１０１の平面的な形状
は、多結晶シリコン層８が存在するエリアのエミッタ近
傍を除いた全てをカバーするような形に形成される。
で説明したフィールド酸化膜を形成するときに同時形成
し、約１０００ｎｍ以上の厚さを得る。以降前記した従
来と同等の工程を経て、当該デバイスを得ることができ
る。図２に示すように、酸化膜１０１の平面的な形状
は、多結晶シリコン層８が存在するエリアのエミッタ近
傍を除いた全てをカバーするような形に形成される。
【００２０】このように、第１の実施例によれば、多結
晶シリコン層８とＮ- 形エピタキシャル成長層３との間
隔を、フィールド酸化膜と同等の厚さ分だけ広げること
ができるため、単体エミッタの場合と同等の高速性能を
維持できる。また、単に単体エミッタからなるトランジ
スタを並列接続するよりも、アクティブ領域を接近させ
て作り込むことができるため、配線遅延等による信号の
弛れを小さくできる。
晶シリコン層８とＮ- 形エピタキシャル成長層３との間
隔を、フィールド酸化膜と同等の厚さ分だけ広げること
ができるため、単体エミッタの場合と同等の高速性能を
維持できる。また、単に単体エミッタからなるトランジ
スタを並列接続するよりも、アクティブ領域を接近させ
て作り込むことができるため、配線遅延等による信号の
弛れを小さくできる。
【００２１】次に、本発明の第２実施例について説明す
る。図３は本発明の第２実施例を示す櫛歯型出力用トラ
ンジスタの断面図、図４はその櫛歯型出力用トランジス
タの平面図である。なお、従来例と同じ部分について
は、同じ番号を付して、それらの説明は省略する。
る。図３は本発明の第２実施例を示す櫛歯型出力用トラ
ンジスタの断面図、図４はその櫛歯型出力用トランジス
タの平面図である。なお、従来例と同じ部分について
は、同じ番号を付して、それらの説明は省略する。
【００２２】多結晶シリコン層８の下のアクティブ領域
内トレンチ１０２は、前記した従来の図８（ａ）で説明
したトレンチを形成するときに同時形成する。以降、従
来と同等の工程を経て、当該デバイスを得ることができ
る。トレンチの平面的な形状は、図４に示すように、エ
ミッタ近傍を除いた多結晶シリコン層８の存在する領域
を切り取るような形に形成される。また、カーク効果を
抑えたい場合には、図５に示すように、外周のトレンチ
形成と分けて、幅広の浅いトレンチを多結晶シリコン層
８の下のアクティブ領域内にＮ+ 形埋込層２を残すよう
に形成すると、コレクタ抵抗の増加を抑えることができ
る。
内トレンチ１０２は、前記した従来の図８（ａ）で説明
したトレンチを形成するときに同時形成する。以降、従
来と同等の工程を経て、当該デバイスを得ることができ
る。トレンチの平面的な形状は、図４に示すように、エ
ミッタ近傍を除いた多結晶シリコン層８の存在する領域
を切り取るような形に形成される。また、カーク効果を
抑えたい場合には、図５に示すように、外周のトレンチ
形成と分けて、幅広の浅いトレンチを多結晶シリコン層
８の下のアクティブ領域内にＮ+ 形埋込層２を残すよう
に形成すると、コレクタ抵抗の増加を抑えることができ
る。
【００２３】このように、第２の実施例によれば、多結
晶シリコン層８と対向するＮ- 形エピタキシャル成長層
３の大部分を、トレンチ１０２によりコレクタから切り
離すことができる。その上、アクティブ領域内トレンチ
１０２で囲まれた領域は、外周のトレンチ５によりフィ
ールド部とも絶縁されているため、多結晶シリコン層８
との寄生容量の影響は十分小さい。そのため、単体エミ
ッタの場合と同等の高速性能を維持できる。また、第１
実施例と同じく単体エミッタからなるトランジスタの並
列接続で構成される出力段よりも、アクティブ領域を接
近させて作り込むことができるため、配線遅延等による
信号の弛れを小さくできる。
晶シリコン層８と対向するＮ- 形エピタキシャル成長層
３の大部分を、トレンチ１０２によりコレクタから切り
離すことができる。その上、アクティブ領域内トレンチ
１０２で囲まれた領域は、外周のトレンチ５によりフィ
ールド部とも絶縁されているため、多結晶シリコン層８
との寄生容量の影響は十分小さい。そのため、単体エミ
ッタの場合と同等の高速性能を維持できる。また、第１
実施例と同じく単体エミッタからなるトランジスタの並
列接続で構成される出力段よりも、アクティブ領域を接
近させて作り込むことができるため、配線遅延等による
信号の弛れを小さくできる。
【００２４】次に、本発明の第３実施例について説明す
る。図６は本発明の第３実施例を示す櫛歯型出力用トラ
ンジスタの断面図、図７はその櫛歯型出力用トランジス
タの平面図である。なお、従来例と同じ部分について
は、同じ番号を付して、それらの説明は省略する。
る。図６は本発明の第３実施例を示す櫛歯型出力用トラ
ンジスタの断面図、図７はその櫛歯型出力用トランジス
タの平面図である。なお、従来例と同じ部分について
は、同じ番号を付して、それらの説明は省略する。
【００２５】前記した従来の図８（ｂ）で説明した第１
の多結晶シリコン層８を形成した後、多結晶シリコン層
８のエミッタ近傍を除いた部分を一部を除き選択酸化す
る。以降従来と同等の工程を経て当該デバイスを得るこ
とができる。選択酸化する酸化膜１０３の平面的な形状
は図７に示すようになり、多結晶シリコン層８の一部多
結晶シリコン層１０４は配線とコンタクトをとるため残
しておく。
の多結晶シリコン層８を形成した後、多結晶シリコン層
８のエミッタ近傍を除いた部分を一部を除き選択酸化す
る。以降従来と同等の工程を経て当該デバイスを得るこ
とができる。選択酸化する酸化膜１０３の平面的な形状
は図７に示すようになり、多結晶シリコン層８の一部多
結晶シリコン層１０４は配線とコンタクトをとるため残
しておく。
【００２６】このように、第３の実施例によれば、多結
晶シリコン層８の大部分が選択酸化されるため、寄生容
量を減らすことができる。一部残した多結晶シリコン層
１０４とコンタクトを取るベース配線１４と、その下の
Ｎ- エピタキシャル成長層との間の寄生容量は、選択酸
化されて形成された酸化膜１０３があるため十分小さく
抑えられる。そのため、単体エミッタの高速性能に近付
けることができる。
晶シリコン層８の大部分が選択酸化されるため、寄生容
量を減らすことができる。一部残した多結晶シリコン層
１０４とコンタクトを取るベース配線１４と、その下の
Ｎ- エピタキシャル成長層との間の寄生容量は、選択酸
化されて形成された酸化膜１０３があるため十分小さく
抑えられる。そのため、単体エミッタの高速性能に近付
けることができる。
【００２７】また、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
【００２８】
【発明の効果】以上、詳細に述べたように、本発明によ
れば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、多結晶シリコン層
とＮ- 形エピタキシャル成長層との間隔を、フィールド
酸化膜と同等の厚さ分だけ広げることができるため、単
体エミッタの場合と同等の高速性能を維持できる。
れば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、多結晶シリコン層
とＮ- 形エピタキシャル成長層との間隔を、フィールド
酸化膜と同等の厚さ分だけ広げることができるため、単
体エミッタの場合と同等の高速性能を維持できる。
【００２９】また、単に単体エミッタからなるトランジ
スタを並列接続するよりも、アクティブ領域を接近させ
て作り込むことができるため、配線遅延等による信号の
弛れを小さくできる。 （２）請求項２記載の発明によれば、多結晶シリコン層
と対向するＮ- 形エピタキシャル成長層の大部分を、ト
レンチによりコレクタから切り離すことにより、ベース
・コレクタ間寄生容量を小さくできる。その上、アクテ
ィブ領域内トレンチで囲まれた領域は、外周のトレンチ
によりフィールド部とも絶縁されているため、多結晶シ
リコン層との寄生容量の影響は十分小さく、その容量は
ベース・基板間の寄生容量であるため、トランジスタの
高速性への寄与は小さい。そのため、単体エミッタの場
合と同等の高速性能を維持できる。
スタを並列接続するよりも、アクティブ領域を接近させ
て作り込むことができるため、配線遅延等による信号の
弛れを小さくできる。 （２）請求項２記載の発明によれば、多結晶シリコン層
と対向するＮ- 形エピタキシャル成長層の大部分を、ト
レンチによりコレクタから切り離すことにより、ベース
・コレクタ間寄生容量を小さくできる。その上、アクテ
ィブ領域内トレンチで囲まれた領域は、外周のトレンチ
によりフィールド部とも絶縁されているため、多結晶シ
リコン層との寄生容量の影響は十分小さく、その容量は
ベース・基板間の寄生容量であるため、トランジスタの
高速性への寄与は小さい。そのため、単体エミッタの場
合と同等の高速性能を維持できる。
【００３０】また、上記（１）と同じく単体エミッタか
らなるトランジスタの並列接続で構成される出力段より
も、アクティブ領域を近接させて作り込むことができる
ため、配線遅延等による信号の弛れを小さくできる。 （３）請求項３記載の発明によれば、多結晶シリコン層
の大部分が選択酸化されるため寄生容量を減らすことが
できる。一部残した多結晶シリコン層とコンタクトを取
る配線と、その下のＮ- エピタキシャル成長層との間の
寄生容量は選択酸化されて形成された酸化膜があるため
十分小さく抑えられる。そのため、単体エミッタの高速
性能に近付けることができる。
らなるトランジスタの並列接続で構成される出力段より
も、アクティブ領域を近接させて作り込むことができる
ため、配線遅延等による信号の弛れを小さくできる。 （３）請求項３記載の発明によれば、多結晶シリコン層
の大部分が選択酸化されるため寄生容量を減らすことが
できる。一部残した多結晶シリコン層とコンタクトを取
る配線と、その下のＮ- エピタキシャル成長層との間の
寄生容量は選択酸化されて形成された酸化膜があるため
十分小さく抑えられる。そのため、単体エミッタの高速
性能に近付けることができる。
【図１】本発明の第１実施例を示す櫛歯型出力用トラン
ジスタの断面図である。
ジスタの断面図である。
【図２】本発明の第１実施例を示す櫛歯型出力用トラン
ジスタの平面図である。
ジスタの平面図である。
【図３】本発明の第２実施例を示す櫛歯型出力用トラン
ジスタの断面図である。
ジスタの断面図である。
【図４】本発明の第２実施例を示す櫛歯型出力用トラン
ジスタの平面図である。
ジスタの平面図である。
【図５】本発明の第２実施例を示すカーク効果を抑えた
い場合の櫛歯型出力用トランジスタの断面図である。
い場合の櫛歯型出力用トランジスタの断面図である。
【図６】本発明の第３実施例を示す櫛歯型出力用トラン
ジスタの断面図である。
ジスタの断面図である。
【図７】本発明の第３実施例を示す櫛歯型出力用トラン
ジスタの平面図である。
ジスタの平面図である。
【図８】従来の櫛歯型出力用トランジスタの製造工程断
面図である。
面図である。
【図９】従来の櫛歯型出力用トランジスタの平面図であ
る。
る。
１ Ｐ- 型シリコン基板 ２ Ｎ+ 形埋込層 ３ Ｎ- 形エピタキシャル成長層 ５ 外周のトレンチ（素子分離用トレンチ） ８，１０４ 多結晶シリコン層 １０１，１０３ 酸化膜 １０２ アクティブ領域内トレンチ
Claims (3)
- 【請求項１】 高速バイポーラトランジスタ回路に用い
られるダブル多結晶シリコン電極を有する櫛歯型トラン
ジスタにおいて、（ａ）アクティブ領域内に形成される
エミッタ櫛歯電極と、（ｂ）該エミッタ櫛歯電極間に形
成されるベース多結晶シリコン電極と、（ｃ）該ベース
多結晶シリコン電極下に形成される厚さ１０００ｎｍ以
上のＬＯＣＯＳ構造の酸化膜とを有する櫛歯型トランジ
スタ。 - 【請求項２】 請求項１記載の櫛歯型トランジスタにお
いて、前記ベース多結晶シリコン電極下にトレンチ壁で
囲われるとともに、コレクタ部と分離された領域を有す
る櫛歯型トランジスタ。 - 【請求項３】 請求項１記載の櫛歯型トランジスタにお
いて、前記エミッタ櫛歯電極間に梯子状のベース多結晶
シリコン電極を有し、かつその間に厚さ１００〜２００
ｎｍの酸化膜を有する櫛歯型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32413995A JPH09162191A (ja) | 1995-12-13 | 1995-12-13 | 櫛歯型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32413995A JPH09162191A (ja) | 1995-12-13 | 1995-12-13 | 櫛歯型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162191A true JPH09162191A (ja) | 1997-06-20 |
Family
ID=18162576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32413995A Withdrawn JPH09162191A (ja) | 1995-12-13 | 1995-12-13 | 櫛歯型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162191A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247925B2 (en) | 2003-09-25 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
-
1995
- 1995-12-13 JP JP32413995A patent/JPH09162191A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247925B2 (en) | 2003-09-25 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JP3258123B2 (ja) | 半導体装置 | |
| JPH0864615A (ja) | バイポーラトランジスタの製造方法 | |
| JP3172031B2 (ja) | 半導体装置の製造方法 | |
| JPH025432A (ja) | 半導体装置の製造方法 | |
| JPS61231761A (ja) | 半導体装置 | |
| JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
| JPH0824146B2 (ja) | Ｍｏｓ型集積回路 | |
| JPH04314350A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09162191A (ja) | 櫛歯型トランジスタ | |
| JPS6298663A (ja) | 半導体集積回路装置 | |
| JP3193736B2 (ja) | 半導体装置とその製造方法 | |
| JP3260009B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02207534A (ja) | 半導体装置 | |
| JPH01147864A (ja) | 半導体装置 | |
| JP3351661B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04152533A (ja) | 半導体装置 | |
| JPS61269377A (ja) | 半導体装置 | |
| JP2002222938A (ja) | 半導体装置 | |
| JPH073812B2 (ja) | バイポーラ―ｃｍｏｓ素子の製造方法 | |
| JP2002016077A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH023556B2 (ja) | ||
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH0516175B2 (ja) | ||
| JPH04335534A (ja) | ラテラルバイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |