JPS6159746A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6159746A JPS6159746A JP18096984A JP18096984A JPS6159746A JP S6159746 A JPS6159746 A JP S6159746A JP 18096984 A JP18096984 A JP 18096984A JP 18096984 A JP18096984 A JP 18096984A JP S6159746 A JPS6159746 A JP S6159746A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- glass layer
- region
- single crystal
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置に関し、特に周囲を誘電体で分離
されたいわゆるＳｅｍ１ｃｏｎｄｕｃｔｏｙｏｎ Ｉｎ
５ｕ−１ａｔｏ′ｌ″（以下ＳＯＩと略記する）に於け
るバイポーラトランジスタの直列抵抗に関するものであ
る。
されたいわゆるＳｅｍ１ｃｏｎｄｕｃｔｏｙｏｎ Ｉｎ
５ｕ−１ａｔｏ′ｌ″（以下ＳＯＩと略記する）に於け
るバイポーラトランジスタの直列抵抗に関するものであ
る。
（従来技術）
最近の半導体装置は、消費電力を低減する為、及び高機
能を実現する為の高周波化、高速化の要求がますますは
げしくなってきてお〕、基板との間に接合容量を持たな
いＳＯＩが注目されている。
能を実現する為の高周波化、高速化の要求がますますは
げしくなってきてお〕、基板との間に接合容量を持たな
いＳＯＩが注目されている。
第３図に従来の８０Ｉの構造を有するバイポーラトラン
ジスタの断面図を示す。第３図において１０１はＰ型又
はＮｆｉシリコン基板、１０２は酸化膜、１０３．１０
・４は単結晶シリコン、１０５は側面分離用の酸化膜、
１０７，１０８，１０９はそれぞれバイポーラトランジ
スタのペース、エミッタ、コレクタ領域、１１０はアル
ミ電極を示す。
ジスタの断面図を示す。第３図において１０１はＰ型又
はＮｆｉシリコン基板、１０２は酸化膜、１０３．１０
・４は単結晶シリコン、１０５は側面分離用の酸化膜、
１０７，１０８，１０９はそれぞれバイポーラトランジ
スタのペース、エミッタ、コレクタ領域、１１０はアル
ミ電極を示す。
かかる構造では従来Ｐ−Ｎ接合分離で形成されていた高
濃度の埋込領域が存在しない為にトランジスタのコレク
タ直列抵抗（以下几ＳＣと略記する）が大幅に増加し、
本来バイポーラトランジスタが有している大電流が流し
得るという特徴をそこなうばかシでなく、その高周波特
性も劣化してしまうという欠点がありた。
濃度の埋込領域が存在しない為にトランジスタのコレク
タ直列抵抗（以下几ＳＣと略記する）が大幅に増加し、
本来バイポーラトランジスタが有している大電流が流し
得るという特徴をそこなうばかシでなく、その高周波特
性も劣化してしまうという欠点がありた。
（発明の目的）
本発明の目的は、ＳＯＩの低容量性はその′１ま生かし
、従来構造の欠点である直列抵抗の増大をおさえた半導
体装置を提供するものである。
、従来構造の欠点である直列抵抗の増大をおさえた半導
体装置を提供するものである。
（発明の構成）
本発明の半導体装置は、第−導ｉ！型半導体基板上に、
これとは絶縁されかつ周囲も絶縁物により絶縁された複
数の単結晶の第一又は第二導電型の半導体領域を有し、
該単結晶領域の直下には高濃度の第一又は第二導電型の
不純物を含んだ絶縁体であるガラス層を有し、該ガラス
層より該単結晶領域中へ上方拡散された第一又は第二導
電型の高濃度領域を有しこれＫよシコレクタ直列抵抗を
低下せしめることによ）構成される。
これとは絶縁されかつ周囲も絶縁物により絶縁された複
数の単結晶の第一又は第二導電型の半導体領域を有し、
該単結晶領域の直下には高濃度の第一又は第二導電型の
不純物を含んだ絶縁体であるガラス層を有し、該ガラス
層より該単結晶領域中へ上方拡散された第一又は第二導
電型の高濃度領域を有しこれＫよシコレクタ直列抵抗を
低下せしめることによ）構成される。
（実施例）
以下、本発明の実施例について図面を診照して説明する
。第１図１８）〜（ｅ）は、本発明の一実施例の構造及
び製造方法を説明するために工程順に示した断面図であ
る。先ず、第１図（ａ） Ｋ示すように。
。第１図１８）〜（ｅ）は、本発明の一実施例の構造及
び製造方法を説明するために工程順に示した断面図であ
る。先ず、第１図（ａ） Ｋ示すように。
Ｐａ又はＮ型シリコン基板２０１にシリコン酸化膜２０
２を形成し、その上部にヒ素又はリンを大量に打ち込む
か又は、４〜８モルの不純物を添加した酸化膜を成長す
る事によりガラス層２０３を形成する。
２を形成し、その上部にヒ素又はリンを大量に打ち込む
か又は、４〜８モルの不純物を添加した酸化膜を成長す
る事によりガラス層２０３を形成する。
次に、第１図ｔｂ）に示すように、酸化膜２０２゜ガラ
ス層２０３に部分的に開ロレ、塩化水素ガスを含む雰囲
気中でＮ型の減圧エピタキシャル２０５の成長をし、ガ
ラス層２０３をおおってしまう。
ス層２０３に部分的に開ロレ、塩化水素ガスを含む雰囲
気中でＮ型の減圧エピタキシャル２０５の成長をし、ガ
ラス層２０３をおおってしまう。
次に１第１図（Ｃ）に示すよ・うに、表面をケンマ等で
平坦化した後に、酸化膜２０６を形成する。
平坦化した後に、酸化膜２０６を形成する。
次に、第１図（ｄ）に示すように、開口部２０４の上部
の単結晶を選択酸化に°よＭｌ化膜に変換せしめた後、
１０００℃〜１２００℃の熱処理により高濃度領域２０
８を形成する。
の単結晶を選択酸化に°よＭｌ化膜に変換せしめた後、
１０００℃〜１２００℃の熱処理により高濃度領域２０
８を形成する。
以下は、第１図（ｅ）に示すように、周知の製法により
、トランジスタのＰ型ベース領域２０９．Ｎ型エミッタ
領域２１０．コレクタ領域２１１を形成した後に、電極
引き出し用の窓を開はアルミニウム電極２１２を付けて
完成する。又本製造工程に於いて第１図（ｂＪに示す選
択エピタキシャル成長は、別図第２図に示すように多結
晶シリコン層３０４を成長したる後、レーザ等のアニー
ル３０５により単結晶化する方法でも達成できる。
、トランジスタのＰ型ベース領域２０９．Ｎ型エミッタ
領域２１０．コレクタ領域２１１を形成した後に、電極
引き出し用の窓を開はアルミニウム電極２１２を付けて
完成する。又本製造工程に於いて第１図（ｂＪに示す選
択エピタキシャル成長は、別図第２図に示すように多結
晶シリコン層３０４を成長したる後、レーザ等のアニー
ル３０５により単結晶化する方法でも達成できる。
以上述べた製法により形成された本発明の半導体装置は
、トランジスタを形成する単結晶領域２０５が絶縁膜２
０２，２０３，２０７で囲まれている為、基板に対する
接合容量は存在せず、又、ガラス層より拡散された高濃
度領域２０８が存在する為にコレクタ直列抵抗は存在し
ない場合の１７５〜１／１０に低減でき、大電流を流し
得る事と共に高周波動作時に問題になる容量、抵抗によ
る時定数遅れも改善でき、高速化に対して非常に優れた
装置であると言える。
、トランジスタを形成する単結晶領域２０５が絶縁膜２
０２，２０３，２０７で囲まれている為、基板に対する
接合容量は存在せず、又、ガラス層より拡散された高濃
度領域２０８が存在する為にコレクタ直列抵抗は存在し
ない場合の１７５〜１／１０に低減でき、大電流を流し
得る事と共に高周波動作時に問題になる容量、抵抗によ
る時定数遅れも改善でき、高速化に対して非常に優れた
装置であると言える。
なお、本発明の実施例に於いてはＮＰＮ）ランジスタを
想定しているが、ガラス層２０３は、例えばホウ素の様
にＰ型不純物を添加したガラス層を形成し、単結晶領域
２０５をＰ型、ベース領域２０９をＮ型、エミッタ、コ
レクタ領域２１０゜２１１をＰ型領域として形成し、Ｐ
ＮＰ）？ンジスタを形成しても良いことは勿論である。
想定しているが、ガラス層２０３は、例えばホウ素の様
にＰ型不純物を添加したガラス層を形成し、単結晶領域
２０５をＰ型、ベース領域２０９をＮ型、エミッタ、コ
レクタ領域２１０゜２１１をＰ型領域として形成し、Ｐ
ＮＰ）？ンジスタを形成しても良いことは勿論である。
（発明の効果）
以上説明したとおシ、本発明によれば、半導体装置を形
成する単結晶領域は絶Ｒ膜で囲まれている為、基板に対
する接合容量は存在せず、またガラス層より拡散された
高濃度領域が存在するため、コレクタ直列抵抗は大幅に
低減でき、大電流を流し得ると共に高周波動作時に問題
となる容量、抵抗による時定数遅れも改善でき、高速化
を達成することができる。
成する単結晶領域は絶Ｒ膜で囲まれている為、基板に対
する接合容量は存在せず、またガラス層より拡散された
高濃度領域が存在するため、コレクタ直列抵抗は大幅に
低減でき、大電流を流し得ると共に高周波動作時に問題
となる容量、抵抗による時定数遅れも改善でき、高速化
を達成することができる。
第１図（ａ）〜（ｅ）は本発明の一実施例の構造並びに
製造方法を説明するために製造工程順に示した断面図、
゛第２図は第１図（ａｌ〜（ｅ）の工程に於ける置き換
えられる一部工程の断面図、第３図は従来のＳＯＩ構造
を有するバイポーラトランジスタの断面図である。 １０１・・・・・・Ｐ型又はＮ型シリコン基板、１０２
・・・・・・酸化膜、１０３・・・・・・開口部及び単
結晶領域、１０４・・・・・・単結晶領域、１０５，１
０６・・・・・・酸化膜。 １０７・・・・・・ペース領域、１０８・・・・・・エ
ミッタ領域、１０９・・・・・・コレクタ領域、１１０
・・・・・・アルミニウム電極、２０１・・・・・・Ｎ
型又はＰ型シリコン基板、２０２・・・・・・酸化膜、
２０３・・・・・・不純物添加ガラス層、２０４・・・
・・・開口部、２０５・・・・・・選択エピタキシャル
成長された単結晶シリコン、２０６，２０７・・・・・
・酸化膜、２０８・・・・・・高濃度不純物領域、２０
９・・・・・・ベース領域、２１０・・・・・・エミッ
タ領域、２１０・・・・・・エミッタ領域、２１１・・
・・・・コレクタ領域、２１２・・・・・・アルミニウ
ム電極、３０１・・・・・・Ｎ型又はＰ型シリコン基板
、３０２・・・・・・酸化膜、３０３・・・・・・不純
物添加ガラス層、３０４・・・・・・多結晶シリコン層
、３０５・・・・・・レーザ光線。 第 ｌｒＸｉ
製造方法を説明するために製造工程順に示した断面図、
゛第２図は第１図（ａｌ〜（ｅ）の工程に於ける置き換
えられる一部工程の断面図、第３図は従来のＳＯＩ構造
を有するバイポーラトランジスタの断面図である。 １０１・・・・・・Ｐ型又はＮ型シリコン基板、１０２
・・・・・・酸化膜、１０３・・・・・・開口部及び単
結晶領域、１０４・・・・・・単結晶領域、１０５，１
０６・・・・・・酸化膜。 １０７・・・・・・ペース領域、１０８・・・・・・エ
ミッタ領域、１０９・・・・・・コレクタ領域、１１０
・・・・・・アルミニウム電極、２０１・・・・・・Ｎ
型又はＰ型シリコン基板、２０２・・・・・・酸化膜、
２０３・・・・・・不純物添加ガラス層、２０４・・・
・・・開口部、２０５・・・・・・選択エピタキシャル
成長された単結晶シリコン、２０６，２０７・・・・・
・酸化膜、２０８・・・・・・高濃度不純物領域、２０
９・・・・・・ベース領域、２１０・・・・・・エミッ
タ領域、２１０・・・・・・エミッタ領域、２１１・・
・・・・コレクタ領域、２１２・・・・・・アルミニウ
ム電極、３０１・・・・・・Ｎ型又はＰ型シリコン基板
、３０２・・・・・・酸化膜、３０３・・・・・・不純
物添加ガラス層、３０４・・・・・・多結晶シリコン層
、３０５・・・・・・レーザ光線。 第 ｌｒＸｉ
Claims (1)
- 第一導電型半導体基板上にこれとは絶縁されかつ周囲
も絶縁物により絶縁された複数の単結晶の第一又は第二
導電型の半導体領域を有し、該単結晶領域の直下には高
濃度の第一又は第二導電型の不純物を含んだ絶縁体であ
るガラス層を有し、該ガラス層より該単結晶領域中へ上
方拡散された第一又は第二導電型の高濃度領域を有する
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18096984A JPS6159746A (ja) | 1984-08-30 | 1984-08-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18096984A JPS6159746A (ja) | 1984-08-30 | 1984-08-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6159746A true JPS6159746A (ja) | 1986-03-27 |
Family
ID=16092442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18096984A Pending JPS6159746A (ja) | 1984-08-30 | 1984-08-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159746A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850120B1 (ko) | 2006-12-26 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Ｓｏｉ웨이퍼 및 제조방법 |
-
1984
- 1984-08-30 JP JP18096984A patent/JPS6159746A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850120B1 (ko) | 2006-12-26 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Ｓｏｉ웨이퍼 및 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669434A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100275544B1 (ko) | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 | |
| JPH0864615A (ja) | バイポーラトランジスタの製造方法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6159746A (ja) | 半導体装置 | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| JPH07142505A (ja) | 半導体装置の製造方法 | |
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| JP3351661B2 (ja) | 半導体装置およびその製造方法 | |
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| KR0149434B1 (ko) | 쌍극자 트랜지스터 및 그 제조방법 | |
| GB2181889A (en) | Improvements relating to bipolar transistors | |
| JPH0499329A (ja) | 半導体装置の製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH03203333A (ja) | 半導体装置及びその製法 | |
| JPS60211978A (ja) | 半導体装置 | |
| JPH05175209A (ja) | 半導体装置及びその製造方法 | |
| JPH02105454A (ja) | 相補形ｍｏｓｆｅｔの製造方法 | |
| JPH0516175B2 (ja) | ||
| JPH05315549A (ja) | 半導体装置 | |
| JPS60257572A (ja) | 半導体装置の製造方法 | |
| JPH0451973B2 (ja) | ||
| JPH10125691A (ja) | 半導体装置の製造方法 | |
| JPH0228267B2 (ja) | ||
| JPH06104270A (ja) | 半導体装置 |