KR100850120B1 - Ｓｏｉ웨이퍼 및 제조방법 - Google Patents

Ｓｏｉ웨이퍼 및 제조방법 Download PDF

Info

Publication number
KR100850120B1
KR100850120B1 KR1020060133456A KR20060133456A KR100850120B1 KR 100850120 B1 KR100850120 B1 KR 100850120B1 KR 1020060133456 A KR1020060133456 A KR 1020060133456A KR 20060133456 A KR20060133456 A KR 20060133456A KR 100850120 B1 KR100850120 B1 KR 100850120B1
Authority
KR
South Korea
Prior art keywords
silicon layer
epitaxial silicon
nitride film
soi
oxide
Prior art date
Application number
KR1020060133456A
Other languages
English (en)
Other versions
KR20080059767A (ko
Inventor
임태홍
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060133456A priority Critical patent/KR100850120B1/ko
Publication of KR20080059767A publication Critical patent/KR20080059767A/ko
Application granted granted Critical
Publication of KR100850120B1 publication Critical patent/KR100850120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 SOI 웨이퍼 및 제조방법에 관한 것으로서, 실리콘기판상에 차례로 산화막과 나이트라이드막을 증착시키는 단계(a)와, 산화막과 나이트라이드막에 SOI 특성이 요구되는 선택영역과 사진식각공정을 이용하여 산화막과 나이트라이드막 중 일부분을 제거하여 실리콘기판이 드러나도록 비선택영역을 구분짓는 단계(b)와, 비선택영역에 에피택셜 실리콘 성장을 통해 제 1 에피택셜 실리콘층을 형성하는 단계(c)와, 제 1 에피택셜 실리콘층에 산화공정을 통하여 실리콘산화물을 형성하는 단계(d)와, 드러난 나이트라이드막을 식각하는 단계(e)와, 나이트라이드막의 식각으로 드러난 제 1 에피택셜 실리콘층의 측벽을 시드(seed)로 하여 산화막 상에 제 2 에피택셜 실리콘층을 성장시키는 단계(f)를 포함한다. 따라서 본 발명은, 웨이퍼 전면이 아닌 절연이 필요한 선택 영역에 대해서만 사진공정 및 식각공정, 에피택셜 성장을 통하여 절연이 이루어지도록 함으로써, 저렴한 폴리시드 웨이퍼를 사용하여 제조단가가 낮아짐은 물론, 기존 SOI 웨이퍼와 동일한 전기적 절연 특성을 나타낼 수 있는 효과를 가진다.
SOI, 에피택셜, 절연

Description

ＳＯＩ웨이퍼 및 제조방법{SOI SUNSTRATE AND METHOD OF MANUFACTURONG THEREOF}
도 1a 내지 도 1f는 본 발명의 실시예에 따른 SOI 웨이퍼 제조방법의 공정 단면도이고,
도 2는 본 발명의 실시예에 따른 SOI 웨이퍼 제조방법의 흐름도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 실리콘기판 110 : 산화막
120 : 나이트라이드막 130 : 선택영역
140 : 비선택영역 150, 160 : 제 1, 2 에피택셜 실리콘층
152 : 실리콘산화막
본 발명은 SOI(silicon on insulator, 이하 SOI) 웨이퍼 및 제조방법에 관한 것으로서, 보다 상세하게는 선택적인 실리콘 에피택셜 성장에 의한 SOI 웨이퍼 및 제조방법에 관한 것이다.
웨이퍼의 변화는 대구경화의 추세와 더불어 새로운 형태의 웨이퍼의 상용화 가 예상되는데 그것은 실리콘 2중막 형태의 SOI (Silicon On Insulator)웨이퍼이다.
그동안 반도체 웨이퍼시장을 주도해온 폴리시드(Polished) 웨이퍼는 실리콘봉(Ingot)에 존재하는 미세한 결함들로 인해 고집적을 실현하기에는 한계가 있어 실리콘웨이퍼 위에 에피텔셜 성장층을 가진 에피(Epi)웨이퍼가 등장하게 되었다. 또한 최근들어 실리콘 단결정 봉(Ingot)을 성장시키는 과정에서 성장속도와 열처리 조건을 독자적으로 처리, 웨이퍼 표면의 산소원자 및 불순물과 기타 결함 등을 완전히 제거한 폴리시드 형태의 결함 제어 웨이퍼도 개발되었는데, 이러한 것들은 반도체소자의 초미세 디자인 룰의 적용을 만족시키기 위한 노력이라고 할 수 있을 것이다. 현재 폴리시드 형태의 결함제어웨이퍼는 표면의 무결함특성을 가질 뿐만 아니라 수율까지 우수하여 당분간 주로 사용될 것이다.
이와 더불어 SOI 웨이퍼를 이용한 고속 칩 제조기술이 1GD램 이상 고집적 메모리 및 고성능 마이크로프로세서 제조에 대응하는 차세대 반도체 공정 기술로 급부상하고 있다. SOI 웨이퍼 기술은 반도체를 만드는 재료인 실리콘 웨이퍼에 절연막을 입히고 그 위에 다시 실리콘 박막을 형성시켜 전자 누설을 막고 칩의 집적도를 높이는 기술로 초미세가공에 쓰일 것으로 예상되는 차세대 기술이다.　특히 SOI 기술은 트랜지스터의 저항을 줄여 저전력 고속 칩을 생산할 수 있도록 함으로써 1기가급 이상의 메모리 반도체는 물론 저전력과 저전압 특성이 요구되는 휴대형 정보통신기기용 반도체 소자 생산에 폭넓게 사용될 것으로 전망된다.
현재 SOI 웨이퍼는 기존 웨이퍼에 비해 매우 높은 가격을 형성하고 있어 아 직까지 그 적용 분야가 매우 제한적이지만 향후 반도체의 고집적화가 급진전될 경우 이 제품 채용이 불가피할 것으로 예상되며 당분간 폴리시드 제품이 주력 웨이퍼의 자리를 계속 고수하고 에피웨이퍼는 일부 분야에서만 사용될 것이나 기가급 반도체가 양산될 2003년 이후부터 SOI 웨이퍼의 채택도 본격화될 것으로 예상된다.
이에 종래의 기술에 따른 SOI 웨이퍼의 제조는, 먼저, 최고 1000℃에 이르는 고온의 열처리(annealling) 과정을 포함한다. 이 방법은 일정 두께의 초기 베어 웨이퍼(bare wafer)를 열처리하여 산화막을 입히는 과정, 수소(H+) 이온을 웨이퍼 표면 아래로 주입하여 수소 불순물에 의한 경계층을 형성하는 과정, 웨이퍼를 별도의 기판에 본딩한 후 경계층을 분리하여 상기 기판 위에 소정 두께의 실리콘을 남기는 과정 그리고 고온 어닐링(annealling) 과정 등을 수행한다.
이처럼, 종래의 제조 기술에 따른 SOI는, 절연체로 차단된 얇은 무결점 실리콘층을 제공하기 때문에 절연벽이나 웰(well)형성 공정 등을 줄일 수 있어 제품개발 및 생산기간과 비용을 줄일 수 있고, 또한 설비 투자에 대한 부담을 줄일 수 있는 장점이 있기는 하지만, 웨이퍼 전면에 절연체로 차단되어져 있어서 일반 폴리시드 웨이퍼보다 10배 이상으로 제조단가가 매우 높다는 결점이 있었다.
본 발명은 상기한 바와 같은 결점을 해소시키기 위하여 안출된 것으로서, 웨이퍼 전면이 아닌 절연이 필요한 선택 영역에 대해서만 사진공정 및 식각공정, 에피택셜 성장을 통한 절연이 이루어지도록 함으로써, 저렴한 폴리시드 웨이퍼를 사용하여 전기적으로 절연 특성을 나타낼 수 있는 SOI 웨이퍼 및 제조방법을 제공하 는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은, 증착된 산화막과 나이트라이드막에 SOI 특성이 요구되는 선택영역과 사진식각공정을 이용하여 비선택영역이 구분되는 실리콘기판과, 실리콘기판의 비선택영역에 성장되는 제 1 에피택셜 실리콘층과, 제 1 에피택셜 실리콘층에 산화공정을 통하여 실리콘산화물을 형성하고 나이트라이드막을 식각하여 드러난 제 1 에피택셜 실리콘층의 측벽을 시드로 형성되는 제 2 에피택셜 실리콘층을 포함하며, 제 2 에피택셜 실리콘층과 실리콘기판의 경계면에 절연이 필요한 선택 영역에만 절연체층이 형성되는 것을 특징으로 하는 SOI 웨이퍼를 제공한다.
또한, 본 발명은, 실리콘기판상에 차례로 산화막과 나이트라이드막을 증착시키는 단계(a)와, 산화막과 나이트라이드막에 SOI 특성이 요구되는 선택영역과 사진식각공정을 이용하여 산화막과 나이트라이드막 중 일부분을 제거하여 실리콘기판이 드러나도록 비선택영역을 구분짓는 단계(b)와, 비선택영역에 에피택셜 실리콘 성장을 통해 제 1 에피택셜 실리콘층을 형성하는 단계(c)와, 제 1 에피택셜 실리콘층에 산화공정을 통하여 실리콘산화물을 형성하는 단계(d)와, 드러난 나이트라이드막을 식각하는 단계(e)와, 나이트라이드막의 식각으로 드러난 제 1 에피택셜 실리콘층의 측벽을 시드(seed)로 하여 산화막 상에 제 2 에피택셜 실리콘층을 성장시키는 단계(f)를 포함하는 SOI 웨이퍼의 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 참조하여 구체적으로 설명한다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 SOI 웨이퍼 제조방법의 공정 단면도이고, 도 2는 본 발명의 실시예에 따른 SOI 웨이퍼 제조방법의 흐름도이다.
SOI 웨이퍼는 먼저, 도 1f에서와 같이, 폴리시드(polished)의 실리콘기판(100)상에 동일 면적을 가지나 비교적 얇은 두께의 에피택셜 실리콘층(150, 160) 이 형성되고, 이 에피택셜 실리콘층(150, 160)과 실리콘기판(100)의 경계면에 절연이 필요한 선택 영역에만 절연체층(산화막:110)이 형성된 것이다.
여기서 절연체층은 산화물, 질화물 및 내열성 유기절연물 중에 어느 하나이면 가능하나, 산화물이 바람직하다.
또한, SOI 웨이퍼 제조방법은, 도 2에서와 같이, 실리콘기판상에 차례로 산화막과 나이트라이드막을 증착시키는 단계(a)와, 산화막과 나이트라이드막에 SOI 특성이 요구되는 선택영역과 비선택영역을 구분짓는 단계(b)와, 비선택영역에 제 1 에피택셜 실리콘층을 성장시키는 단계(c)와, 제 1 에피택셜 실리콘층에 산화공정을 통하여 실리콘산화물을 형성하는 단계(d)와, 드러난 나이트라이드막을 식각하는 단계(e)와, 나이트라이드막의 식각으로 드러난 측벽의 제 1 에피택셜 실리콘층을 시드(seed)로 하여 제 2 에피택셜 실리콘층을 성장시키는 단계(f)를 포함한다.
이하 첨부된 본 발명의 실시 예에 따른 SOI 웨이퍼 제조방법을 도 1a 내지 도 1f를 참고하여 상세하게 설명하면 다음과 같다.
도 1a에서의 단계(a)는, 실리콘기판(100)상에 대략 수십에서 수백 Å의 두께로 절연체층에 해당되는 산화막(110)이 증착되며, 여기서 산화막(110)은 이후의 공정으로 하여 선택적인 절연체층이 된다. 그리고 이 산화막(110)상에 대략 1㎛이상의 두께의 나이트라이드막(120)이 증착된다.
도 1b는 단계(b)로서, 산화막(110)과 나이트라이드막(120)에는 SOI의 전기적 절연 특성이 요구되는 선택영역(130)과 비선택영역(140)을 구분짓게 되며, 이는 비선택영역(140)에만 사진공정과 식각공정이 실시되어 이루어지게 된다.
비선택영역(140)의 식각은 실리콘기판(100)이 드러나는 지점을 식각종점으로 한다.
그리고 단계(c)에 해당하는 도 1c는, 식각된 비선택영역(140)에 에피택셜 실리콘 성장(epitaxial Si growth)을 통하여 제 1 에피택셜 실리콘층(150)을 성장시키게 되며, 도 1d에서와 같이 성장된 제 1 에피택셜 실리콘층(150) 즉, 비선택영역(140)에 산화공정을 통하여 실리콘산화물(152)을 형성하는 단계(d)를 이루게 된다.
도 1e는 실리콘산화물(152)이 형성되지 않은 선택영역(130)의 드러난 나이트라이드막(120)이 단계(e)에 따라 수직하게 식각되며, 이 때 나이트라이드막(120)의 식각은 산화막(110)을 식각 종점으로 하여 식각이 이루어진다.
도 1f의 단계(f)는, 하부에 산화막(110)과 측벽에 제 1 에피택셜 실리콘층(150)이 드러난 선택영역(130)에서 나이트라이드막(120)의 식각으로 드러난 측벽의 제 1 에피택셜 실리콘층(150)을 시드(seed)로 하여 제 2 에피택셜 실리콘층(160)을 성장시키게 되며, 제 2 에피택셜 실리콘층(160)은 선택영역을 채워 제 1 에피택셜 실리콘층과 동일 면상이 되도록 상기 선택영역에 성장되는 것이다.
그리고 단계(f) 이후에, 제 1 에피택셜 실리콘층(150) 즉, 비선택영역(140)상에 형성된 실리콘산화물(SiO2:152)의 제거가 이루어진다.
그러므로, 본 발명에 따라 제조되는 SOI웨이퍼는 기존 SOI제품과 동일한 절연 특성을 가지면서도, 비교적 저렴한 폴리시트 기판에 절연이 필요한 부분에만 선 택적으로 절연체층을 형성시킨 것이다.
이상에서 설명한 것은 본 발명에 따른 SOI 웨이퍼 및 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 SOI 웨이퍼 및 제조방법은, 웨이퍼 전면이 아닌 절연이 필요한 선택 영역에 대해서만 사진공정 및 식각공정, 에피택셜 성장을 통한 절연이 이루어지도록 함으로써, 저렴한 폴리시드 웨이퍼를 사용하여 제조단가가 낮아짐은 물론, 기존 SOI 웨이퍼와 동일한 전기적 절연 특성을 나타낼 수 있는 효과를 가진다.

Claims (9)

  1. 증착된 산화막과 나이트라이드막에 SOI 특성이 요구되는 선택영역과 사진식각공정을 이용하여 비선택영역이 구분되는 실리콘기판과,
    상기 실리콘기판의 비선택영역에 성장되는 제 1 에피택셜 실리콘층과,
    상기 제 1 에피택셜 실리콘층에 산화공정을 통하여 실리콘산화물을 형성하고 나이트라이드막을 식각하여 드러난 상기 제 1 에피택셜 실리콘층의 측벽을 시드로 형성되는 제 2 에피택셜 실리콘층을 포함하며,
    상기 제 2 에피택셜 실리콘층과 상기 실리콘기판의 경계면에 절연이 필요한 선택 영역에만 절연체층,
    이 형성되는 것을 특징으로 하는 SOI 웨이퍼.
  2. 제 1 항에 있어서,
    상기 절연체층은 산화물로 이루어지는 것을 특징으로 하는 SOI 웨이퍼.
  3. 실리콘기판상에 차례로 산화막과 나이트라이드막을 증착시키는 단계(a)와,
    상기 산화막과 나이트라이드막에 SOI 특성이 요구되는 선택영역과 사진식각공정을 이용하여 상기 산화막과 나이트라이드막 중 일부분을 제거하여 상기 실리콘기판이 드러나도록 비선택영역을 구분짓는 단계(b)와,
    상기 비선택영역에 에피택셜 실리콘 성장을 통해 제 1 에피택셜 실리콘층을 형성하는 단계(c)와,
    상기 제 1 에피택셜 실리콘층에 산화공정을 통하여 실리콘산화물을 형성하는 단계(d)와,
    상기 드러난 나이트라이드막을 식각하는 단계(e)와,
    상기 나이트라이드막의 식각으로 드러난 상기 제 1 에피택셜 실리콘층의 측벽을 시드(seed)로 하여 상기 산화막 상에 제 2 에피택셜 실리콘층을 성장시키는 단계(f),
    를 포함하는 SOI 웨이퍼의 제조방법.
  4. 제 3 항에 있어서,
    상기 단계(a)에서 산화막은 상기 선택영역상에 절연체층으로 되는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  5. 제 3 항에 있어서,
    상기 단계(a)에서 나이트라이드막은 1㎛이상의 두께로 증착되는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  6. 삭제
  7. 제 3 항에 있어서,
    상기 단계(e)에서 상기 나이트라이드막의 식각은 상기 산화막을 식각종점으로 하여 식각이 이루어지는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  8. 제 3 항에 있어서,
    상기 단계(f)에서 제 2 에피택셜 실리콘층은 상기 선택영역을 채워 제 1 에 피택셜 실리콘층과 동일 면상이 되도록 상기 선택영역에 성장되는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  9. 제 3 항에 있어서,
    상기 단계(f) 이후에, 상기 제 1 에피택셜 실리콘층상에 형성된 상기 실리콘산화물을 제거하는 단계가 더 포함되는 SOI 웨이퍼의 제조방법.
KR1020060133456A 2006-12-26 2006-12-26 Ｓｏｉ웨이퍼 및 제조방법 KR100850120B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060133456A KR100850120B1 (ko) 2006-12-26 2006-12-26 Ｓｏｉ웨이퍼 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133456A KR100850120B1 (ko) 2006-12-26 2006-12-26 Ｓｏｉ웨이퍼 및 제조방법

Publications (2)

Publication Number Publication Date
KR20080059767A KR20080059767A (ko) 2008-07-01
KR100850120B1 true KR100850120B1 (ko) 2008-08-04

Family

ID=39812491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133456A KR100850120B1 (ko) 2006-12-26 2006-12-26 Ｓｏｉ웨이퍼 및 제조방법

Country Status (1)

Country Link
KR (1) KR100850120B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159746A (ja) 1984-08-30 1986-03-27 Nec Corp 半導体装置
JPH01152719A (ja) * 1987-12-10 1989-06-15 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
JP2005183514A (ja) 2003-12-17 2005-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159746A (ja) 1984-08-30 1986-03-27 Nec Corp 半導体装置
JPH01152719A (ja) * 1987-12-10 1989-06-15 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
JP2005183514A (ja) 2003-12-17 2005-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20080059767A (ko) 2008-07-01

Similar Documents

Publication Publication Date Title
US8039332B2 (en) Method of manufacturing a buried-gate semiconductor device and corresponding integrated circuit
US10388652B2 (en) Intergrated circuit structure including single diffusion break abutting end isolation region, and methods of forming same
CN108933084A (zh) 用于纳米片装置的取代金属栅极图案化
KR101379885B1 (ko) 반도체 온 절연체형 기판을 위한 베이스 기판의 제조 방법
US9461174B2 (en) Method for the formation of silicon and silicon-germanium fin structures for FinFET devices
US9620506B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
US10403548B2 (en) Forming single diffusion break and end isolation region after metal gate replacement, and related structure
CN103633115B (zh) 用于多栅极晶体管的装置和方法
JP2006173568A (ja) Ｓｏｉ基板の製造方法
US10297507B2 (en) Self-aligned vertical field-effect transistor with epitaxially grown bottom and top source drain regions
TW201515116A (zh) 藉由磊晶沉積形成鰭片
US10396178B2 (en) Method of forming improved vertical FET process with controlled gate length and self-aligned junctions
TW201834022A (zh) 用於在陶瓷基板上整合元素及複合半導體的方法及系統
US7977187B2 (en) Method of fabricating a buried-gate semiconductor device and corresponding integrated circuit
TWI227362B (en) Liquid crystal display manufacturing process and polysilicon layer forming process
KR100850120B1 (ko) Ｓｏｉ웨이퍼 및 제조방법
JP2007506290A (ja) 絶縁構造部上の半導体チャンネル
US20170110460A1 (en) Metal strap for dram/finfet combination
KR100850119B1 (ko) Ｓｏｉ웨이퍼 및 제조방법
CN111816661B (zh) 一种半导体器件及其制造方法
US20240170559A1 (en) Method for producing closely spaced gate structures of a quantum dot device
JP3321527B2 (ja) 半導体装置の製造方法
KR100609382B1 (ko) Ｓｏｉ 기판의 제조방법
KR20090044566A (ko) 반도체 기판 제조 방법
KR20050050711A (ko) 반도체 소자의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee