DE102005021932A1 - Verfahren zur Herstellung integrierter Schaltkreise - Google Patents

Verfahren zur Herstellung integrierter Schaltkreise Download PDF

Info

Publication number
DE102005021932A1
DE102005021932A1 DE102005021932A DE102005021932A DE102005021932A1 DE 102005021932 A1 DE102005021932 A1 DE 102005021932A1 DE 102005021932 A DE102005021932 A DE 102005021932A DE 102005021932 A DE102005021932 A DE 102005021932A DE 102005021932 A1 DE102005021932 A1 DE 102005021932A1
Authority
DE
Germany
Prior art keywords
module
emitter
base
process steps
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005021932A
Other languages
English (en)
Inventor
Johann Dr. Tolonics
Klaus Dr. Locke
Peter Brandl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Priority to DE102005021932A priority Critical patent/DE102005021932A1/de
Priority to US11/432,403 priority patent/US20060254958A1/en
Publication of DE102005021932A1 publication Critical patent/DE102005021932A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

Verfahren zur Herstellung integrierter Schaltkreise mit Silizium-Germanium-Heterobipolartransistoren, indem DOLLAR A das Herstellungsverfahren in mehrere Verfahrensmodule (Modul 1a, 1b, 2, 3, 4) aufgegliedert ist, wobei als Verfahrensmodule (Modul 1a, 1b, 2, 3, 4) zumindest DOLLAR A - ein Kollektor-Modul zur Erzeugung eines Kollektorgebietes, DOLLAR A - ein Basis-Modul zur Erzeugung eines Basisgebietes und DOLLAR A - ein Emitter-Modul zur Erzeugung eines Emittergebietes DOLLAR A definiert sind und wobei die Verfahrensmodule (Modul 1a, 1b, 2, 3, 4) zueinander derartige Verfahrensschnittstellen (I¶12¶, I¶23¶, I¶34¶) aufweisen, dass zur Entwicklung einer von der bestehenden Technologieversion abweichenden Technologieversion DOLLAR A zumindest ein Prozessschritt (P11, ..., P46) eines Verfahrensmoduls (Modul 1a, 1b, 2, 3, 4) unter Einhaltung der Verfahrensschnittstelle (I¶12¶, I¶23¶, I¶34¶) unabhängig von den Prozesschritten (P11, ..., P46) der übrigen Verfahrensmodule (Modul 1a, 1b, 2, 3, 4) geändert wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung integrierter Schaltkreise.
  • Aus dem Stand der Technik sind integrierte Halbleiterschaltkreise und Verfahren zur Herstellung derselben bekannt, die Heterobipolartransistoren mit einem Silizium-Germanium-Mischkristall im Basishalbleitergebiet aufweisen.
    •
  • Aufgabe der vorliegenden Erfindung ist es das Verfahren zur Herstellung von integrierten Schaltkreisen weiter zu entwickeln. Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Demgemäß ist ein Verfahren zur Herstellung integrierter Schaltkreise mit Silizium – Germanium – Heterobipolartransistoren vorgesehen. Das Herstellungsverfahren ist in mehrere Verfahrensmodule aufgegliedert. Ein Verfahrensmodul weist dabei einen, vorzugsweise jedoch zumindest zwei Prozessschritte des Herstellungsverfahrens auf. Zur Aufgliederung sind gemäß der Erfindung mehrere oder alle Prozessschritte in Modulen zusammengefasst.
  • Als Verfahrensmodule sind
    • – ein Kollektor-Modul zur Erzeugung eines Kollektorgebietes,
    • – ein Basis-Modul zur Erzeugung eines Basisgebietes und
    • – ein Emitter-Modul zur Erzeugung eines Emittergebietes
    definiert.
  • Das Kollektorgebiet, das Basisgebiet und das Emittergebiet weisen dabei Bereiche aktiver Halbleitergebiete auf. Vorzugsweise sind die aktiven Halbleitergebiete zumindest teilweise monokristallin. Das aktive Halbleitergebiet der Basis grenzt bevorzugt unmittelbar an das aktive Kollektorgebiet und/oder an das aktive Emittergebiet, das zumindest an der Grenzfläche monokristallin ausgebildet ist. Dabei können im Herstellungsprozess zusätzliche dünne intrinsische Schichten vorgesehen sein, die beispielsweise während des weiteren Verfahrensverlaufs durch Diffusion von Dotanden als Basisgebiet, als Kollektorgebiet oder als Emittergebiet dotiert werden können.
  • Erfindungswesentlich ist dabei die Entwicklung einer von der bestehenden Technologieversion abweichenden Technologieversion, indem die Verfahrensmodule zueinander derartige Verfahrensschnittstellen aufweisen, dass zumindest ein Prozessschritt eines Verfahrensmoduls unter Einhaltung der Verfahrensschnittstelle unabhängig von den Prozessschritten der übrigen Verfahrensmodule für die abweichende Technologieversion geändert wird.
  • Neben den bereits definierten Modulen kann in einer Weiterbildung der Erfindung zudem ein Anschluss-Modul zur Erzeugung eines insbesondere vergrabenen Anschlussgebietes definiert sein, wobei an das Anschlussgebiet das Kollektorgebiet oder das Emittergebiet angrenzt. Unter einem insbesondere vergrabenen Anschlussgebiet wird ein leitfähiges Gebiet zum Anschluss eines halbleitenden, vorzugsweise aktiven Gebietes verstanden, das vorzugsweise bezüglich der Waferoberfläche zumindest teilweise unterhalb eines aktiven Halbleitergebiets insbesondere des Heterobipolartransistors angeordnet ist.
  • Eine bevorzugte Weiterbildung der Erfindung sieht vor, dass ein oder mehrere Prozessschritte des Basismoduls, die eine externe Basis-Dicke und/oder eine externe Basis-Dotierstoffkonzentration in einem Bereich des externen Basisgebietes bestimmen unabhängig von einem oder mehreren Prozessschritten des Emittermoduls, die eine Emitter-Dicke und/oder eine Emitter-Dotierstoffkonzentration in einem aktiven Bereich des Emittergebietes bestimmen, zur Entwicklung der abweichenden Technologieversion geändert werden. Hierzu kann vorzugsweise in Kombination ebenfalls die Parameter der internen Basis unabhängig von den Parametern des Emittergebietes ausgebildet werden, so dass die Verfahrensschnittstelle zumindest bezüglich der Dicken und der Dotierstoffkonzentrationen keine Einschränkungen definiert.
  • In einer anderen besonders vorteilhaften Weiterbildung der Erfindung ist eine Verfahrensschnittstelle zwischen Basis-Modul und Emitter-Modul in einer Abfolge der Prozessschritte nach einem Aufbringen einer Silizium-Germanium-Halbleiterschicht des Basis-Moduls und zudem vor dem Aufbringen einer Siliziumschicht des Basis-Moduls gesetzt. Die Verfahrensschnittstelle ist beispielsweise zu einem Prozesszeitpunkt zwischen zwei insbesondere in der Verfahrensschnittstelle definierten Prozessschritten gesetzt und enthält beispielsweise Dotierstoffkonzentrationen und Prozesszeiträume für nachfolgende oder vorhergehende Prozesse.
  • Vorteilhafterweise ist die Verfahrensschnittstelle jedoch für zwei unterschiedliche Prozesszeitpunkte gesetzt und weist für diese beiden Prozesszeitpunkte Parameter, wie beispielsweise Dotierstoffkonzentrationen, Temperaturen oder Prozesszeiträume eines Prozesses oder mehrerer Prozesse auf. Der erste Prozesszeitpunkt als Teil der Verfahrensschnittstelle ist vorteilhafterweise nach dem Aufbringen der Silizium-Germanium-Halbleiterschicht gesetzt. Der zweite Prozesszeitpunkt als Teil der Verfahrensschnittstelle ist vorteilhafterweise vor dem Aufbringen der Siliziumschicht des Basis-Moduls gesetzt.
  • Die Siliziumschicht des Basis-Moduls wird vorzugsweise selektiv zu Dielektrikumgebieten zumindest oberhalb der Silizium-Germanium-Halbleiterschicht abgeschieden. Zwischen der Silizium-Germanium-Schicht und dieser Siliziumschicht des Basis-Moduls wird eine Schicht des Emittermoduls angeordnet. Diese Siliziumschicht des Basis-Moduls wird dabei zumindest bereichsweise polykristallin aufgebracht. Durch die zuvor bereits aufgebrachten Dielektrikumgebiete und die selektive Abscheidung der Siliziumschicht erfolgt diese Abscheidung der Siliziumschicht des Basis-Moduls daher selbstjustierend.
  • Diese Siliziumschicht des Basis-Moduls ist dabei vorzugsweise zum niederohmigen Anschluss der Silizium-Germanium-Halbleiterschicht geeignet. Hierzu weist die Siliziumschicht beispielsweise eine besonders hohe Dotierstoffkonzentration auf, so dass die Siliziumschicht auch als Diffusionsquelle dient und vorzugsweise in einem Hochtemperaturverfahrensschritt zumindest eine Schicht zwischen der Siliziumschicht und der Silizium-Germanium-Halbleiterschicht dotiert. Die Dotierung erfolgt dabei derart, dass diese zumindest eine Zwischenschicht nach der Dotierung vorteilhafterweise denselben Leitungstyp wie die Silizium-Germanium-Halbleiterschicht aufweist.
  • Eine vorteilhafte Ausgestaltung dieser Weiterbildung der Erfindung sieht vor, dass ein oder mehrere Prozessschritte des Emitter-Moduls zeitlich zwischen zumindest zwei Prozessschritten des Basis-Moduls erfolgen. Zudem oder alternativ ist es möglich, dass ein oder mehrere Prozessschritte des Basis-Moduls zeitlich zwischen zumindest zwei Prozessschritten des Emitter-Moduls erfolgen. Diese Verschachtelung ist dabei für alle Verfahrensmodule mit einer Verfahrensschnittstelle zu jeweils einem anderen Verfahrensmodul vorteilhaft anwendbar. Demzufolge ist nicht jede Verfahrensschnittstelle zwingend ausschließlich auf einen Zeitpunkt bezogen.
  • Eine besonders bevorzugte Weiterbildung der Erfindung sieht vor, dass zur Entwicklung einer von einer bestehenden Technologiegeneration abweichenden neuen Technologiegeneration zumindest eine Verfahrensschnittstellenbedingung zumindest einer der Verfahrensschnittstellen geändert wird. In diesem Fall führt diese Änderung dazu, dass keine Versionierung mehr erfolgt. Eine durch die Versionierung mögliche Kompatibilität der Technologieversionen untereinander wird dabei aufgegeben, um signifikantere Anpassungen des Herstellungsgesamtprozesses an neue Anforderungen an die elektrischen Eigenschaften mit zusätzlichen Freiheitsgraden zu ermöglichen. Um die Überprüfung der neuen Technologiegeneration weitestgehend zu vereinfachen ist dabei vorzugsweise vorgesehen, dass höchstens drei Verfahrensschnittstellenbedingungen der Verfahrensschnittstellen geändert werden.
  • Eine Verfahrensschnittstellenbedingung kann dabei beispielsweise jeglicher Verfahrensparameter oder jegliche Kombination mehrerer Verfahrensparameter sein, die Auswirkungen auf weitere Prozesse zumindest eines anderen Moduls hat, so dass diese bei einer Änderung dieser Verfahrensschnittstellenbedingung mit angepasst werden müssten.
  • Die Verfahrenschnittstellen weisen vorzugsweise eine oder mehrere Verfahrensbedingungen auf, die Prozesse von mindestens zwei Modulen betreffen. Beispielsweise betrifft ein Hochtemperatur-Epitaxie-Prozessschritt im Kollektor-Modul oder Emitter-Modul sowohl die Diffusion und somit die Dotierstoffverteilung der im Anschlussmodul als auch die Diffusion und somit die Dotierstoffverteilung der im Kollektor-Modul oder Emitter-Modul eingebrachten Dotierstoffe, die während des Hochtemperatur-Epitaxie-Prozessschritts diffundieren.
  • Eine vorteilhafte Ausgestaltung der Erfindung sieht daher vor, dass eine Verfahrensschnittstellenbedingung ein Dickenbereich zwischen einer Minimaldicke und einer Maximaldicke einer im Emitter-Modul aufgebrachten Siliziumschicht ist. Ein Bereich dieser Siliziumschicht wird durch Prozessschritte des Basis-Moduls umdotiert, um einen niederohmigen Anschluss einer im Basis-Modul zuvor aufgebrachten Silizium-Germanium-Halbleiterschicht zu gewährleisten.
  • Bevorzugt ist die Erfindung derart ausgestaltet, dass innerhalb des Basis-Moduls eine Halbleiterschicht aufgebracht wird, die dabei in insitu mit Dotanden des Leitungstyps des Basisgebiets dotiert wird. Das aktive Basisgebiet weist dabei die bereits erwähnte Silizium-Germanium-Halbleiterschicht auf. Vorzugsweise werden mit dem epitaktischen Aufbringen zumindest ein monokristalliner Bereich und ein polykristalliner Bereich dieser Halbleiterschicht in Abhängigkeit vom Untergrund ausgebildet.
  • Technologieversionen unterscheiden sich dann, wenn sich die elektrischen Eigenschaften zumindest eines integrierten Bauelementes mit dem Technologiewechsel ändern. Vorzugsweise wird mit der neuen Technologieversion der Heterobipolartransistor den gewünschten Spezifikationen angepasst.
  • Die Erzeugung der vorzugsweise hochdotierten, metallischen und/oder silizidierten Zuleitungen für die zuvor genannten aktiven Gebiete kann dabei ein Bestandteil des jeweiligen Verfahrensmoduls sein und/oder ein oder mehrere separate Verfahrensmodule bilden.
  • Gemäß einer vorteilhaften Weiterbildung der Erfindung weist zumindest ein Verfahrensmodul zumindest zwei Modulvarianten auf. Die Modulvarianten werden dabei in ein und derselben Technologieversion verwendet, um unterschiedliche Bauelemente mit einer reduzierten Anzahl von nötigen Prozessschritten zu erzeugen. Bevorzugt werden die zumindest zwei Modulvarianten auf demselben integrierten Schaltkreis durchgeführt. Beispielsweise können Basisanschlüsse mit unterschiedlichen Basisvorwiderständen durch unterschiedliche Dotierstoffkonzentrationen realisiert werden, oder es kann eine erste Modulvariante zur Erzeugung eines Kollektorgebietes und eine zweite Modulvariante zur zumindest teilweise parallelen Erzeugung eines Emittergebietes ausgestaltet werden.
  • In einer anderen besonders vorteilhaften Weiterbildung der Erfindung ist vorgesehen, dass zumindest eine der Verfahrensschnittstellen zumindest eine Verfahrensschnittstellenbedingung aufweist, die von zumindest zwei innerhalb bestimmter Bereiche variabler Verfahrensparameter kombiniert abhängig ist. Deren Variabilität ist dabei vorzugsweise durch die Verfahrensschnittstellenbedingung oder durch andere Prozessbedingungen begrenzt. Verfahrensparameter können dabei alle innerhalb eines oder mehrerer Prozessschritte einstellbare Parameter des Herstellungsverfahrens sein, wie beispielsweise eine Implantationsdosis, eine Implantationsenergie, die Dauer eines Temperschrittes oder die Dauer einer Ätzung.
  • Die Verfahrensschnittstellenbedingung ermöglicht dabei weiterhin eine Änderung der Verfahrensparameter für die abweichende Technologieversion, wobei die Verfahrensparameter in Kombination jedoch die Verfahrensschnittstellenbedingung weiterhin erfüllen müssen. Die Kombination der Verfahrensparameter kann beispielsweise durch einen Algorithmus, in einfachsten Fällen durch eine Summation oder Multiplikation festgelegt sein. Vorzugsweise ist dabei die Verfahrensschnittstellenbedingung mehrdimensional. Vorteilhafterweise ermöglicht die Verfahrensschnittstellenbedingung durch entsprechende Freiheitsgrade in der Variabilität der Verfahrensparameter eine Flexibilität in der Ausgestaltung der abweichenden Technologieversion. Beispielsweise ist die Verfahrensschnittstellenbedingung eine Diffusionslänge, die von einem Dotierstoff, einer Dotierstoffkonzentration und einem thermischen Budget nachfolgender Verfahrensmodule als variable Verfahrensparameter abhängig ist. Demgemäß können unter Einhaltung der Bedingung der Diffusionslänge sowohl der Dotierstoff, die Dotierstoffkonzentration als auch das thermische Budget in Kombination geändert und hierdurch die Technologie versioniert werden.
  • Ein weiterer Aspekt der Erfindung sind Halbleiterschaltkreise unterschiedlicher Technologieversionen, die Silizium-Germanium-Heterobipolartransistoren mit mehreren unterschiedlichen Strukturmodulen aufweisen, die durch das zuvor beschriebene Verfahren hergestellt worden sind.
  • Ein wiederum anderer Aspekt der Erfindung ist eine Verwendung eines zuvor beschriebenen Verfahrens zur Herstellung integrierter Schaltkreise oder zuvor beschriebener Halbleiterschaltkreise zur Anpassung der Technologieversion an applikationsspezifische Randbedingungen.
    •
  • Im Folgenden wird die Erfindung durch Ausführungsbeispiele anhand zeichnerischer Darstellungen näher erläutert.
  • Es zeigen
  • 1 Verfahrensmodule mit zugeordneten Verfahrensschnittstellen, und
  • 2 eine schematische Schnittansicht nach Prozessschritten der Herstellung eines integrierten Schaltkreises.
  • Gemäß 1 ist das Herstellungsverfahren für einen integrierten Schaltkreis mit einem Silizium-Germanium-Heterobipolartransistor in mehrere Verfahrensmodule Modul 1a, Modul 1b, Modul 2, Modul 3 und Modul 4 unterteilt. Dabei zeigt die Modulaufteilung des Ausführungsbeispiels der 1 für das erste Modul (Modul 1a/Modul 1b) eine erste Modulvariante Modul 1a und eine zweite Modulvariante Modul 1b.
  • Das Ausführungsbeispiel der 1 zeigt beispielhaft die vorteilhafte Aufteilung in vier Verfahrensmodule, wobei sowohl die Modulvariante 1a mit den folgenden Modulen und die Modulvariante 1b mit den folgenden Modulen kombiniert werden kann, um Transistoren mit unterschiedlichen elektrischen Eigenschaften auf einem Halbleiterchip zu erzeugen.
  • Die Module Modul 1a, Modul 1b, Modul 2, Modul 3 und Modul 4 weisen jeweils einen mehrere Prozessschritte P11 bis P13, P21 bis P24, P31 bis P37 beziehungsweise P41 bis P46 des Herstellungsverfahrens auf, die auch für unterschiedliche Modulvarianten identisch sind. Varianten der Module können beispielsweise durch eine entsprechende Maskierung und somit durch einen seitlichen Versatz s auf demselben Wafer erzeugt werden. Das erste Modul (Modul 1a, Modul 1b) und das zweite Modul 2 folgen gemäß dem Ausführungsbeispiel der 1 aufeinander nach der Zeit t.
  • Die Module 3 und 4 folgen zeitlich dem Modul 2. Jedoch sind die Module 3 und 4 zeitlich nicht aufeinander folgend. Zwar sind die Prozessschritte in der Reihenfolge P31, P32, P33, P41; P42, P43, P34, P35; P36, P37, P44, P45, P46, jedoch die Prozessschritte P41, P42 und P43 des Moduls 4 zeitlich zwischen den Prozessschritten P33 und P34 des Moduls 3 angeordnet. Weiterhin sind die Prozessschritte P34 bis P37 des Moduls 3 zwischen den Prozessschritten P43 und P44 des Moduls 4 zeitlich angeordnet. Demzufolge folgenden die Module 3 und 4 nicht streng zeitlich aufeinander, sondern der Prozessschritte sind zeitlich ineinander verschachtelt.
  • Im Folgenden wird beispielhaft davon ausgegangen, dass in der 1 im Modul 3 das Basisgebiet und im Modul 4 das Emittergebiet ausgebildet wird. Die Verfahrensschnittstelle I34 ist zwischen Basis-Modul Modul 3 und Emitter-Modul Modul 4 in einer Abfolge der Prozessschritte nach einem Aufbringen einer Silizium-Germanium-Halbleiterschicht (30, 30', siehe 2) des Basis-Moduls Modul 3 und zudem vor dem Aufbringen einer Siliziumschicht (50, 50', siehe 2) des Basis-Moduls Modul 3 gesetzt. Vorteilhafterweise weist die Verfahrensschnittstelle I34 dabei Parameter für zwei unterschiedliche Zeitpunkte innerhalb der Abfolge der Prozesse auf. Der erste Zeitpunkt ist nach dem Prozess des Aufbringens der Silizium-Germanium-Halbleiterschicht (30, 30') gesetzt. Der zweite Zeitpunkt ist vor dem Beginn des Prozesses des Aufbringens der Siliziumschicht (50, 50') des Basis-Moduls Modul 3 gesetzt.
  • Die Module Modul 1a, Modul 1b, Modul 2, Modul 3 und Modul 4 sind durch Verfahrenschnittstellen I12, I23 und I34 zueinander definiert. In dem Ausführungsbeispiel der 1 sind die Verfahrensschnittstellen I12, I23 zeitlich zwischen dem ersten Modul Modul 1a, Modul 1b und dem Modul 2 und zwischen dem zweiten Modul 2 und dem Modul 3 angeordnet. Aufgrund der beschriebenen, zeitlichen Verschachtelung der Module 3 und 4 ist die definierte Verfahrensschnittstelle I34 für drei Zeitpunkte maßgebend (in 1 sind die, zur Verfahrensschnittstelle I34 gehörenden Zeitpunkte nicht bezeichnet). Zudem ist eine, in 1 nicht dargestellte Schnittstelle zwischen dem ersten Modul Modul 1a, Modul 1b und dem Modul 3 oder dem Modul 4 möglich.
  • Die Erfindung ist dabei nicht auf das in 1 dargestellte Ausführungsbeispiel beschränkt. Durch entsprechende Definition können weitere Module und Schnittstellen hinzugefügt, zusammengefasst oder fortgelassen werden, ohne dass der Kern der Erfindung verlassen würde.
  • Beispielsweise ist das Modul 1 ein vergrabenes Anschlussgebiet zur elektrischen Kontaktierung eines Kollektorhalbleitergebietes oder eines Emitterhalbleitergebietes des Heterobipolartransistors. Modulvariante 1a weist dabei gegenüber der Modulvariante 1b eine geringere Dotierstoffkonzentration oder einen anderen Dotierstoff auf, so dass das in nachfolgenden Modulen 2 und 3 definierte thermische Budget zu einer unterschiedlichen Ausdiffusion des im Modul 1 eingebrachten Dotierstoffes in darüber angeordnete Halbleiterschichten während der Module 2 und 3 führt. Ist diese Halbleiterschicht beispielsweise ein aktives Kollektorhalbleitergebiet, erzeugen die beiden Modulvarianten 1a und 1b demzufolge unterschiedliche Kollektordriftzonen für Heterobipolartransistoren mit unterschiedlichen Hochfrequenzeigenschaften.
  • Wird ausgehend von den, den Modulen zugeordneten Prozessschritten P11 bis P46 eine neue Technologiegeneration mit neuen Heterobipolartransistoren mit beispielsweise einer höheren Basisdotierung gewünscht, werden in diesem Fall lediglich die Prozessschritte P31 bis P33 des Moduls 3 geändert. Die übrigen Prozessschritte P11 bis P24 und P41 bis P46 verbleiben unverändert. Die Änderungsmöglichkeiten der Prozessschritte P31 bis P33 des Moduls 3 sind dabei durch die definierten Schnittstellen I23 und I34 begrenzt. D.h. die durch die Schnittstellen definierten Randbedingungen der Prozessschritte P31 bis P33 bleiben unverändert.
  • Beispielsweise benötigt Modul 1 gemäß der Verfahrensschnittstelle I12 durch das nachfolgende Modul 2 ein bestimmtes thermische Budget. Werden die Prozessschritte P21 bis P24 für die neue Technologieversion in neue Prozessschritte (P21' bis P24', in 1 nicht dargstellt) verändert, ist auf Einhaltung des thermischen Budgets zwingend zu achten. Ist das thermische Budget beispielsweise zu niedrig muss ein thermischer Ersatz-Prozess hinzugefügt werden, der ausschließlich zur Einhaltung der Verfahrensschnittstellenbedingung dient.
  • In der 2 werden einige der Prozesse eines Moduls 3 und eines Moduls 4 dargestellt, die strukturelle Bedingungen einer Verfahrensschnittstelle I34 definieren. Diese fügt daher die Randbedingung hinzu, dass für Prozessschritte der Module 3 und 4 sich der in 2 schematisch dargestellte, geometrische Schichtaufbau erzeugen lässt.
  • In 2 ist ein Ausschnitt einer Schnittansicht durch einen teilprozessierten Wafer gezeigt. Der Ausschnitt zeigt ein Kollektorgebiet 10, das durch zwei Dielektrikumgebiete 20 lateral isoliert ist. Der Anschluss des Kollektorgebietes 10 beispielsweise über ein vergrabenes Anschlussgebiet ist in 2 nicht dargestellt.
  • Bezüglich der Waferoberfläche ist oberhalb des Kollektorgebietes 10 und der Isolatorgebiete 20 eine Halbleiterschicht 30, 30' aus einem Silizium-Germanium-Mischkristall aufgebracht, wobei ein Bereich 30 oberhalb der monokristallinen Gitterstruktur des Kollektorgebietes 10 ebenfalls monokristallin ausgebildet ist, während ein anderer Bereich 30' der Silizium-Germanium-Halbleiterschicht oberhalb des Dielektrikums 20 polykristallin ausgebildet ist.
  • Oberhalb der Silizium-Germanium-Halbleiterschicht 30, 30' ist eine erste Siliziumschicht mit einem monokristallinen Bereich 40, 40' und einem polykristallinen Bereich 40'' aufgebracht. Die erste Siliziumschicht weist dabei vorzugsweise eine Dicke von kleiner 70 nm auf. Im, in der 2 dargestellten Ausführungsbeispiel wird die erste Siliziumschicht (40, 40', 40'') zunächst n-leitend mit einer signifikant geringeren Dotierstoffkonzentration als die p-leitend dotierte Silizium-Germanium-Schicht (30, 30') ausgebildet. Zudem ist das Kollektorgebiet 10 n-leitend zur Ausbildung eines npn-Bipolartransistors dotiert. Dabei werden die Bereiche 30 und 40 aktive Bereiche des npn-Bipolartransistor.
  • Im Bereich des späteren Emittergebietes, das in 2 nicht dargestellt ist, wird nachfolgend eine Maskierung aus eine Oxidschicht 60 und einer Nitrid-Schicht 70 aufgebracht, die die erste Siliziumschicht im monokristallinen Bereich teilweise abdeckt. Nachfolgend wird eine zweite Siliziumschicht (50, 50') aufgebracht, die in situ dotiert wird. Im vorliegenden Ausführungsbeispiel der 2 wird diese Schicht (50, 50') in situ mit einer hohen Dotierstoffkonzentration p-leitend dotiert. Dabei bedeutet in situ, dass während des Aufbringens der Schicht (50, 50'), beispielsweise durch einen CVD-Prozess, der Dotierstoff mit in den Schichtaufbau eingebracht wird. Ebenfalls bildet die zweite Siliziumschicht einen monokristallinen Bereich 50 und einen polykristallinen Bereich 50' aus. Dabei sind die Prozessbedingungen der Abscheidung derart gewählt, dass die Schicht 50, 50' selektiv nur über freigelegte Siliziumbereiche 40' und 40'' abgeschieden wird.
  • Mit einem Abscheiden der hochdotierten, zweiten Siliziumschicht bildet diese oberhalb der Kollektorstruktur 10 einen monokristallinen Bereich 50 und oberhalb des Dielektrikums 20 einen polykristallinen Bereich 50' aus. Bereits während der Abscheidung oder in einem nachfolgenden separaten Temperschritt diffundiert ein Teil der Dotierstoffe der zweiten Siliziumschicht 50, 50' in den monokristallinen Bereich 40' als auch in den polykristallinen Bereich 40'' der unterhalb angrenzenden ersten Siliziumschicht (40', 40'').
  • Hierdurch wird die erste Siliziumschicht in den Bereich 40', 40'' außerhalb der Maskierung 60, 70 umdotiert, um einen möglichst niederohmigen Basisanschluss über die äußere Basis, auch Leitbasis genannt, zu erzielen. Das, die Diffusion bewirkende Temperatur-Zeit-Budget ist dabei so gewählt, dass nur ein geringer Teil der Dotierstoffe unterhalb der Maskierung 60, 70 diffundiert, so dass dieser Bereich 40 nicht hoch p-dotiert wird. Zudem wird durch die geringe Schichtdicke der ersten Siliziumschicht (40) die Wirkung der parasitären Leitbasis-Emitterdiode signifikant reduziert.
  • Zwar ist es prinzipiell möglich, die beschriebene Modularität auch auf einen lateralen Bipolartransistor anzuwenden, bevorzugt ist der Heterobipolartransistor, wie in 2 dargestellt, jedoch vertikal integriert, so dass sich die pn-Übergänge im Wesentlichen parallel zur Waferoberfläche ausbilden.
  • Durch das dargestellte Ausführungsbeispiel ist es für einen Silizium-Germanium-Heterobipolartransistor möglich die Leitbasisdicke, die durch die Bereich 50, 50' beeinflussbar ist, von der Emitterdicke, die signifikant durch die Schichtdicke der ersten Siliziumschicht im Emitterbereich 40 bestimmt ist, getrennt zu beeinflussen. Hierdurch können die Prozessschritte zur Erzeugung des Emittergebietes und der Leitbasis eindeutig den Modulen (Modul 3 und Modul 4) für Emitter beziehungsweise Basis zugeordnet werden, so dass eine Definition eine Verfahrensschnittstelle zwischen diesen Technologiemodulen erfolgen kann.
  • Das in den Figuren gezeigt Ausführungsbeispiel ermöglicht die Realisierung von Bipolartransistoren mit einer Emitterstreifenbreite kleiner 0,5 μm. Der Strom durch die parasitäre Leitbasis-Emitterdiode wird zudem signifikant reduziert. Weiterhin können der Emitter- und der Basisbahnwiderstand getrennt voneinander optimiert werden.

Claims (15)

  1. Verfahren zur Herstellung integrierter Schaltkreise mit Silizium-Germanium-Heterobipolartransistoren, indem das Herstellungsverfahren in mehrere Verfahrensmodule (Modul 1a, 1b, 2, 3, 4) aufgegliedert ist, wobei als Verfahrensmodule (Modul 1a, 1b, 2, 3, 4) zumindest – ein Kollektor-Modul zur Erzeugung eines Kollektorgebietes, – ein Basis-Modul zur Erzeugung eines Basisgebietes und – ein Emitter-Modul zur Erzeugung eines Emittergebietes definiert sind und wobei die Verfahrensmodule (Modul 1a, 1b, 2, 3, 4) zueinander derartige Verfahrensschnittstellen (I12, I23, I34) aufweisen, dass zur Entwicklung einer von der bestehenden Technologieversion abweichenden Technologieversion zumindest ein Prozessschritt (P11, ..., P46) eines Verfahrensmoduls (Modul 1a, 1b, 2, 3, 4) unter Einhaltung der Verfahrensschnittstelle (I12, I23, I34) unabhängig von den Prozessschritten (P11, ..., P46) der übrigen Verfahrensmodule (Modul 1a, 1b, 2, 3, 4) geändert wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass – ein oder mehrere Prozessschritte (P34, P35, P36, P37) des Basismoduls (Modul 3), die eine externe Basis-Dicke und/oder eine externe Basis-Dotierstoffkonzentration in einem Bereich (50, 50') des externen Basisgebietes (50, 50') bestimmen unabhängig von – einem oder mehreren Prozessschritten (P41, P42, P43) des Emittermoduls (Modul 4), die eine Emitter-Dicke und/oder eine Emitter-Dotierstoffkonzentration in einem aktiven Bereich (40) des Emittergebietes (40, 40', 40'') bestimmen, zur Entwicklung der abweichenden Technologieversion geändert werden.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass – ein oder mehrere Prozessschritte (P31, P32, P33) des Basismoduls (Modul 3), die eine interne Basis-Dicke und/oder eine interne Basis-Dotierstoffkonzentration in einem Bereich (30, 30') des internen Basisgebietes (30, 30') bestimmen unabhängig von – einem oder mehreren Prozessschritten (P41, P42, P43) des Emittermoduls (Modul 4), die eine Emitter-Dicke und/oder eine Emitter-Dotierstoffkonzentration in einem aktiven Bereich (40) des Emittergebietes (40, 40', 40'') bestimmen, zur Entwicklung der abweichenden Technologieversion geändert werden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine die Verfahrensschnittstelle (I34) zwischen Basis-Modul (Modul 3) und Emitter-Modul (Modul 4) in einer Abfolge der Prozessschritte (P11 bis P46) nach einem Aufbringen einer Silizium-Germanium-Halbleiterschicht (30, 30') des Basis-Moduls (Modul 3) und zudem vor dem Aufbringen einer Siliziumschicht (50, 50'), die zum niederohmigen Anschluss der Silizium-Germanium-Halbleiterschicht (30, 30') geeignet ist, gesetzt ist.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Siliziumschicht (50, 50') selektiv zu Dielektrikumgebieten (60, 70) zumindest oberhalb der Silizium-Germanium-Halbleiterschicht (30, 30') abgeschieden wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein oder mehrere Prozessschritte (P41, P42, P44) des Emitter-Moduls (Modul 4) zeitlich zwischen zumindest zwei Prozessschritten (P33, P34) des Basis-Moduls (Modul 3) erfolgen, und/oder ein oder mehrere Prozessschritte (P34, P35, P36, P37) des Basis-Moduls (Modul 3) zeitlich zwischen zumindest zwei Prozessschritten (P43, P44) des Emitter-Moduls (Modul 4) erfolgen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zur Entwicklung einer von einer bestehenden Technologiegeneration abweichenden neuen Technologiegeneration zumindest eine Verfahrensschnittstellenbedingung zumindest einer der Verfahrensschnittstellen (I12, I23, I34) geändert wird, vorzugsweise höchstens drei Verfahrensschnittstellenbedingungen der Verfahrensschnittstellen (I12, I23, I34) geändert werden.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Verfahrensschnittstellenbedingung ein Dickenbereich einer im Emitter-Modul (Modul 4) aufgebrachten weiteren Siliziumschicht (40, 40', 40'') zwischen einer Minimalschichtdicke und einer Maximalschichtdicke ist, wobei ein Bereich (40', 40'') dieser weiteren Siliziumschicht durch Prozessschritte (P35) des Basis-Moduls (Modul 3) umdotiert wird, um einen niederohmigen Anschluss einer im Basis-Modul (Modul 3) zuvor aufgebrachten Silizium-Germanium-Halbleiterschicht (30, 30') zu gewährleisten.
  9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass zumindest eine der Verfahrensschnittstellen (I12, I23, I34) zumindest eine Verfahrensschnittstellenbedingung aufweist, die von zumindest zwei innerhalb bestimmter Bereiche variabler Verfahrensparameter abhängig ist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zumindest ein Verfahrensmodul zumindest zwei Modulvarianten (Modul 1a, 1b) aufweist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zumindest zwei Modulvarianten (Modul 1a, 1b) auf demselben integrierten Schaltkreis durchgeführt werden.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass innerhalb des Basis-Moduls (Modul 3) eine Halbleiterschicht (50, 50') vorzugsweise selektiv aufgebracht wird, die dabei in insitu mit Dotanden des Leitungstyps des Basisgebiets (30) dotiert wird.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass mit dem Aufbringen zumindest ein monokristalliner Bereich (50) und ein polykristalliner Bereich (50') dieser Halbleiterschicht ausgebildet werden.
  14. Hochfrequenzschaltkreis mit zumindest einem Hochfrequenzbipolartransistor, hergestellt nach durch ein Verfahren nach einem der vorhergehenden Ansprüche.
  15. Verwendung eines Verfahrens zur Herstellung integrierter Schaltkreise nach Anspruch 1 zur Anpassung der Technologieversion an applikationsspezifische Randbedingung.
DE102005021932A 2005-05-12 2005-05-12 Verfahren zur Herstellung integrierter Schaltkreise Ceased DE102005021932A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005021932A DE102005021932A1 (de) 2005-05-12 2005-05-12 Verfahren zur Herstellung integrierter Schaltkreise
US11/432,403 US20060254958A1 (en) 2005-05-12 2006-05-12 Method for manufacturing integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005021932A DE102005021932A1 (de) 2005-05-12 2005-05-12 Verfahren zur Herstellung integrierter Schaltkreise

Publications (1)

Publication Number Publication Date
DE102005021932A1 true DE102005021932A1 (de) 2006-11-16

Family

ID=36699246

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005021932A Ceased DE102005021932A1 (de) 2005-05-12 2005-05-12 Verfahren zur Herstellung integrierter Schaltkreise

Country Status (2)

Country Link
US (1) US20060254958A1 (de)
DE (1) DE102005021932A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050034087A1 (en) * 2003-08-04 2005-02-10 Hamlin Christopher L. Method and apparatus for mapping platform-based design to multiple foundry processes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912678A (en) * 1997-04-14 1999-06-15 Texas Instruments Incorporated Process flow design at the module effects level through the use of acceptability regions
WO2002103776A2 (en) * 2001-06-18 2002-12-27 Advanced Micro Devices, Inc. Method for relating photolithography overlay target damage and chemical mechanical planarization (cmp) fault detection to cmp tool identification

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005403B1 (ko) * 1988-09-23 1991-07-29 삼성전자 주식회사 고성능 바이폴라 트랜지스터 및 그 제조방법
DE4417916A1 (de) * 1994-05-24 1995-11-30 Telefunken Microelectron Verfahren zur Herstellung eines Bipolartransistors
DE19609933A1 (de) * 1996-03-14 1997-09-18 Daimler Benz Ag Verfahren zur Herstellung eines Heterobipolartransistors
US6461925B1 (en) * 2000-03-30 2002-10-08 Motorola, Inc. Method of manufacturing a heterojunction BiCMOS integrated circuit
US7002190B1 (en) * 2004-09-21 2006-02-21 International Business Machines Corporation Method of collector formation in BiCMOS technology

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912678A (en) * 1997-04-14 1999-06-15 Texas Instruments Incorporated Process flow design at the module effects level through the use of acceptability regions
WO2002103776A2 (en) * 2001-06-18 2002-12-27 Advanced Micro Devices, Inc. Method for relating photolithography overlay target damage and chemical mechanical planarization (cmp) fault detection to cmp tool identification

Also Published As

Publication number Publication date
US20060254958A1 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE3225398C2 (de)
DE2926874C2 (de)
DE19809554A1 (de) Siliziumkarbidhalbleitervorrichtung
WO2004077571A1 (de) Bipolartransistor mit verbessertem basis-emitter-übergang und verfahren zur herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2317577A1 (de) Monolithisch integrierte halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
EP1701386A1 (de) Verfahren zur Integration von zwei Bipolartransistoren in einem Halbleiterkörper, Halbleiteranordnung in einem Halbleiterkörper und Kaskodenschaltung
DE102006012447B4 (de) Verfahren zur Herstellung einer Transistorstruktur
EP1723672B1 (de) Halbleiterbauelement mit integrierter Zener-Diode und Verfahren zur Herstellung
EP0520214B1 (de) Verfahren zur Herstellung eines dotierten Gebietes in einem Substrat und Anwendung bei der Herstellung eines Bipolartransistors
DE102005021932A1 (de) Verfahren zur Herstellung integrierter Schaltkreise
DE4309898B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer Polysiliziumschicht zwischen einem Halbleiterbereich und einem Oberflächenelektrodenmetall
DE102007002965A1 (de) Verfahren zur Herstellung einer kapazitiven Struktur oder Varistorstruktur in einem Graben eines Halbleiterkörper
DE19943114B4 (de) Verfahren zur Herstellung eines MOS-Transistors
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE19752052A1 (de) Halbleitervorrichtung und Herstellungsverfahren
EP1128429A1 (de) Verfahren zur Herstellung von bipolaren Transistoren im BiCMOS-Verfahren
DE102004053394B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102017103782B4 (de) Halbleitervorrichtung mit einer vergrabenen Schicht und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection