DE2006729C3 - Verfahren zur Herstellung einer Halbleiterdiode - Google Patents

Verfahren zur Herstellung einer Halbleiterdiode

Info

Publication number
DE2006729C3
DE2006729C3 DE2006729A DE2006729A DE2006729C3 DE 2006729 C3 DE2006729 C3 DE 2006729C3 DE 2006729 A DE2006729 A DE 2006729A DE 2006729 A DE2006729 A DE 2006729A DE 2006729 C3 DE2006729 C3 DE 2006729C3
Authority
DE
Germany
Prior art keywords
semiconductor body
zone
semiconductor
central part
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2006729A
Other languages
English (en)
Other versions
DE2006729B2 (de
DE2006729A1 (de
Inventor
Wolfgang Dipl.-Phys. 8000 Muenchen Wenzig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2006729A priority Critical patent/DE2006729C3/de
Priority to CH1829870A priority patent/CH515616A/de
Priority to US113382A priority patent/US3694705A/en
Priority to NL7101917A priority patent/NL7101917A/xx
Priority to CA105188A priority patent/CA919309A/en
Priority to FR7104733A priority patent/FR2080988A1/fr
Priority to GB2102871A priority patent/GB1303385A/en
Publication of DE2006729A1 publication Critical patent/DE2006729A1/de
Publication of DE2006729B2 publication Critical patent/DE2006729B2/de
Application granted granted Critical
Publication of DE2006729C3 publication Critical patent/DE2006729C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/018Compensation doping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/145Shaped junctions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/965Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

25
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterdiode nach dem Oberbegriff des Patentanspruches.
Ein derartiges Verfahren ist bekannt (»Journal of Applied Physics«, Vol.34, Nr.6, Juni 1963, Seiten 1591 bis 1600).
Es ist außerdem bekannt, Halbleiterdioden mit einem Schutzring dann zu versehen, wenn der Bereich des Sperrspannungsdurchbruchs von der Oberfläche des J5 Haltleiterkörpers in das Innere desselben verlegt werden soll. Ist der Halbleiterkörper beispielsweise p-leitend, so wird zu diesem Zweck durch ein ringförmiges Diffusionsfenster durch Diffusion eine ringförmige η-leitende Zone erzeugt, wobei die ringförmige η-leitende Zone eine in die Oberfläche des η-leitenden Halbleiterkörpers eingebrachte n-leitende Zone umgibt (vergleiche auch US-PS 33 41380 und DE-AS 12 95 093).
Dabei ist die Eindringtiefe der η-leitenden Zone wesentlich kleiner als die Eindringtiefe der ringförmigen Zone. Dadurch entsteht insgesamt im p-leitenden Halbleiterkörper ein η-leitender Bereich, in dessen Mittelteil der pn-übergang parallel zur Oberfläche des Halbleiterkörpers verläuft, wobei dieser Mittelteil von einem η-leitenden Gebiet größerer Eindringtiefe als die des Mittelteils umgeben ist. Die Eindringtiefen des Mittelteils und der ringförmigen Zone werden so gewählt, daß ein elektrischer Durchbruch nur im ebenen Mittelteil, also im Innern des Halbleiterkörpers, und nicht an dessen Oberfläche erfolgt. Im Gegensatz zu einer Halbleiterdiode ohne Schutzring, bei der sowohl der konvex gekrümmte Randteil des pn-Obergangs als auch der ebene Mittelteil am elektrischen Durchbruch beteiligt sind, fehlt bei der oben beschriebenen bekannten Halbleiterdiode mii Schutzring die Wirkung eines am Durchbruch geteiligten konvex gekrümmten pn-Übergangs völlig. Es hat sich aber gezeigt, daß sich dies auf verschiedene Kennliniendaten einer Halbleiterdiode nachteilig auswirkt Als Beispiele seien hierfür der höhere dynamische Widerstand der Durchbruchskennlinie und die Größe der Rauschspannung genannt
Es ist daher Aufgabe der vorliegenden Erfindung, eine Halbleiterdiode mit Schutzring anzugeben, die nicht die angegebenen nachteiligen Kennliniendaten aufweist
Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruches angegebenen Merkmale gelöst
Die nach diesem Verfahren hergestellten Halbleiterdioden haben sowohl die günstigen Eigenschaften der bekannten Halbleiterdioden mit Schutzring als auch verbesserte Kennliniendaten.
Weitere Erläuterungen der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels anhand der Zeichnung.
In der Figur der Zeichnung ist eine nach der Erfindung hergestellte Halbleiterdiode in einem Seitenschnitt dargestellt
In der Oberfläche 2 eines η-dotierten Halbleiterkörpers 1 ist ein stark p-dotierter Bereich 3 vorgesehen, der aus dem Mittelteil 4 und einem einen gekrümmten pn-Übergang 6 aufweisenden Teil besteht Der gekrümmte pn-übergang 6 umgibt dabei den Mittelteil 4 in Form eines Ringes. Ein Bereich 9 ist etwas stärker p-dotiert als der Mittelteil 4, ein Bereich 10 etwas schwächer η-dotiert als der Halbleiterkörper I. Die Bereiche 9 und 10 umgeben die Oberfläche 2 des Mittelteils 4 in Form von Kreisringen. Die etwas schwächere η-Dotierung des Bereichs 10 verhindert einen elektrischen Durchbruch nahe der Oberfläche 2, das heißt im Randteil des pn-Übergangs.
Diese Halbleiterdiode wird wie folg! hergestellt:
Zunächst wird in die Oberfläche 2 des Halbleiterkörpers 1 eine ringförmige Zone 8 eingebracht. Die Zone 8 soll dabei die gleiche Form und Gestalt aufweisen wie die Bereiche 9 und 10. Die Zone 8 wird jedoch, im Gegensatz zum Bereich 5, nur schwach mit p-dotierenden Fremdstoffen versehen. Dadurch ist der Dotierungsgrad der Zone 8 geringer als der des Halbleiterkörpers 1, so daß die Nettodotierung der Zone 8 insgesamt immer noch η-leitend bleibt. In einem weiteren Verfahrensschritt wird in das Innere des durch die Zone 8 gebildeten Ringes und diesen im Bereich 9 überlappend der stark p-dotierte Mittelteil 4 eindiffundiert. Dadurch wird der Bereich 9 etwas stärker p-dotiert als der Mittelteil 4, während der Bereich 10 der Zone 8 etwas schwächer η-dotiert bleibt als der übrige Halbleiterkörper 1.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Verfahren zur Herstellung einer Halbleiterdiode, bei dem in einen Halbleiterkörper vom ersten Leitungstyp eine Planarzone vom zweiten Leitungstyp eingebracht wird, derart, daß die Fläche des entstehenden pn-Übergangs einen parallel zur Oberfläche des Halbleiterkörpers verlaufenden Mittelteil und einen zur Oberfläche hin gekrümmten |0 und an die Oberfläche tretenden, den Mittelteil umgebenden Teil aufweist, und bei dem in Bereiche des Halbleiterkörpers und der Planarzone, die dem pn-übergang an der Oberfläche benachbart sind, eine ringförmige Zone vom zweiten Leitungstyp eingebracht wird, dadurch gekennzeichnet, daß die Dotierungskonzentration der ringförmigen Zone (8) derart gering gewählt wird, daß der Bereich (10) des Halbleiterkörpers (1) eine im Vergleich zum übrigen Halbleiterkörper (1) geringere Nettokonzentration von Störstellen vom ersten Leitungstyp aufweist.
DE2006729A 1970-02-13 1970-02-13 Verfahren zur Herstellung einer Halbleiterdiode Expired DE2006729C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2006729A DE2006729C3 (de) 1970-02-13 1970-02-13 Verfahren zur Herstellung einer Halbleiterdiode
CH1829870A CH515616A (de) 1970-02-13 1970-12-10 Halbleiterdiode
US113382A US3694705A (en) 1970-02-13 1971-02-08 Semiconductor diode with protective ring
CA105188A CA919309A (en) 1970-02-13 1971-02-12 Semiconductor diodes
NL7101917A NL7101917A (de) 1970-02-13 1971-02-12
FR7104733A FR2080988A1 (de) 1970-02-13 1971-02-12
GB2102871A GB1303385A (de) 1970-02-13 1971-04-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2006729A DE2006729C3 (de) 1970-02-13 1970-02-13 Verfahren zur Herstellung einer Halbleiterdiode

Publications (3)

Publication Number Publication Date
DE2006729A1 DE2006729A1 (de) 1971-08-26
DE2006729B2 DE2006729B2 (de) 1979-06-13
DE2006729C3 true DE2006729C3 (de) 1980-02-14

Family

ID=5762233

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2006729A Expired DE2006729C3 (de) 1970-02-13 1970-02-13 Verfahren zur Herstellung einer Halbleiterdiode

Country Status (7)

Country Link
US (1) US3694705A (de)
CA (1) CA919309A (de)
CH (1) CH515616A (de)
DE (1) DE2006729C3 (de)
FR (1) FR2080988A1 (de)
GB (1) GB1303385A (de)
NL (1) NL7101917A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS573225B2 (de) * 1974-08-19 1982-01-20
US4080620A (en) * 1975-11-17 1978-03-21 Westinghouse Electric Corporation Reverse switching rectifier and method for making same
US4102714A (en) * 1976-04-23 1978-07-25 International Business Machines Corporation Process for fabricating a low breakdown voltage device for polysilicon gate technology
US4035827A (en) * 1976-04-29 1977-07-12 Rca Corporation Thermally ballasted semiconductor device
US4833509A (en) * 1983-10-31 1989-05-23 Burr-Brown Corporation Integrated circuit reference diode and fabrication method therefor
US4742377A (en) * 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
JPS62122272A (ja) * 1985-11-22 1987-06-03 Toshiba Corp 半導体装置
GB2188478B (en) * 1986-03-26 1989-11-22 Stc Plc Forming doped wells in sillicon subtstrates
US5182219A (en) * 1989-07-21 1993-01-26 Linear Technology Corporation Push-back junction isolation semiconductor structure and method
JP2002504270A (ja) * 1998-04-09 2002-02-05 コーニンクレッカ、フィリップス、エレクトロニクス、エヌ、ヴィ 整流接合を有する半導体デバイスおよび該半導体デバイスの製造方法
US9577079B2 (en) * 2009-12-17 2017-02-21 Infineon Technologies Ag Tunnel field effect transistors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3154692A (en) * 1960-01-08 1964-10-27 Clevite Corp Voltage regulating semiconductor device
US3309241A (en) * 1961-03-21 1967-03-14 Jr Donald C Dickson P-n junction having bulk breakdown only and method of producing same
DE1464226B2 (de) * 1962-12-19 1972-09-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von elektrisch unsymmetrisch leitenden halbleiteranordnungen
US3341380A (en) * 1964-12-28 1967-09-12 Gen Electric Method of producing semiconductor devices
US3551760A (en) * 1966-03-28 1970-12-29 Hitachi Ltd Semiconductor device with an inversion preventing layer formed in a diffused region
US3463977A (en) * 1966-04-21 1969-08-26 Fairchild Camera Instr Co Optimized double-ring semiconductor device
US3534231A (en) * 1968-02-15 1970-10-13 Texas Instruments Inc Low bulk leakage current avalanche photodiode
US3519897A (en) * 1968-10-31 1970-07-07 Nat Semiconductor Corp Semiconductor surface inversion protection

Also Published As

Publication number Publication date
GB1303385A (de) 1973-01-17
DE2006729B2 (de) 1979-06-13
CH515616A (de) 1971-11-15
FR2080988A1 (de) 1971-11-26
DE2006729A1 (de) 1971-08-26
NL7101917A (de) 1971-08-17
US3694705A (en) 1972-09-26
CA919309A (en) 1973-01-16

Similar Documents

Publication Publication Date Title
DE6609659U (de) Halbleiter mit unterbrechungszone gegen kanalbildung.
DE102005059534A1 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
DE2006729C3 (de) Verfahren zur Herstellung einer Halbleiterdiode
DE4102192C2 (de) Halbleitervorrichtung mit hoher Stromstoßfestigkeit
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2507613B2 (de) Verfahren zur Herstellung eines invers betriebenen Transistors
EP0853819B1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
DE1614929A1 (de) Elektrisches Halbleiterelement
DE3940388C2 (de)
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE1614751A1 (de) Halbleiteranordnung
DE102005041335B4 (de) Randstruktur und Verfahren zur Herstellung einer Randstruktur für ein Leistungshalbleiterbauelement
DE102016113455A1 (de) Igbt
DE19653457C2 (de) Schottky-Diode sowie Verfahren zu ihrer Herstellung
DE1439481A1 (de) Transistor
DE2304647C2 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE7605242U1 (de) Integrierte monolithische anordnung mit leistungstransistor- und signaltransistorbereichen
DE1439618C3 (de) Verfahren zum Herstellen einer Halbleiterdiode oder eines Transistors
DE1764552C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode
DE1614861C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors
DE6924915U (de) Steuerbares halbleiterbauelement
DE1514853C3 (de) Hochfrequenztransistor und Verfahren zu seiner Herstellung
AT253023B (de) Halbleiteranordnung, insbesondere druckempfindliche Halbleiteranordnung, und Verfahren zur Herstellung derselben
DE1931201C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE1464244C3 (de) Halbleiterbauelement und Verfahren zur Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee