DE2507613B2 - Verfahren zur Herstellung eines invers betriebenen Transistors - Google Patents
Verfahren zur Herstellung eines invers betriebenen TransistorsInfo
- Publication number
- DE2507613B2 DE2507613B2 DE2507613A DE2507613A DE2507613B2 DE 2507613 B2 DE2507613 B2 DE 2507613B2 DE 2507613 A DE2507613 A DE 2507613A DE 2507613 A DE2507613 A DE 2507613A DE 2507613 B2 DE2507613 B2 DE 2507613B2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- base
- base zone
- doping
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000002800 charge carrier Substances 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 description 8
- 230000035515 penetration Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7327—Inverse vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines invers betriebenen Transistors in einem Halbleiterkörper,
von dessen Oberfläche aus zuerst die Kollektorzone, dann die Basiszone und schließlich die
Emitterzone angeordnet sind.
Bekanntlich diffundieren bei einem Transistor die von der Emitterzone injizierten Ladungsträger durch die
Basiszone zur Kollektorzone. Dieser Diffusionsvorgang kann durch ein internes elektrisches Feld in der
Basiszone, das sogenannte »Driftfeld«, beschleunigt werden. Das Driftfeld E beruht auf einem Dotierungsgradienten in der Basiszone und ist nach Richtung und
Größe gegeben durch:
E = +C
N0
N1, dx
für eine η-dotierte Basiszone, und durch:
für eine η-dotierte Basiszone, und durch:
E = - C> N ddx
für eine p-dotierte Basiszone.
für eine p-dotierte Basiszone.
Dabei bedeuten:
No = Dichte der Donatoren,
Na = Dichte der Akzeptoren,
C, C = Konstanten > 0,
Na = Dichte der Akzeptoren,
C, C = Konstanten > 0,
wobei No und Na>
η (Dichte der Minoritätsladungsträger bei Eigenleitung) sind.
Die Größe der Driftgeschwindigkeit eines Minoritätsladungsträgers ist proportional zur Höhe der
Feldstärke. Die Beschleunigung erfolgt beim Elektron entgegen der Feldrichtung, bei einem positiven Loch in
Feldrichtung. Aus der DE-OS 24 33 839 ist ein Herstellungsverfahren eines Transistors bekannt, dessen
Basiszone durch Ionenimplantation derart hergestellt wird, daß ein an den Emitterbereich angrenzender
Teil der Basiszone vom Inneren des Halbleiterkörpers zu dessen Oberfläche hin einen negativen Konzentrationsgradienten
besitzt (vgl. die Fig. ID mit Beschreibung).
Bei Transistoren, die nach der herkömmlichen Planartechnik hergestellt sind, entstehen daher auf
Grund der verwendeten Diffusionsverfahren in der Basiszone Dotierungsgradienten, deren Driftfeld injizierte
Minoritätsladungsträger vom Oberflächenbereich des Halbleiterkörpers in das Innere des Halbleiterkörpers
treibt. Bei einem normal betriebenen Transistor werden also die injizierten Minoritätsladungsträger von
der Emitterzone zur Kollektorzone beschleunigt. Dagegen bewirkt bei einem invers betriebenen Transistor
das Driftfeld eine Abbremsung der diffundierenden Minoritätsladungsträger, da die injizierten Minoritätsladungsträger
vom Inneren des Halbleiterkörpers zu dessen Oberfläche diffundieren sollen. Die Folge
hiervon sind erhöhte Basislaufzeiten und damit gegebenenfalls verringerte Schaltgeschwindigkeiten.
Es ist daher Aufgabe der Erfindung, ein Verfahren zur Herstellung eines invers betriebenen Transistors anzugeben,
dessen Dotierungsgradient in der Basiszone so verläuft, daß die Basislaufzeit verringert wird.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Basiszone durch Ionenimplantation mit einem
Dotierungsprofil erzeugt wird, das vom Inneren des Halbleiterkörper zu dessen Oberfläche hin in der
Basiszone einen negativen Konzentrationsgradienten besitzt, so daß die von der Emitterzone in die Basiszone
injizierten Minoritätsladungsträger infolge eines inneren Driftfeldes in der Basiszone zur Kollektorzone
beschleunigt werden.
Bekanntlich folgt die Dotierungskonzentration implantierter Ionen im wesentlichen einer Gauß-Verteilung,
wobei die Streuung mit höherer Eindringtiefe, also entsprechend einer höheren Implantationsenergie,
zunimmt. Durch Wahl geeigneter lmplantationsparameter, wie einerseits Energie und Dosis der implantierten
Ionen und wie andererseits Aufbringen zusätzlicher Schichten, beispielsweise Oxid- oder Nitridschichten,
auf der Oberfläche des Halbleiterkörpers vor der Implantation, lassen sich also Dotierungsprofile in der
Basiszone erzeugen, die vom Innern des Halbleiterkörpers zu dessen Oberfläche hin einen negativen
Konzentrationsgradienten besitzen, was zu einem Driftfeld mit den gewünschten Eigenschaften führt.
Die Ionen können gemäß weiteren Ausbildungen der Erfindung in die Basiszone in einem Schritt oder
mehreren Schritten implantiert werden.
Andere weitere Ausgestaltungen der Erfindung sind in den restlichen Unteransprüchen gekennzeichnet.
Das erfindungsgemäße Verfahren eignet sich beispielsweise zur Herstellung von npn- oder pnp-Transistoren.
Ausführungsbeispiele der Erfindungen sind in den Zeichnungen dargestellt und werden im folgenden
näher erläutert. Es zeigt
Fig. 1 das Dotierungsprofil eines herkömmlichen
invers betriebenen Transistors,
Fig. 2 das Dotierungsprofil eines nach dem erfindungsgemäßen Verfahren hergestellten invers betriebenen
Transistors,
F i g. 3 das Dotierungsprofil eines anderen, nach dem
erfindungsgemäßen Verfahren hergestellten invers betriebenen Transistors und
Fig.4 das Dotitirungsprofil eines nach dem erfindungsgemäßen
Verfahren mit drei Implantationsschritten hergestellten invers betriebenen Transistors.
In den Figuren sind auf der Abszisse die Eindringtiefe
d (μπι) und auf der Ordinate der Logarithmus der
Dotierungskonzentration D(cmJ) aufgetragen.
In der Fig. 1 sind dargestellt das Diifusionsprofil I
der η--dotierten Kollektorzone, das Dotierungsprofil 2
der p-dotierten Basiszone, die beim Stand der Technik durch Diffusion hergestellt wird, das Diffusionsprofil 3
der η *-dotierten Emitterzone und das sich daraus ergebende Gesamtprofil. Zur besseren Übersichtlichkeit
sind dabei die Diffusionsprofile in Strichlinien dargestellt. Mit wachsender Eindringtiefe ergeben sich
also eine Kollektorzone 11. eine Basiszone 12 und eine
Emitterzone 13.
In der Basiszone 12 entsteht auf Grund der mit wachsender Eindringtiefe insgesamt abfallenden Dotierungskonzentration
ein Driftfeld E (durch einen Pfeil dargestellt), das die von der Emitterzone 13 zur
Kollektorzone 11 diffundierenden Ladungsträger abbremst.
Wenn dagegen die Basiszone nicht durch Diffusion, sondern durch Implantation hergestellt wird, so ergibt
sich ein Verlauf der Diffusions- bzw. Implantationsprofile sowie des Gesamtprofit, wie dieser in der F i g. 2
gezeigt ist. Bei diesem Transistor wird die Basiszone 12 durch ein implantiertes Dotierungsprofil 22 (durch
Strichlinie dargestellt) gebildet, das die bekannte Gauß-Verteilung besitzt. Für das Gesamtprofil ergibt
sich jedoch in der Basiszone 12 ein Verlauf, der zu einem Driftfeld £ führt, das die Minoritätsladungsträger von
der η--dotierten Emitterzone 13 zur Kollektorzone Il
treibt.
In den Fig. 3 und 4 sind die Dotierungsprofile in der
Basiszone von zwei invers betriebenen Transistoren dargestellt. Als Dotierungsmaterial für die Basiszone ist
jeweils Bor vorgesehen. In der F i g. 3 hat die Kollektorzone eine Eindringtiefe von ungefähr 0,4 um.
Die Basisweite beträgt etwa 0.3 μπι. Das Maximum der
Dotierungskonzentration der implantierten Borionen beträgt ungefähr 2- 10'7cmJ bei einer Eindringtiefe von
etwa 0,7 μΐη. Hierzu ist eine Implantationsenergie von
etwa 300 keV erforderlich.
In der Fig. 4 ist der Verlauf der Dotierungskonzentration
in der Basiszone für einen invers betriebenen Transistor mit einer extrem flachen Eindringtiefe der
Kollektorzone dargestellt. Hier liegt der Basisbereich zwischen 0,05 und 0,5 μηι. wobei das Maximum der
Dotierungskonzentration der Basiszone eine verringerte Eindringtiefe besitzt und 10''7cmJ beträgt. Um eine
ausreichende Dotierungskonzentration in dem an die Kollektorzone angrenzenden Bereich der Basiszone zu
gewährleisten und um trotzdem das gewünschte Driftfeld zu erzeugen, ist hier die Basiszone mit
mindestens drei Implantationen bei unterschiedlichen Energien hergestellt. Diese Energien betragen beispielsweise
50 keV (Strichlinien-Kurve 15), 100 keV (Slrichlinien-Kurve 16) und 200 keV (Strichlinien-Kurve 17), die
zusammen das Implantationsprofil der Basiszone 12 bilden.
In beiden Fällen (F i g. 3 und 4) ergibt sich ein Driftfeld E das die aus der Emitterzone injizierten Ladungsträger
zur Kollektorzone beschleunigt und so zu einer verringerten Basislaufzeit und damit zu einer größeren
Schallgeschwindigkeit führt.
Hut/u 1 Wall Zeichnungen
Claims (5)
1. Verfahren zur Herstellung eine* invers betriebenen
Transistors in einem Halbleiterkörper, vor dessen Oberfläche aus zuerst die Kollektorzone
dann die Basiszone und schließlich die Emitterzone angeordnet sind, dadurch gekennzeichnet,
daß die Basiszone (12) durch Ionenimplantation mit einem Dotierungsprofil (22) erzeugt wird, das vom
Inneren des Halbleiterkörpers zu dessen Oberfläche hin in der Basiszone (12) einen negativen Konzentrationsgradienten
besitzt, so daß die von der Emitterzone (13) in die Basiszone (12) injizierten
Minoritätsladungsträger infolge eines inneren Driftfeldes in der Basiszone (12) zur Kollektorzone (11)
beschleunigt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ionenimplantation der Basiszone
(52) in einem Schritt durchgeführt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zur Dotierung der Basiszone (12) mit
einer Dotierungskonzentration von etwa 2· 10l7/cmJ
in der Nähe der Emitterzone (13) bei einem Basisbereich zwischen 0,7 μίτι und 0,4 μπι eine
Implantationsenergie von etwa 300 keV gewählt wird.
4. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß die Ionenimplantation der Basiszone
(12) in mehreren Schritten (15, 16, 17) durchgeführt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zur Dotierung der Basiszone (12) mit
einer Dotierungskonzentration von etwa 10l7/cmJ in
der Nähe der Emitterzone (13) bei einem Basisbereich zwischen 0,5 μπι und 0,05 μιη Implantationsenergien von 200 keV (17), 100 keV (16) und 50 keV
(15) gewählt werden.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2507613A DE2507613C3 (de) | 1975-02-21 | 1975-02-21 | Verfahren zur Herstellung eines invers betriebenen Transistors |
GB45193/75A GB1521526A (en) | 1975-02-21 | 1975-10-31 | Production of inversely operating transistors |
CA242,413A CA1061010A (en) | 1975-02-21 | 1975-12-23 | Process for the production of an inversely operating transistor |
US05/654,616 US4045251A (en) | 1975-02-21 | 1976-02-02 | Process for producing an inversely operated transistor |
FR7603863A FR2301922A1 (fr) | 1975-02-21 | 1976-02-12 | Procede pour fabriquer un transistor commande en inverse |
JP51017835A JPS6132825B2 (de) | 1975-02-21 | 1976-02-20 | |
IT20352/76A IT1055371B (it) | 1975-02-21 | 1976-02-20 | Procedimento di un transistore con funzionamento inverso |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2507613A DE2507613C3 (de) | 1975-02-21 | 1975-02-21 | Verfahren zur Herstellung eines invers betriebenen Transistors |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2507613A1 DE2507613A1 (de) | 1976-09-02 |
DE2507613B2 true DE2507613B2 (de) | 1978-10-19 |
DE2507613C3 DE2507613C3 (de) | 1979-07-05 |
Family
ID=5939504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2507613A Expired DE2507613C3 (de) | 1975-02-21 | 1975-02-21 | Verfahren zur Herstellung eines invers betriebenen Transistors |
Country Status (7)
Country | Link |
---|---|
US (1) | US4045251A (de) |
JP (1) | JPS6132825B2 (de) |
CA (1) | CA1061010A (de) |
DE (1) | DE2507613C3 (de) |
FR (1) | FR2301922A1 (de) |
GB (1) | GB1521526A (de) |
IT (1) | IT1055371B (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4178190A (en) * | 1975-06-30 | 1979-12-11 | Rca Corporation | Method of making a bipolar transistor with high-low emitter impurity concentration |
US4167425A (en) * | 1975-09-19 | 1979-09-11 | Siemens Aktiengesellschaft | Method for producing lateral bipolar transistor by ion-implantation and controlled temperature treatment |
DE2554426C3 (de) * | 1975-12-03 | 1979-06-21 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor |
JPS53118982A (en) * | 1977-03-28 | 1978-10-17 | Seiko Instr & Electronics Ltd | Electrostatic induction transistor logic element |
US4111720A (en) * | 1977-03-31 | 1978-09-05 | International Business Machines Corporation | Method for forming a non-epitaxial bipolar integrated circuit |
US4144098A (en) * | 1977-04-28 | 1979-03-13 | Hughes Aircraft Company | P+ Buried layer for I2 L isolation by ion implantation |
US4149906A (en) * | 1977-04-29 | 1979-04-17 | International Business Machines Corporation | Process for fabrication of merged transistor logic (MTL) cells |
CA1116309A (en) * | 1977-11-30 | 1982-01-12 | David L. Bergeron | Structure and process for optimizing the characteristics of i.sup.2l devices |
US4151009A (en) * | 1978-01-13 | 1979-04-24 | Bell Telephone Laboratories, Incorporated | Fabrication of high speed transistors by compensation implant near collector-base junction |
US4258379A (en) * | 1978-09-25 | 1981-03-24 | Hitachi, Ltd. | IIL With in and outdiffused emitter pocket |
DE2912535C2 (de) * | 1979-03-29 | 1983-04-07 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung eines MIS-Feldeffekt-Transistors mit einstellbarer, extrem kurzer Kanallänge |
US4391651A (en) * | 1981-10-15 | 1983-07-05 | The United States Of America As Represented By The Secretary Of The Navy | Method of forming a hyperabrupt interface in a GaAs substrate |
US4507848A (en) * | 1982-11-22 | 1985-04-02 | Fairchild Camera & Instrument Corporation | Control of substrate injection in lateral bipolar transistors |
DE3618166A1 (de) * | 1986-05-30 | 1987-12-03 | Telefunken Electronic Gmbh | Lateraltransistor |
JPH01135068A (ja) * | 1987-11-20 | 1989-05-26 | Nec Corp | トランジスタ |
US4996164A (en) * | 1989-03-02 | 1991-02-26 | International Business Machines Corporation | Method for forming lateral PNP transistor |
US5045911A (en) * | 1989-03-02 | 1991-09-03 | International Business Machines Corporation | Lateral PNP transistor and method for forming same |
JP2626289B2 (ja) * | 1990-03-27 | 1997-07-02 | 松下電器産業株式会社 | 半導体装置の製造方法 |
CN112992664B (zh) * | 2021-02-26 | 2023-06-02 | 西安微电子技术研究所 | 一种基于离子注入的高厄利电压npn晶体管制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3383567A (en) * | 1965-09-15 | 1968-05-14 | Ion Physics Corp | Solid state translating device comprising irradiation implanted conductivity ions |
JPS4915377B1 (de) * | 1968-10-04 | 1974-04-15 | ||
JPS4833779A (de) * | 1971-09-02 | 1973-05-12 | ||
US3756862A (en) * | 1971-12-21 | 1973-09-04 | Ibm | Proton enhanced diffusion methods |
US3856578A (en) * | 1972-03-13 | 1974-12-24 | Bell Telephone Labor Inc | Bipolar transistors and method of manufacture |
JPS4924361A (de) * | 1972-06-27 | 1974-03-04 | ||
JPS4951879A (de) * | 1972-09-20 | 1974-05-20 | ||
JPS5415397B2 (de) * | 1974-12-27 | 1979-06-14 | ||
JPS5183481A (de) * | 1975-01-20 | 1976-07-22 | Tokyo Shibaura Electric Co |
-
1975
- 1975-02-21 DE DE2507613A patent/DE2507613C3/de not_active Expired
- 1975-10-31 GB GB45193/75A patent/GB1521526A/en not_active Expired
- 1975-12-23 CA CA242,413A patent/CA1061010A/en not_active Expired
-
1976
- 1976-02-02 US US05/654,616 patent/US4045251A/en not_active Expired - Lifetime
- 1976-02-12 FR FR7603863A patent/FR2301922A1/fr active Granted
- 1976-02-20 JP JP51017835A patent/JPS6132825B2/ja not_active Expired
- 1976-02-20 IT IT20352/76A patent/IT1055371B/it active
Also Published As
Publication number | Publication date |
---|---|
FR2301922B1 (de) | 1982-04-23 |
IT1055371B (it) | 1981-12-21 |
JPS51108785A (de) | 1976-09-27 |
DE2507613C3 (de) | 1979-07-05 |
FR2301922A1 (fr) | 1976-09-17 |
CA1061010A (en) | 1979-08-21 |
GB1521526A (en) | 1978-08-16 |
JPS6132825B2 (de) | 1986-07-29 |
DE2507613A1 (de) | 1976-09-02 |
US4045251A (en) | 1977-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2507613C3 (de) | Verfahren zur Herstellung eines invers betriebenen Transistors | |
EP0176778B1 (de) | Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung | |
DE112005000441B4 (de) | Halbleiterbauteil und Verfahren zur Herstellung desselben | |
DE2650511C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE2703877C2 (de) | MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung | |
DE2812740A1 (de) | Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung | |
DE2716123C2 (de) | Integrierte Injektions-Halbleiterschaltung | |
DE2652253A1 (de) | Verfahren zum herstellen von halbleiterbauelementen | |
DE2312061B2 (de) | Transistorherstellungsverfahren und nach diesem verfahren hergestellter transistor | |
DE1564129A1 (de) | Feldeffekttransistor | |
EP0311816A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE1964979C3 (de) | Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung | |
EP0262356B1 (de) | Verfahren zur Herstellung eines pn-Übergangs hoher Spannungsfestigkeit | |
DE2728845C2 (de) | ||
DE102006007096A1 (de) | MOSFET mit Kompensationsstruktur und Randabschluss | |
DE1539090B1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2006729C3 (de) | Verfahren zur Herstellung einer Halbleiterdiode | |
EP0303046A1 (de) | Gate-Turn-Off-Thyristor | |
DE2301384C3 (de) | Verfahren zur Herstellung eines Dotierungsbereichs in einer Schicht aus Halbleitermaterial | |
DE1614827C2 (de) | Verfahren zum Herstellen eines Transistors | |
DE2142391A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung derselben | |
DE19942679C1 (de) | Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer | |
EP1037286A1 (de) | Symmetrischer Thyristor mit verringerter Dicke und Herstellungsverfahren dafür | |
DE3028185A1 (de) | Verfahren zur erzeugung einer stoerstellenschicht | |
DE3005627A1 (de) | Verfahren zum herstellen einer mehrstufen-mesa |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |