JPH05102485A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05102485A JPH05102485A JP25560491A JP25560491A JPH05102485A JP H05102485 A JPH05102485 A JP H05102485A JP 25560491 A JP25560491 A JP 25560491A JP 25560491 A JP25560491 A JP 25560491A JP H05102485 A JPH05102485 A JP H05102485A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- conductivity type
- base layer
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】絶縁ゲート型バイポーラトランジスタでチャネ
ルが形成される領域の不純物濃度を高めてラッチアップ
を防止することと、不純物濃度を低めてチャネル抵抗を
低めることの間にトレードオフ関係がある問題を解決す
る。 【構成】バイポーラトランジスタへのベース電流をＭＯ
Ｓ構造により生ずるチャネルにより供給するのでなく、
ベース層内にＰＮ接合への順バイアス印加、あるいはベ
ース層に対する静電誘導効果により電位勾配を形成し、
それによってエミッタ電極９に接触しベース層２に露出
するベース層と同一導電型で高不純物濃度層からベース
層へ注入されるキャリアにより供給する。
ルが形成される領域の不純物濃度を高めてラッチアップ
を防止することと、不純物濃度を低めてチャネル抵抗を
低めることの間にトレードオフ関係がある問題を解決す
る。 【構成】バイポーラトランジスタへのベース電流をＭＯ
Ｓ構造により生ずるチャネルにより供給するのでなく、
ベース層内にＰＮ接合への順バイアス印加、あるいはベ
ース層に対する静電誘導効果により電位勾配を形成し、
それによってエミッタ電極９に接触しベース層２に露出
するベース層と同一導電型で高不純物濃度層からベース
層へ注入されるキャリアにより供給する。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タのベース電流を電圧によって制御する半導体装置に関
する。
タのベース電流を電圧によって制御する半導体装置に関
する。
【０００２】
【従来の技術】バイポーラトランジスタのベース電流を
電圧によって制御する半導体装置としては、絶縁ゲート
型バイポーラトランジスタ (ＩＧＢＴ) が知られてお
り、インバータやコンバータなどの電力変換装置に利用
されている。図２はＩＧＢＴの構造を示す断面図で、ｐ
層に隣接するｎベース層２の表面層内にはｐウエル３が
設けられ、さらにそのｐウエルの表面層内にｎ+ ウエル
４が設けられている。ｐウエル３のｎ層２とｎ+ ウエル
４にはさまれた領域７にｎチャネルを形成するためにそ
の表面上にゲート酸化膜５を介してゲート電極６が配置
されている。そして、ｐ層１にコレクタ端子Ｃに接続さ
れたコレクタ電極８が接触し、ｐウエル３およびｎ+ ウ
エルに共通にエミッタ電極９が接触している。
電圧によって制御する半導体装置としては、絶縁ゲート
型バイポーラトランジスタ (ＩＧＢＴ) が知られてお
り、インバータやコンバータなどの電力変換装置に利用
されている。図２はＩＧＢＴの構造を示す断面図で、ｐ
層に隣接するｎベース層２の表面層内にはｐウエル３が
設けられ、さらにそのｐウエルの表面層内にｎ+ ウエル
４が設けられている。ｐウエル３のｎ層２とｎ+ ウエル
４にはさまれた領域７にｎチャネルを形成するためにそ
の表面上にゲート酸化膜５を介してゲート電極６が配置
されている。そして、ｐ層１にコレクタ端子Ｃに接続さ
れたコレクタ電極８が接触し、ｐウエル３およびｎ+ ウ
エルに共通にエミッタ電極９が接触している。
【０００３】このＩＧＢＴのエミッタＥに対してゲート
Ｇに正の電圧を印加すると酸化膜５を隔ててｐウエル３
の表面層にｎチャネル７が形成され、ｎ+ ウエル４から
チャネル７を通して電子がｎベース２に注入される。こ
の電子電流が正の電圧の印加されているｐ層１とｎ層２
およびｐウエル３とからなるｐｎｐトランジスタのベー
ス電流となりＩＧＢＴはターンオンする。ターンオフ
は、ゲートＧに零もしくは負の電圧を印加することで、
チャネル７が閉じられ、電子の注入がなくなることによ
ってなされる。
Ｇに正の電圧を印加すると酸化膜５を隔ててｐウエル３
の表面層にｎチャネル７が形成され、ｎ+ ウエル４から
チャネル７を通して電子がｎベース２に注入される。こ
の電子電流が正の電圧の印加されているｐ層１とｎ層２
およびｐウエル３とからなるｐｎｐトランジスタのベー
ス電流となりＩＧＢＴはターンオンする。ターンオフ
は、ゲートＧに零もしくは負の電圧を印加することで、
チャネル７が閉じられ、電子の注入がなくなることによ
ってなされる。
【０００４】
【発明が解決しようとする課題】このようなＩＧＢＴに
おいて、ｐウエル３の不純物濃度を高めるとチャネル抵
抗が高くなり、しきい値電圧も上がるため、ｐウエルの
不純物濃度はある程度以上高くできないという制約があ
る。一方、ｐウエル３からｎ+ ウエル４への正孔の注入
が起こると、ｐ層１、ｎ層２、ｐウエル３およびｎ+ ウ
エル４からなるｐｎｐｎサイリスタがオンし、もはやゲ
ートＧによるターンオフのきかなくなるラッチアップ現
象が起こる。このラッチアップを防ぐためにはｐウエル
３の不純物濃度を高くすることが望ましいが、上記の制
約によりｐウエル３の抵抗を小さくできず、そのためラ
ッチアップしやすくなるという欠点がある。
おいて、ｐウエル３の不純物濃度を高めるとチャネル抵
抗が高くなり、しきい値電圧も上がるため、ｐウエルの
不純物濃度はある程度以上高くできないという制約があ
る。一方、ｐウエル３からｎ+ ウエル４への正孔の注入
が起こると、ｐ層１、ｎ層２、ｐウエル３およびｎ+ ウ
エル４からなるｐｎｐｎサイリスタがオンし、もはやゲ
ートＧによるターンオフのきかなくなるラッチアップ現
象が起こる。このラッチアップを防ぐためにはｐウエル
３の不純物濃度を高くすることが望ましいが、上記の制
約によりｐウエル３の抵抗を小さくできず、そのためラ
ッチアップしやすくなるという欠点がある。
【０００５】本発明の目的は、上記の問題を解決し、ベ
ース電流を電圧で制御でき、しかもターンオフするとき
のラッチアップ現象の起こらない半導体装置を提供する
ことにある。
ース電流を電圧で制御でき、しかもターンオフするとき
のラッチアップ現象の起こらない半導体装置を提供する
ことにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、半導体基板の第一導電型
の第一層の一側に第二導電型の第二層が隣接し、他側の
表面層内に複数の第二導電型の第一領域および二つの第
一領域の中間にそれぞれ存在する第二導電型の制御用領
域が設けられ、第一領域の表面層内に設けられた第一導
電型の高不純物濃度の第二領域の制御用領域に近い端は
第一層に接し、第二層の表面にコレクタ電極、第一、第
二領域表面に共通にエミッタ電極、制御用領域表面にゲ
ート電極がそれぞれ接触するものとする。あるいは半導
体基板の第一導電型の第一層の一側に第二導電型の第二
層が隣接し、他側の表面層内に複数の第二導電型の第一
領域が設けられ、第一層の表面より二つの第一領域の中
間にそれぞれ内面が絶縁膜で覆われた溝が形成され、第
一領域の表面層内に設けられた第一導電型の高不純物濃
度の第二領域の前記溝に近い端は第一層に接し、第二層
表面にコレクタ電極、第一、第二領域表面に共通にエミ
ッタ電極、溝内面の絶縁膜にゲート電極がそれぞれ接触
するものとする。そして、そのゲート電極が溝内に充填
された導電物質よりなることが有効である。
めに、本発明の半導体装置は、半導体基板の第一導電型
の第一層の一側に第二導電型の第二層が隣接し、他側の
表面層内に複数の第二導電型の第一領域および二つの第
一領域の中間にそれぞれ存在する第二導電型の制御用領
域が設けられ、第一領域の表面層内に設けられた第一導
電型の高不純物濃度の第二領域の制御用領域に近い端は
第一層に接し、第二層の表面にコレクタ電極、第一、第
二領域表面に共通にエミッタ電極、制御用領域表面にゲ
ート電極がそれぞれ接触するものとする。あるいは半導
体基板の第一導電型の第一層の一側に第二導電型の第二
層が隣接し、他側の表面層内に複数の第二導電型の第一
領域が設けられ、第一層の表面より二つの第一領域の中
間にそれぞれ内面が絶縁膜で覆われた溝が形成され、第
一領域の表面層内に設けられた第一導電型の高不純物濃
度の第二領域の前記溝に近い端は第一層に接し、第二層
表面にコレクタ電極、第一、第二領域表面に共通にエミ
ッタ電極、溝内面の絶縁膜にゲート電極がそれぞれ接触
するものとする。そして、そのゲート電極が溝内に充填
された導電物質よりなることが有効である。
【０００７】
【作用】制御用領域に制御用領域と第一層の間のＰＮ接
合を順バイアスする電圧を印加すると、第一層の中に電
位勾配が形成され、第一層に接するそれと同一導電型の
高不純物濃度の第二領域から第一層へ多数キャリアが注
入され、第二層と第一層の間のＰＮ接合を順バイアスす
る電圧が印加された第二層に流れ込む。この電流が第二
領域、第一層、第二層からなるバイポーラトランジスタ
のベース電流となり、このトランジスタがターンオンす
る。一方、制御用領域に制御用領域と第一層の間のＰＮ
接合を逆バイアスする電圧を印加すると、第一層に空乏
層が広がり、前記のベース電流の流れるチャネルを狭
め、第二領域からの多数キャリアの注入が停止する。こ
れにより前記バイポーラトランジスタはターンオフす
る。
合を順バイアスする電圧を印加すると、第一層の中に電
位勾配が形成され、第一層に接するそれと同一導電型の
高不純物濃度の第二領域から第一層へ多数キャリアが注
入され、第二層と第一層の間のＰＮ接合を順バイアスす
る電圧が印加された第二層に流れ込む。この電流が第二
領域、第一層、第二層からなるバイポーラトランジスタ
のベース電流となり、このトランジスタがターンオンす
る。一方、制御用領域に制御用領域と第一層の間のＰＮ
接合を逆バイアスする電圧を印加すると、第一層に空乏
層が広がり、前記のベース電流の流れるチャネルを狭
め、第二領域からの多数キャリアの注入が停止する。こ
れにより前記バイポーラトランジスタはターンオフす
る。
【０００８】また、第一層の溝の内面を覆う絶縁膜に接
するゲート電極に第二層に印加されている電圧と同極性
の電圧を印加すると、静電誘導効果により絶縁膜を介し
て対向する第一層の部分に逆極性の電荷が現れ、第二層
との間に電位勾配が生ずるので、上記の場合と同様に第
二領域から第一層への多数キャリアの注入が起こり、第
一領域、第二層からなるバイポーラトランジスタがター
ンオンする。そして、ゲート電極に逆極性の電圧を印加
すると、第一層の中に空乏層が広がり、前記バイポーラ
トランジスタがターンオフする。
するゲート電極に第二層に印加されている電圧と同極性
の電圧を印加すると、静電誘導効果により絶縁膜を介し
て対向する第一層の部分に逆極性の電荷が現れ、第二層
との間に電位勾配が生ずるので、上記の場合と同様に第
二領域から第一層への多数キャリアの注入が起こり、第
一領域、第二層からなるバイポーラトランジスタがター
ンオンする。そして、ゲート電極に逆極性の電圧を印加
すると、第一層の中に空乏層が広がり、前記バイポーラ
トランジスタがターンオフする。
【０００９】
【実施例】図１は本発明の第一の実施例を示し、図２と
共通の部分には同一の符号が付されている。図２と異な
り、ｎ+ ウエル４はｎベース層２の中に露出している。
また、隣接するｐウエル３の中間に制御用ｐ領域11がｐ
ウエル３と同時に形成され、その表面にゲート端子Ｇに
接続されたゲート電極12が接触している。このゲートＧ
に正の電圧を印加することにより、ｎ+ ウエル４からｎ
ベース層２に電子が注入され、注入された電子は大きな
正の電圧の印加されているコレクタ層１に流れ込む。こ
の電子流がｐｎｐトランジスタのベース電流となり、タ
ーンオンする。そしてｐ領域に負の電圧を印加すること
により電子の注入が止まり、ターンオフする。
共通の部分には同一の符号が付されている。図２と異な
り、ｎ+ ウエル４はｎベース層２の中に露出している。
また、隣接するｐウエル３の中間に制御用ｐ領域11がｐ
ウエル３と同時に形成され、その表面にゲート端子Ｇに
接続されたゲート電極12が接触している。このゲートＧ
に正の電圧を印加することにより、ｎ+ ウエル４からｎ
ベース層２に電子が注入され、注入された電子は大きな
正の電圧の印加されているコレクタ層１に流れ込む。こ
の電子流がｐｎｐトランジスタのベース電流となり、タ
ーンオンする。そしてｐ領域に負の電圧を印加すること
により電子の注入が止まり、ターンオフする。
【００１０】図３は、本発明の第二の実施例を示し、図
１、図２と共通の部分に同一の符号が付されている。こ
の場合は、ｐウエル３の中間でｎ層２に溝10が形成さ
れ、その内面が酸化膜13により覆われている。そしてこ
の溝10の内部に金属あるいは多結晶シリコンからなるゲ
ート電極14が充填され、ゲート端子Ｇに接続されてい
る。このようにしてゲート電極14とｎベース層２とは電
気的に絶縁されている。ゲート電極14に電圧を印加する
と、酸化膜13を介して静電誘導効果がｎ+ ウエル４に作
用する。ゲートＧが正に印加された時にｎ+ ウエル４よ
り電子の注入が起こり、ゲートＧが負に印加されたとき
に電子の注入が停止する。
１、図２と共通の部分に同一の符号が付されている。こ
の場合は、ｐウエル３の中間でｎ層２に溝10が形成さ
れ、その内面が酸化膜13により覆われている。そしてこ
の溝10の内部に金属あるいは多結晶シリコンからなるゲ
ート電極14が充填され、ゲート端子Ｇに接続されてい
る。このようにしてゲート電極14とｎベース層２とは電
気的に絶縁されている。ゲート電極14に電圧を印加する
と、酸化膜13を介して静電誘導効果がｎ+ ウエル４に作
用する。ゲートＧが正に印加された時にｎ+ ウエル４よ
り電子の注入が起こり、ゲートＧが負に印加されたとき
に電子の注入が停止する。
【００１１】図１、図３に示した実施例の半導体装置
で、コレクタＣに1200Ｖの電圧を印加したとき、ゲート
Ｇに10〜30Ｖの電圧を印加することによりターンオンす
ることができ、15〜20Ｖの電圧で制御されるＩＧＢＴと
同程度の大きさの電圧で制御できる。なお、上記の実施
例と導電型を入れ換え、逆極性の電圧で制御することも
可能である。
で、コレクタＣに1200Ｖの電圧を印加したとき、ゲート
Ｇに10〜30Ｖの電圧を印加することによりターンオンす
ることができ、15〜20Ｖの電圧で制御されるＩＧＢＴと
同程度の大きさの電圧で制御できる。なお、上記の実施
例と導電型を入れ換え、逆極性の電圧で制御することも
可能である。
【００１２】
【発明の効果】本発明によれば、バイポーラトランジス
タのベース電流の供給を表面に形成されたＭＯＳ構造に
よらないで、ベース層中に電位勾配を形成することによ
るため、ＩＧＢＴの際にはチャネル形成のために高くす
ることに制約のあった第一領域の不純物濃度を高くし、
抵抗を小さくできるので、トランジスタがターンオフす
るときのラッチアップ現象をなくすことができる。その
ため、しゃ断電流を大きくでき、また短絡耐量を高める
ことが可能になるので、安全動作領域の広いバイポーラ
トランジスタを得ることができ、電力用スイッチング素
子として有効に使用できる。
タのベース電流の供給を表面に形成されたＭＯＳ構造に
よらないで、ベース層中に電位勾配を形成することによ
るため、ＩＧＢＴの際にはチャネル形成のために高くす
ることに制約のあった第一領域の不純物濃度を高くし、
抵抗を小さくできるので、トランジスタがターンオフす
るときのラッチアップ現象をなくすことができる。その
ため、しゃ断電流を大きくでき、また短絡耐量を高める
ことが可能になるので、安全動作領域の広いバイポーラ
トランジスタを得ることができ、電力用スイッチング素
子として有効に使用できる。
【図１】本発明の第一の実施例の断面図
【図２】従来のＩＧＢＴの断面図
【図３】本発明の第二の実施例の断面図
１ ｐ層 ２ ｎベース層 ３ ｐウエル ４ ｎ+ ウエル ８ コレクタ電極 ９ エミッタ電極 １０ 溝 １１ 制御用ｐ領域 １２ ゲート電極 １３ 酸化膜 １４ 充填ゲート電極
Claims (3)
- 【請求項１】半導体基板の第一導電型の第一層の一側に
第二導電型の第二層が隣接し、他側の表面層内に複数の
第二導電型の第一領域および二つの第一領域の中間にそ
れぞれ存在する第二導電型の制御用領域が設けられ、第
一領域の表面層内に設けられた第一導電型の高不純物濃
度の第二領域の制御用領域に近い端は第一層に接し、第
二層の表面にコレクタ電極、第一、第二領域表面に共通
にエミッタ電極、制御用領域表面にゲート電極がそれぞ
れ接触することを特徴とする半導体装置。 - 【請求項２】半導体基板の第一導電型の第一層の一側に
第二導電型の第二層が隣接し、他側の表面層内に複数の
第二導電型の第一領域が設けられ、第一層の表面より二
つの第一領域の中間にそれぞれ内面が絶縁膜で覆われた
溝が形成され、第一領域の表面層内に設けられた第一導
電型の高不純物濃度の第二領域の前記溝に近い端は第一
層に接し、第二層表面にコレクタ電極、第一、第二領域
表面に共通にエミッタ電極、溝内面の絶縁膜にゲート電
極がそれぞれ接触することを特徴とする半導体装置。 - 【請求項３】ゲート電極が溝内に充填された導電物質よ
りなる請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25560491A JPH05102485A (ja) | 1991-10-03 | 1991-10-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25560491A JPH05102485A (ja) | 1991-10-03 | 1991-10-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102485A true JPH05102485A (ja) | 1993-04-23 |
Family
ID=17281041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25560491A Pending JPH05102485A (ja) | 1991-10-03 | 1991-10-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016067374A1 (ja) * | 2014-10-29 | 2016-05-06 | 株式会社日立製作所 | 半導体装置、パワーモジュール、および電力変換装置 |
-
1991
- 1991-10-03 JP JP25560491A patent/JPH05102485A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016067374A1 (ja) * | 2014-10-29 | 2016-05-06 | 株式会社日立製作所 | 半導体装置、パワーモジュール、および電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6091107A (en) | Semiconductor devices | |
| US4969028A (en) | Gate enhanced rectifier | |
| US4989058A (en) | Fast switching lateral insulated gate transistors | |
| IE52758B1 (en) | Gate enhanced rectifier | |
| EP0111804B1 (en) | Bidirectional insulated-gate rectifier structures and method of operation | |
| EP0522670B1 (en) | Fast switching lateral insulated gate field effect transistor | |
| US5585650A (en) | Semiconductor bidirectional switch and method of driving the same | |
| US4611235A (en) | Thyristor with turn-off FET | |
| EP0118007B1 (en) | Electrical circuit comprising a hybrid power switching semiconductor device including an scr structure | |
| US5079607A (en) | Mos type semiconductor device | |
| KR920003704B1 (ko) | 바이폴라 반도체 스윗칭장치와 그의 제조방법 | |
| US5923055A (en) | Controllable semiconductor component | |
| US5621229A (en) | Semiconductor device and control method | |
| US4630092A (en) | Insulated gate-controlled thyristor | |
| US4952990A (en) | Gate turn-off power semiconductor component | |
| US4550332A (en) | Gate controlled semiconductor device | |
| JPH0154865B2 (ja) | ||
| JPH05102485A (ja) | 半導体装置 | |
| US5122854A (en) | MOS control thyristor | |
| US5998811A (en) | Trench emitter controlled thyristor | |
| US11610987B2 (en) | NPNP layered MOS-gated trench device having lowered operating voltage | |
| JP2562854B2 (ja) | 制御ゲート付きｐｎｐｎサイリスタ | |
| TW202329459A (zh) | 具有降低的操作電壓之NPNP分層的金氧半閘控(MOS-gated)溝槽裝置 | |
| KR100274835B1 (ko) | 트렌치 이중게이트 베이스 저항조정 사이리스터 및그 제조공정 | |
| KR100486350B1 (ko) | 에미터스위치사이리스터및이의제조방법 |