TW202329459A - 具有降低的操作電壓之NPNP分層的金氧半閘控(MOS-gated)溝槽裝置 - Google Patents

具有降低的操作電壓之NPNP分層的金氧半閘控(MOS-gated)溝槽裝置 Download PDF

Info

Publication number
TW202329459A
TW202329459A TW111128863A TW111128863A TW202329459A TW 202329459 A TW202329459 A TW 202329459A TW 111128863 A TW111128863 A TW 111128863A TW 111128863 A TW111128863 A TW 111128863A TW 202329459 A TW202329459 A TW 202329459A
Authority
TW
Taiwan
Prior art keywords
layer
conductivity type
metal electrode
semiconductor material
metal
Prior art date
Application number
TW111128863A
Other languages
English (en)
Inventor
保羅 Ｍ 摩爾
法拉迪米爾 羅多夫
理查 Ａ 布蘭查德
Original Assignee
美商帕可科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/539,063 external-priority patent/US11610987B2/en
Application filed by 美商帕可科技有限公司 filed Critical 美商帕可科技有限公司
Publication of TW202329459A publication Critical patent/TW202329459A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

一種npnp分層開關經修改以具有一複合陽極結構。代替一典型的npnp IGTO裝置、閘流器或IGBT之連續p型底部陽極層，該複合陽極係由具有含有n型半導體材料之間隙之一分段p型層形成。該n型材料在底部陽極電極與縱向npn雙極電晶體之n型集極之間形成一多數載流子路徑。當一帶溝槽閘極被加偏壓為高時，在該底部陽極電極與頂部陰極電極之間產生該多數載流子路徑。此一電流路徑在非常低的操作電壓下操作，自略高於0伏起始。高於約1.0伏之操作電壓，該npnp分層開關正常操作且使用再生雙極電晶體作用來傳導電流之絕大多數。該兩個電流路徑並聯傳導。

Description

具有降低的操作電壓之NPNP分層的金氧半閘控(MOS-gated)溝槽裝置
本發明係關於絕緣閘極功率裝置，諸如IGBT、絕緣閘控閘流器、絕緣閘極關斷(IGTO)裝置，及使用一npnp或pnpn分層結構之其他類型之MOS閘控半導體開關，且特定而言係關於降低此一結構之最小操作電壓之「複合陽極」設計。
本發明係對使用雙極作用而非嚴格的MOSFET作用進行傳導之許多類型之npnp或pnpn分層結構之一改良。本發明適用於縱向及橫向絕緣閘極裝置，儘管在實例中將主要詳細地描述一縱向裝置。
在一縱向n通道MOSFET中，一帶溝槽的絕緣閘極在一上n+源極層與一下n-汲極層之間反轉靠近溝槽壁之一p本體層以在兩個n型層之間產生一導電n型通道。電流傳導僅由多數載流子進行。相比而言，在一npnp裝置中，多數及少數載流子係傳導機制之部分。當被接通時，一npnp裝置，諸如一IGTO裝置對於電流對電壓圖表之大部分通常具有低於一縱向MOSFET之正向電壓之一正向電壓(其陽極與陰極之間的電壓)，如圖1中所繪示。高電流裝置非常期望一較低的正向電壓以最小化熱量且由此改良裝置效率。
在圖1中，將一IGTO裝置(一npnp裝置)之電流對電壓(I對V)與一簡單MOSFET之電流對電壓進行比較。MOSFET產生一相當線性的I對V曲線且即使在非常低的電壓下亦良好地操作。另一方面，IGTO裝置依賴於雙極電晶體作用，因此當陽極-陰極電壓小於約1.0伏時，其電流近似為零。高於1.0伏時，IGTO之雙極再生作用導致一低正向電壓與高電流。
需要使用一npnp或pnpn結構之開關之一新設計，其中該開關可在較低電壓下傳導大量電流，諸如低至約0伏。一些應用需要在此等低操作電壓下操作，因此對於此等應用，可使用更高效的npnp IGTO代替一MOSFET開關。
在圖2中，描述一縱向傳導的npnp分層IGTO裝置10之一項實例，儘管本發明可與幾乎所有類型之npnp或pnpn分層結構一起使用以降低操作電壓。
申請人之美國專利8,878,238 (以引用的方式併入)揭示一種將用作可受益於本發明之許多類型之絕緣閘極功率裝置之一者之一實例之縱向功率裝置(一IGTO裝置)。將詳細地描述來自美國專利8,878,238之絕緣閘極功率裝置，且本發明稍後將被描述作為對此一裝置及相關裝置之一修改以降低操作電壓。
先前技術圖2係美國專利8,878,238中所描述之一縱向功率裝置之一小部分之一橫截面視圖。儘管圖2僅展示蜂巢式功率裝置之一邊緣部分，但本發明適用於蜂巢式陣列內之所有區域。
三個單元被展示為具有形成於絕緣溝槽141A中之縱向閘極143 (例如，摻雜多晶矽)。溝槽141B用於多晶矽連接至所有閘極143且可不被視為一單元。形成例如條帶或一矩形網格之單元之一二維陣列可形成於一共同的輕摻雜p井107 (充當一p基極)中，且該等單元並聯連接。
n+區129環繞一些或所有閘極143且由具有一陰極端子101之一頂部金屬陰極電極127接觸。n+區129可藉由植入或藉由其他已知的摻雜劑引入方法形成。
縱向閘極143藉由氧化物層145與p井107絕緣開來。閘極143在圖式平面外連接在一起且經由一金屬閘極電極109耦合至一閘極電壓，該金屬閘極電極109直接接觸溝槽141B中之多晶矽。一圖案化的介電層119使閘極電極109與p井107絕緣開來且使閘極143與陰極電極127絕緣開來。
晶粒之邊緣附近之防護環113減少場擁擠，由此增加擊穿電壓。防護環113被金屬161及163接觸，該等金屬161及163藉由場氧化物117與n漂移層106絕緣開來。
形成一縱向npnp半導體分層結構。存在由一p+基板104、一磊晶生長的n漂移層106 (充當一n基極)及p井107形成之一雙極pnp電晶體。亦存在由n+區129、p井107及n漂移層106形成之一雙極npn電晶體。具有高於n漂移層106之摻雜劑濃度之一摻雜劑濃度之一n型緩衝層105在該裝置傳導時減少電洞自p+基板104至n漂移層106中之注入。其亦在該功率裝置加反向偏壓時減少陽極pn接面處之電場。一底部陽極電極103接觸基板104，且頂部陰極電極127接觸n+區129且亦在選定位置處接觸p井107。p井107環繞閘極結構，且n漂移層106延伸至p井107周圍之表面。
當具有一陽極端子102之陽極電極103相對於陰極電極127加正向偏壓但沒有一足夠正的閘極偏壓時，不存在電流流動，此係因為存在一加反向偏壓的縱向pn接面，且pnp及npn電晶體之增益值(beta) (增益)之乘積小於1 (即，不存在再生活動)。
當用一正電壓(相對於n+區129)，諸如2至5伏對閘極143充分加偏壓時，在鄰近於閘極氧化物層145之矽中形成一反轉層，且來自n+區129之電子成為在反轉層中之溝槽之底部旁邊及下方之此矽區中之多數載流子，從而引起npn基極(n層之間的p井107之部分)之有效寬度減小。因此，npn電晶體之增益值增加以引起增益值之乘積超過1。當電洞被注入至輕摻雜的n漂移層106中且電子被注入至p井107中以完全接通該裝置時，此狀況導致「擊穿」。據此，閘極偏壓啟動接通，且當存在穿過npn電晶體之電流流動以及穿過pnp電晶體之電流流動時，發生完全接通(歸因於再生作用)。
當閘極偏壓取為零，諸如閘極電極109短接至陰極電極127，或取為負時，裝置10關斷，此係因為npn電晶體之有效基極寬度增加至其原始值。
該裝置類似於許多其他類型之高電流/高壓絕緣閘極功率裝置，因為其係蜂巢式的且所有閘極一起連接至單個驅動器。
與一純MOSFET裝置之高電流電壓降相較，跨該裝置之高電流電壓降相對較低(參見圖1)。然而，如先前所論述，一MOSFET之一個優點係其可在一較低的操作電壓下良好地傳導。因此，將期望修改圖2之裝置及其他相關npnp或pnpn裝置，因此其可在較低的操作電壓下更有效地傳導電流。
在一項實施例中，將一縱向傳導的npnp分層開關修改為具有一不同的「底部」陽極結構。代替一典型的npnp IGTO裝置、閘流器或IGBT之連續p型底部陽極層，本發明形成一底部「複合陽極」。該複合陽極之p型半導體部分亦充當npnp結構中之縱向pnp電晶體之一p型射極。
該複合陽極具有帶有含有n型半導體材料(其係npnp結構中之縱向npn電晶體之上覆n型集極之部分)之間隙之一分段p型層。
在分段p型層下方的係一分段金屬(或其他導體)層，其中一介電質在該等段之間。金屬層之一小部分接觸分段p型層中之n型區。
一連續陽極電極接著接觸分段金屬層之底部。
因此，存在僅使用多數載流子、在底部陽極電極與縱向npn電晶體中之n型集極之間、經過分段p型層中之間隙中之n型區之一直接導電路徑，該直接導電路徑完全繞過p型陽極層。
當帶溝槽閘極被充分加正偏壓(高於臨限電壓)，且操作電壓係遠低於至少1.0伏之習知最小操作電壓之一正電壓時，電流開始流過分段p型陽極層中之間隙中之n型區。電流路徑本質上係一電阻路徑。此時，npnp結構尚未在再生模式中操作。此多數載流子電流路徑與在該裝置完全開啟時存在之npnp電流路徑並聯。
隨著操作電壓(陽極-陰極電壓)增加至高於約1.0伏，分段p型陽極層中之間隙繼續傳導電流，但穿過npnp結構之主電流路徑接通(歸因於再生作用)以傳導該裝置之電流之多數。穿過分段p型陽極層中之間隙之電流可為在此例項中傳導之總電流之1至10%。
分段p型陽極層中之間隙本質上形成一JFET，其中JFET在較高電壓下以其飽和模式操作，因此歸因於間隙中之n型材料之部分耗盡，電流隨著操作電壓增加而受限。在低電壓/電流下，JFET在其線性區中操作，從而提供一電阻路徑。
複合陽極可替代一習知npnp分層裝置中之任何p型陽極層以降低可允許的最小操作電壓。可反轉該等層之導電性以形成一pnpn裝置。
閘極可為一帶溝槽閘極(用於一縱向反轉層)或一頂部「水平」閘極(用於一橫向反轉層)。
揭示其他實施例。
相關申請案之交叉參考
本申請案係基於Paul M. Moore等人在2021年5月18日申請之美國臨時申請案第63/190,026號，該申請案被讓渡給本受讓人且以引用的方式併入本文中。
圖3係根據本發明之一項實施例之具有一複合陽極12之一IGTO裝置10之一小部分之一橫截面視圖。複合陽極12上方之結構可為一npnp裝置中之任何合適結構，且該實例展示圖2之IGTO之頂部部分。僅展示一個單元，且該裝置可具有呈一二維陣列之數百個並聯連接單元。閘極溝槽可形成一網格，以形成矩形或六邊形單元，或可為平行線性條帶。閘極亦可為產生一水平反轉層以控制該裝置之頂部閘極。
在該實例中，該結構沿著對稱線14重複。
一起始n型基板16已在其頂表面上方磊晶生長一p型本體層18 (或npn電晶體之基極)。p型本體層18可在生長該層的同時被摻雜。可代替地植入及擴散p型本體層18以形成一井。(出於本發明之目的，一井亦被視為一層。)
接著用n型摻雜劑摻雜p型本體層18之頂表面，或生長一n型磊晶層以形成n+源極區20 (或npn電晶體之射極)。
溝槽22被蝕刻至p型本體層18中且終止於p型本體層18內。接著將溝槽22之壁及底部氧化以形成一閘極氧化物層24。接著用摻雜多晶矽26填充絕緣溝槽以形成一絕緣閘極陣列。
在另一實施例中，溝槽22延伸至基板16中，使得當閘極加正偏壓時，一反轉n通道在n+源極區20與基板16之間延伸。
接著一介電層30被沈積於該表面上方且被蝕刻以暴露n+源極區20之部分。在其他地方，介電層30被蝕刻以形成接觸溝槽22中之互連多晶矽26之一閘極電極(圖2中所展示)。
接著沈積及蝕刻一金屬層以形成一陰極電極32 (或源極電極)及一閘極電極。金屬延伸穿過介電層30中之開口以接觸n+源極區20。金屬亦可在晶粒上之一些區域中將p型本體層18短接至n+源極區20以加弱偏壓於p型本體層18。
在基板16之底表面上生長或植入一n緩衝層34，該n緩衝層具有高於n型基板16之摻雜濃度之一摻雜濃度。
接著形成一遮罩，且植入p型摻雜劑以形成一分段p型陽極層36 (或pnp電晶體之射極)。
接著藉由植入或藉由磊晶生長及植入形成包括p型下射極區38及n型下集極區40之一層。n型下集極區40大體上與分段p型陽極層36中之間隙對準，因此n型下集極區40形成至n型緩衝層34及基板16之一連續導電路徑。
接著，沈積及蝕刻一金屬(或其他導體)層42以形成填充有介電質44，諸如氧化物之開口。金屬層42之部分直接接觸n型下集極區40。接觸量係重要的，此係因為此判定低操作電壓電流流動。歸因於n型摻雜劑之擴散，更容易地精確地蝕刻金屬層72以設定接觸面積，而非精確地對n型下集極區40定大小。
在底表面上形成一金屬陽極電極46。
已大體上關於圖2描述圖3之IGTO之「高」電壓操作。此高電壓無論如何會高於約1.0伏，其中雙極電晶體作用及再生用來以一非常低的電壓降傳導一縱向電流。電極32與46之間低於約1.0伏，雙極電晶體無法接通。
當閘極被加正偏壓時，為了傳導自略高於0伏起始之一低操作電壓(陽極至陰極電極電壓)之一電流，一電流路徑係由陽極電極46、金屬層42、n型下集極區40、間隙中之n型緩衝層34、n型基板16、溝槽22周圍之一n反轉層、n+源極區20及陰極電極32形成。與雙極再生模式不同，在此模式中僅存在穿過n型路徑之多數載流子流動。
分段p型陽極層36中之p型區之間的間隙充當具有低操作電流及低操作電壓之電阻器。相比之下，在高操作電壓下，間隙在其等飽和模式中充當JFET，其中隨著操作電壓增加，電流藉由間隙中之n型材料被耗盡而被夾斷。此導致在較高的操作電壓下穿過彼路徑之一大體上固定的最大電流及在低於約1.0伏之低電壓下之一線性電流。在低操作電壓下，在雙極作用發生之前，穿過該裝置之電流通常對於大多數應用係充足的。
在較高的操作電壓下，藉由雙極作用之電流流動使經過n型下集極區40之電流流動相形見絀，因此本發明未顯著地降低效率。兩個電流流動路徑/作用本質上在較高的操作電壓下並聯操作，且僅間隙/JFET提供在0至1.0伏之範圍內之電流流動。
在一項實施例中，在高操作電壓下，穿過n型下集極區40之電流流動取決於應用而在總電流之1至5%之間且可高達10%。電流流動之百分比係由分段p型陽極層36中之間隙之大小及數目以及金屬層42與n型下集極區40之間的接觸面積判定。
模擬表明，圖3之裝置產生在0至約1.0伏之間更加線性而擊穿電壓沒有顯著降低之一電流對電壓(I對V)曲線。圖4將圖2之先前技術IGTO裝置之I對V曲線與圖3之新IGTO及一MOSFET之曲線進行對比。在高操作電壓下，圖2及圖3之裝置之I對V曲線通常歸因於再生作用而重疊。
儘管圖3展示複合陽極12與IGTO裝置10中之單元對準，但複合陽極12不需要對準，且穿過n型下集極區40之電流流動之百分比亦可由分段p型陽極層36中之間隙之分布判定。
圖5繪示對圖3之一修改，其中金屬層42在兩側上而非在圖3中所展示之僅一側上接觸n型下集極區40。此配置增加在低電壓模式中之最大電流流動。
圖6繪示複合陽極之另一實施例，其中在該圖之右側上，n型下集極區50接觸n型緩衝層34。而且，p型下射極區52自金屬層42延伸至n型緩衝層34。
在圖7中，介電質44形成為薄的以充當一閘極氧化物。陽極電極46上之正電位反轉鄰近於介電質44之分段p型陽極層54之底部以在n型下集極區56與n型緩衝層34之間形成一n通道路徑。
圖8類似於圖7，但存在一「厚」介電層部分58及一非常薄的介電層部分60用於反轉p型分段陽極層62之底部以在n型下集極區64與n型緩衝層34之間產生一n通道電流路徑。陽極電極46具有鄰接薄介電層部分60之一金屬延伸部66。
當操作電壓足夠高時，圖5至圖8之裝置像圖3之裝置一樣操作，惟由複合陽極提供之並聯電流路徑除外，因此無需再次描述此雙極操作。
圖9繪示一IGTO裝置或任何其他合適裝置之底部部分，其中金屬陽極電極46連接至具有氮化鈦72之一外層之一鎢塞70。上閘極結構(未展示)可為在IGTO、閘流器、IGBT等中使用之任何合適結構。一n型下集極區74具有接觸氮化鈦72之一邊緣。n型下集極區74經由分段p型陽極層76中之一間隙接觸n型緩衝層34。低電壓下之電流可容易地藉由至n型緩衝層34之n型下集極層74路徑之長度及/或藉由間隙寬度或藉由其他技術控制。
圖9亦可為穿透具有一複合陽極之一橫向npnp結構之一水平橫截面。在一橫向裝置中，一上水平閘極可接通該裝置，從而引起橫向及縱向電流在兩個頂部電極之間或在一頂部電極與一底部電極之間流動。
可使用本文中所描述之概念來形成複合陽極之許多其他組態，其中多數載流子、n導電性類型路徑用來在低操作電壓下傳導電流且在較高操作電壓下與主雙極作用路徑並聯操作。
可反轉導電性類型以形成一pnpn型裝置。
儘管實施例已將該裝置描述為一「基板」上之層，但可在一起始基板上磊晶生長各個層，或可植入該等層，使得各個層係該基板之部分。據此，該基板可被視為具有一或多個特定導電性之另一個或另一些半導體層。
雖然已展示及描述本發明之特定實施例，但對於熟習此項技術者而言顯而易見的係，可在不背離本發明之更廣泛方面之情況下進行改變及修改且因此，隨附發明申請專利範圍將在其等範疇內涵蓋如落入本發明之真正精神及範疇內之所有此等改變及修改。
10: 絕緣閘極關斷(IGTO)裝置 12: 複合陽極 14: 對稱線 16: n型基板 18: p型本體層 20: n+源極區 22: 溝槽 24: 閘極氧化物層 26: 摻雜多晶矽 30: 介電層 32: 陰極電極 34: n緩衝層 36: 分段p型陽極層 38: p型下射極區 40: n型下集極區 42: 金屬(或其他導體)層 44: 介電質 46: 金屬陽極電極 50: n型下集極區 52: p型下射極區 54: 分段p型陽極層 56: n型下集極區 58: 「厚」介電層部分 60: 非常薄的介電層部分 62: p型分段陽極層 64: n型下集極區 66: 金屬延伸部 70: 鎢塞 72: 金屬層/氮化鈦 74: n型下集極區 76: 分段p型陽極層 101: 陰極端子 102: 陽極端子 103: 底部陽極電極 104: p+基板 105: n型緩衝層 106: n漂移層 107: 輕摻雜p井 109: 金屬閘極電極 113: 防護環 117: 場氧化物 119: 介電層 127: 頂部金屬陰極電極 129: n+區 141A: 絕緣溝槽 141B: 溝槽 143: 縱向閘極 145: 氧化物層/閘極氧化物層 161: 金屬 163: 金屬
圖1係一典型IGTO (使用雙極作用)及一MOSFET之一電流對電壓圖表。
圖2係申請人之美國專利8,878,238中所描述之一npnp分層縱向電源開關之一橫截面視圖。
圖3係根據本發明之一項實施例之具有一複合陽極之一IGTO之一橫截面視圖。
圖4係展示降低的最小操作電壓之圖3之裝置之一電流對電壓圖表。
圖5係根據本發明之另一實施例之具有一複合陽極之一IGTO之一橫截面視圖。
圖6係根據本發明之另一實施例之具有一複合陽極之一IGTO之一橫截面視圖。
圖7係根據本發明之另一實施例之具有一複合陽極之一IGTO之一橫截面視圖。
圖8係根據本發明之另一實施例之具有一複合陽極之一IGTO之一橫截面視圖。
圖9係展示一複合陽極之一縱向開關之一底部部分之一橫截面視圖，該複合陽極可與許多類型之npnp或pnpn分層裝置一起使用。
各個圖中相同或等效的元件可用相同數字標記。
10:絕緣閘極關斷(IGTO)裝置
12:複合陽極
14:對稱線
16:n型基板
18:p型本體層
20:n+源極區
22:溝槽
24:閘極氧化物層
26:摻雜多晶矽
30:介電層
32:陰極電極
34:n緩衝層
36:分段p型陽極層
38:p型下射極區
40:n型下集極區
42:金屬(或其他導體)層
44:介電質
46:金屬陽極電極

Claims (20)

  1. 一種分層、閘控半導體裝置，其包括： 一第一金屬電極； 一第一導電性類型之一第一層，其與該第一金屬電極電接觸； 一第二導電性類型之一第二層，其鄰接該第一層； 絕緣閘極，其等經組態用於當該等閘極用一電壓加偏壓時反轉該第二導電性類型之該第二層之一部分； 該第一導電性類型之一第三層，其鄰接該第二層； 該第二導電性類型之一第四層，其鄰接該第三層以形成npnp或pnpn之一分層結構，使得當以高於一第一臨限值之一操作電壓接通該裝置時雙極電晶體作用產生一第一電流路徑， 其中該第二導電性類型之該第四層經分段以形成含有該第一導電性類型之半導體材料之間隙；及 一第二金屬電極，其與該等間隙中之該第一導電性類型之該半導體材料進行電接觸，因此當該閘極用該電壓加偏壓時，在該第二金屬電極、該等間隙中之該第一導電性類型之該半導體材料、該第一導電性類型之該第三層、該第一導電性類型之該第一層與該第一金屬電極之間產生一多數載流子第二電流路徑， 其中當該操作電壓低於該第一臨限值時該第二電流路徑傳導電流，且當該操作電壓高於該第一臨限值時與該第一電流路徑並聯之該第二電流路徑傳導電流。
  2. 如請求項1之裝置，其中該第二金屬電極藉由與該第一導電性類型之該半導體材料直接接觸而與該等間隙中之該第一導電性類型之該半導體材料進行電接觸。
  3. 如請求項1之裝置，其進一步包括該第一導電性類型之該半導體材料與該第二金屬電極之間的一第一介電材料，其中該第二金屬電極上之一電壓反轉該第二導電性類型之該第四層之鄰接該第一介電材料之一部分以在該第一導電性類型之該半導體材料與該第一導電性類型之該第三層之間形成一導電通道。
  4. 如請求項1之裝置，其進一步包括該第二金屬電極與該第二導電性類型之該第四層之間的一第一金屬層，該第一金屬層被分段且包含介電部分，其中該第一金屬層在該第二金屬電極與該第一導電性類型之該半導體材料之間提供一電流路徑。
  5. 如請求項1之裝置，其進一步包括自該第二金屬電極延伸、直接接觸該第一導電性類型之該半導體材料之一第一金屬層。
  6. 如請求項1之裝置，其中該第四層中之該等間隙充當JFET以控制穿過該第二電流路徑之該電流。
  7. 如請求項1之裝置，其進一步包括含有該等閘極之單元，其中該等單元並聯連接。
  8. 如請求項7之裝置，其進一步包括至少在該第二導電性類型之該第二層中之溝槽，該等溝槽含有一導體以形成該等絕緣閘極。
  9. 如請求項8之裝置，其中該等溝槽終止於該第二導電性類型之該第二層中。
  10. 如請求項1之裝置，其中該等絕緣閘極在反轉該第二導電性類型之該第二層之該部分時，增加一縱向雙極電晶體之一增益值以引起上第一金屬電極與下第二金屬電極之間的雙極電晶體傳導。
  11. 如請求項1之裝置，其中該等絕緣閘極在反轉該第二導電性類型之該第二層之該部分時，增加一縱向雙極電晶體之一增益值以引起該上第一金屬電極與該下第二金屬電極之間的再生雙極電晶體傳導。
  12. 如請求項1之裝置，其中該第一導電性類型係n型且該第二導電性類型係p型。
  13. 如請求項1之裝置，其中該半導體裝置係一縱向開關，其中該第一金屬電極係一頂部電極，該第一層在該第一金屬電極下方，該第二層在該第一層下方，該第三層在該第二層下方，且該第四層在該第三層下方以形成一縱向npnp或縱向pnpn結構，且 其中該第二金屬電極係一底部電極。
  14. 如請求項13之裝置，其進一步包括至少在該第二導電性類型之該第二層中之溝槽，該等溝槽含有一導體以形成該等絕緣閘極。
  15. 一種分層、閘控半導體裝置，其包括： 一上第一金屬電極； 一第一導電性類型之一第一層，其在該第一金屬電極下方且鄰接該第一金屬電極； 一第二導電性類型之一第二層，其在該第一層下方且鄰接該第一層； 絕緣閘極，其等形成於至少在該第二層中之溝槽中，經組態用於當該等閘極用一電壓加偏壓時反轉該第二導電性類型之該第二層之一部分； 該第一導電性類型之一第三層，其在該第二層下方且鄰接該第二層； 該第二導電性類型之一第四層，其在該第三層下方且鄰接該第三層以形成npnp或pnpn之一縱向分層結構，使得當以高於一第一臨限值之一操作電壓接通該裝置時，雙極電晶體作用產生一大體上縱向的第一電流路徑， 其中該第二導電性類型之該第四層經分段以形成含有該第一導電性類型之半導體材料之間隙；及 一底部第二金屬電極，其與該等間隙中之該第一導電性類型之該半導體材料進行電接觸，因此當該閘極用該電壓加偏壓時，在該第二金屬電極、該等間隙中之該第一導電性類型之該半導體材料、該第一導電性類型之該第三層、該第一導電性類型之該第一層與該第一金屬電極之間產生一多數載流子第二電流路徑， 其中當該操作電壓低於該第一臨限值時該第二電流路徑傳導電流，且當該操作電壓高於該第一臨限值時與該第一電流路徑並聯之該第二電流路徑傳導電流。
  16. 如請求項15之裝置，其中該第二金屬電極藉由與該第一導電性類型之該半導體材料直接接觸而與該等間隙中之該第一導電性類型之該半導體材料進行電接觸。
  17. 如請求項15之裝置，其進一步包括該第一導電性類型之該半導體材料與該第二金屬電極之間的一第一介電材料，其中該第二金屬電極上之一電壓反轉該第二導電性類型之該第四層之鄰接該第一介電材料之一部分以在該第一導電性類型之該半導體材料與該第一導電性類型之該第三層之間形成一導電通道。
  18. 如請求項15之裝置，其進一步包括該第二金屬電極與該第二導電性類型之該第四層之間的一第一金屬層，該第一金屬層被分段且包含介電部分，其中該第一金屬層在該第二金屬電極與該第一導電性類型之該半導體材料之間提供一電流路徑。
  19. 如請求項15之裝置，其進一步包括自該第二金屬電極延伸、直接接觸該第一導電性類型之該半導體材料之一第一金屬層。
  20. 如請求項15之裝置，其中該等絕緣閘極在反轉該第二導電性類型之該第二層之該部分時，增加一縱向雙極電晶體之一增益值以引起該上第一金屬電極與下第二金屬電極之間的雙極電晶體傳導。
TW111128863A 2021-11-30 2022-08-02 具有降低的操作電壓之NPNP分層的金氧半閘控(MOS-gated)溝槽裝置 TW202329459A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/539,063 2021-11-30
US17/539,063 US11610987B2 (en) 2021-05-18 2021-11-30 NPNP layered MOS-gated trench device having lowered operating voltage

Publications (1)

Publication Number Publication Date
TW202329459A true TW202329459A (zh) 2023-07-16

Family

ID=83271250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111128863A TW202329459A (zh) 2021-11-30 2022-08-02 具有降低的操作電壓之NPNP分層的金氧半閘控(MOS-gated)溝槽裝置

Country Status (4)

Country Link
EP (1) EP4187615A1 (zh)
KR (1) KR20230081588A (zh)
CN (1) CN116207147A (zh)
TW (1) TW202329459A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350935A (en) * 1981-12-16 1994-09-27 Harris Corporation Semiconductor device with improved turn-off capability
JPS6115370A (ja) * 1984-06-30 1986-01-23 Toshiba Corp 半導体装置
DE3750743T2 (de) * 1986-12-01 1995-03-16 Toshiba Kawasaki Kk Halbleiter-Schaltanordnung mit einer Anodenkurzschlussstruktur.
US4827321A (en) * 1987-10-29 1989-05-02 General Electric Company Metal oxide semiconductor gated turn off thyristor including a schottky contact
JP2012069579A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 逆通電型の絶縁ゲート型バイポーラトランジスタ
US8878238B2 (en) 2012-10-01 2014-11-04 Pakal Technologies Llc MCT device with base-width-determined latching and non-latching states
CN105023943B (zh) * 2015-08-10 2018-01-09 电子科技大学 一种纵向rc‑igbt器件
GB2575810A (en) * 2018-07-23 2020-01-29 Ween Semiconductors Tech Co Ltd Power semiconductor device

Also Published As

Publication number Publication date
KR20230081588A (ko) 2023-06-07
EP4187615A1 (en) 2023-05-31
CN116207147A (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
US10157983B2 (en) Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands
JP2950688B2 (ja) 電力用半導体素子
US10109725B2 (en) Reverse-conducting semiconductor device
EP0633611B1 (en) Semiconductor device comprising an insulated-gate bipolar field-effect device
JP5357370B2 (ja) 半導体デバイス
EP1095409B1 (en) Silicon carbide horizontal channel buffered gate semiconductor devices
US20150053999A1 (en) Wide bandgap insulated gate semiconductor device
US9082648B2 (en) Vertical insulated-gate turn-off device having a planar gate
JPH10209432A (ja) 半導体デバイスの改良
US20150187877A1 (en) Power semiconductor device
CN111129135B (zh) 半导体装置
EP3025373B1 (en) Mos-bipolar device
US20220238698A1 (en) Mos-gated trench device using low mask count and simplified processing
US11145717B2 (en) Cellular insulated gate power device with edge design to prevent failure near edge
CN108447905A (zh) 一种具有沟槽隔离栅极结构的超结igbt
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
JP2009512207A (ja) パワー半導体デバイス
JP3222692B2 (ja) 電力用半導体素子
US11114552B2 (en) Insulated gate turn-off device with designated breakdown areas between gate trenches
US11610987B2 (en) NPNP layered MOS-gated trench device having lowered operating voltage
EP4187615A1 (en) Npnp layered mos-gated trench device having lowered operating voltage
JP3617950B2 (ja) 半導体素子
US10224404B2 (en) Insulated gate turn-off device with hole injector for faster turn off
JP3617938B2 (ja) 半導体素子
JP4130643B2 (ja) 半導体素子