JP2680455B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2680455B2 JP2680455B2 JP1344278A JP34427889A JP2680455B2 JP 2680455 B2 JP2680455 B2 JP 2680455B2 JP 1344278 A JP1344278 A JP 1344278A JP 34427889 A JP34427889 A JP 34427889A JP 2680455 B2 JP2680455 B2 JP 2680455B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- type
- channel fet
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
ダイオードとCMOS回路を組み合せた集積回路装置に用い
られる。
し、この薄膜中にp型層を形成することで実現される。
このpinホトダイオードの出力信号を処理するために
は、いわゆるアナログ回路を用いることができる。とこ
ろで、アナログ回路はpチャネルMOSFETとnチャネルMO
SFETを組み合せたCMOS回路で実現できる。従来、CMOS回
路によるアナログ回路は、オフセット電圧が高くして利
得(ゲイン)が低いという問題を有していた。しかし、
近年になって、スイッチドキャパシタを用いたり多段構
成としたりすることで、オフセット電圧とゲインが大幅
に改善されてきている。
とCMOS回路の組み合せは、それぞれを異なる基板上に構
成して両者をワイヤで接続することにより実現していた
ため、寄生容量が大きくなって高速性を実現できなかっ
た。また、従来技術におけるpinホトダイオードは、キ
ャリア濃度が比較的高い(1015−1016/cm3オーダー)
基板あるいはウェル中に実現されているため、負荷容量
が大きくなる欠点があった。また、空乏層の幅も狭くな
るため応答速度が遅く、かつ入射光に対する応答性も良
くない欠点があった。さらに、基板の抵抗が大きいため
等価抵抗が大きくなる欠点があった。
を課題としている。
の半導体基板と、この半導体基板上に形成された十分に
低濃度の第1導電型の薄膜層と、この薄膜層に形成され
た第2導電型の拡散層と、薄膜層中に形成されたp型お
よびn型の少なくとも2つのウェル層と、このウェル層
のp型およびn型ウェル層中にそれぞれ形成されたnチ
ャネルFETおよびpチャネルFETとを備え、拡散層を第2
導電型層、薄膜層をi層および半導体基板を第1導電型
層として構成されるpinホトダイオードの出力信号が、
pチャネルFETおよびnチャネルFETを含んで構成される
アナログ信号処理回路に与えられるように配線されてい
ることを特徴とする。
を処理するアナログ回路は同一基板に形成されるので、
ワイヤ等による容量やインダクタンスが低減される。ま
た、ドーピング不純物(キャリア)が十分に低濃度の薄
膜中にpinホトダイオードが形成されるので、その接合
容量を大幅に低減し得る。
る。
ら順にpin−PD(pinホトダイオード)、n−FET(nチ
ャネルMOSFET)およびp−FET(pチャネルMOSFET)が
配設される。まず、n++のSi基板(n++基板)10上には、
非常に低濃度の不純物を含むn--型のSiエピタキシャル
層あるいは貼合わせ、その他の方法からなる薄膜層11が
形成される。ここで、n++基板10の比抵抗は0.5Ωcm前後
であり、不純物濃度は1019〜1020/cm3オーダーとされ
る。また、薄膜層11は比抵抗100〜3000Ωcm、望ましく
は500〜3000Ωcmの高抵抗とされ、不純物濃度は5×10
13〜5×1012/cm3の非常に低濃度とされる。このよう
に、n++基板10とn--型の薄膜層11が組み合されることに
より、この上に形成されるCMOS回路のラッチアップが生
じにくくされる。また、寄生抵抗が大きくならないとい
う効果も生じる。
れ、p−FET領域にはnウェル層13が形成される。上記
のような薄膜層11、pウェル層12およびnウェル層13の
上面には、n+層およびp+層が選択的に形成される。ま
ず、pウェル層12にはn+ソース領域14Sおよびn+ドレイ
ン領域14Dが形成され、nウェル層13にはp+ソース領域1
5Sおよびp+ドレイン領域15Dが形成される。そして、こ
れらFET領域はp+チャネルストッパ16,17と、n+チャネル
ストパ18,19により他と電気的に分離されている。ま
た、pinホトダイオード領域にはp+アノード領域21Aとn+
カソード領域21Kが形成され、ウェル層12,13とpinホト
ダイオードとの間にはn+アイソレーション領域22が形成
されている。
21K、p+アノード領域21A、およびn+アイソレーション領
域22のそれぞれの間には、分離用のSiO2層31が形成さ
れ、更に上面全体にCVD法などによるSiO2膜32が形成さ
れている。また、n−FETおよびp−FETのチャネル領域
のSiO2層32中には、ポリシリコンからなるゲート41,42
が埋め込まれている。そして、SiO2膜32にはそれぞれn+
カソード領域21K、p+アノード領域21A、n+アイソレーシ
ョン領域22、n+ソース領域14S、ゲート41、n+ドレイン
領域14D、p+ソース領域15s、げーと42およびp+ドレイン
領域15Dに達する開口が形成され、ここにpinホトダイオ
ード用のカソード電極5Kおよびアノード電極5A、素子分
離用のアイソレーション電極6、n−FET用のソース電
極7S、ゲート電極7Gおよびドレイン電極7D、p−FET用
のソース電極8S、ゲート電極8Gおよびドレイン電極8Dが
形成されている。なお、上記電極は例えばアルミニウム
で形成される。
る。
アノード領域21Aの下の薄膜層11で光キャリア(電子/
正孔対)が生成され、カソード電極5Kおよびアノード電
極5Aに振り別けられて取り出される。ここで、薄膜層11
は非常に低濃度にされているので、pn接合容量が十分に
小さい。このため、高速処理が可能になるだけでなく、
負荷容量も小さいのでpinダイオードのチャージアップ
が容易になり、検出感度を高くすることができる。
ら図示しない配線を通ってn−FETのソース電極7Sに与
えられ、n−FETおよびp−FETからなるCMOSアナログ回
路で処理される。ここで、pinホトダイオードとCMOS回
路の間の電気的接続は、チップ間のワイヤ等ではなくSi
O2膜32の上の配線層で実現されるので、寄生のキャパシ
タンスやインダクタンスが少なく、従って高速処理が可
能になる。
の出力信号を処理するアナログ回路は同一基板に一体的
に形成されるので、ワイヤ等による容量が低減される。
また、キャリアが十分に低濃度の薄膜層中にpinホトダ
イオードが形成されるので、その接合容量を大幅に低減
し得る。このようなダブルウェル構造を採用することに
より、PSDとCMOSの一体化や、pinホトダイオードとSCF
回路の一体化による信号処理、AD変換回路によるディジ
タル化など、新しい利用分野を開拓することができる。
る。 5K…カソード電極、5A…アノード電極、6…アイソレー
ション電極、7S,8S…ソース電極、7G,8G…ゲート電極、
7D,8D…ドレイン電極、10…n++基板、11…薄膜層、12…
pウェル層、13…nウェル層、14S…n+ソース領域、14D
…n+ドレイン領域、15S…p+ソース領域、15D…p+ドレイ
ン領域、16,17…p+チャネルストッパ、18,19…n+チャネ
ルストッパ、21K…n+カソード領域、21A…p+アノード領
域、22…n+アイソレーション領域、31…SiO2層、32…Si
O2膜、41,42…ゲート。
Claims (2)
- 【請求項1】高濃度第1導電型の単一の半導体基板と、
この半導体基板上に形成された十分に低濃度の第1導電
型の薄膜層と、この薄膜層に形成された第2導電型の拡
散層と、前記薄膜層中に形成されたp型およびn型の少
なくとも2つのウェル層と、このウェル層のp型および
n型ウェル層中にそれぞれ形成されたnチャネルFETお
よびpチャネルFETとを備え、前記拡散層を第2導電型
層、前記薄膜層をi層および前記半導体基板を第1導電
型層として構成されるpinホトダイオードの出力信号
が、前記pチャネルFETおよび前記nチャネルFETを含ん
で構成されるアナログ信号処理回路に与えられるように
配線されていることを特徴とする半導体装置。 - 【請求項2】前記アナログ信号処理回路が、前記pチャ
ネルFETおよび前記nチャネルFETにより構成される相補
型MOS回路を有する請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1344278A JP2680455B2 (ja) | 1989-12-28 | 1989-12-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1344278A JP2680455B2 (ja) | 1989-12-28 | 1989-12-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03203266A JPH03203266A (ja) | 1991-09-04 |
JP2680455B2 true JP2680455B2 (ja) | 1997-11-19 |
Family
ID=18368000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1344278A Expired - Fee Related JP2680455B2 (ja) | 1989-12-28 | 1989-12-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2680455B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994028582A1 (en) * | 1993-06-01 | 1994-12-08 | The University Of North Carolina | Integrated circuit including complementary field effect transistors and photodetector, and method of fabricating same |
JP2002141419A (ja) * | 2000-11-06 | 2002-05-17 | Texas Instr Japan Ltd | 半導体装置 |
EP2216815B1 (en) * | 2009-02-05 | 2014-04-02 | ams AG | Integrated circuit comprising PIN diodes |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH061826B2 (ja) * | 1984-10-01 | 1994-01-05 | オリンパス光学工業株式会社 | 固体撮像装置 |
JPS63122267A (ja) * | 1986-11-12 | 1988-05-26 | Canon Inc | 光センサ |
-
1989
- 1989-12-28 JP JP1344278A patent/JP2680455B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03203266A (ja) | 1991-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6392282B1 (en) | BiCMOS-integrated photodetecting semiconductor device having an avalanche photodiode | |
US5027177A (en) | Floating base lateral bipolar phototransistor with field effect gate voltage control | |
US20100301442A1 (en) | Optical semiconductor device | |
US5786615A (en) | Junction field-effect transistor (JFET) semiconductor integrated circuit device including JFET | |
JP3369391B2 (ja) | 誘電体分離型半導体装置 | |
JPH077147A (ja) | 電荷結合素子型イメージセンサ | |
JP2680455B2 (ja) | 半導体装置 | |
US6489658B2 (en) | MOS-transistor for a photo cell | |
JPH0654796B2 (ja) | 複合半導体装置 | |
JP3208307B2 (ja) | 光半導体装置 | |
JPH09260715A (ja) | ホトダイオード内蔵半導体集積回路 | |
JP2000260786A (ja) | 半導体装置 | |
JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
JPH11186285A (ja) | 半導体装置 | |
JPH07273340A (ja) | Soi型トランジスタ | |
JP2757583B2 (ja) | 半導体集積回路 | |
JP3250248B2 (ja) | 半導体装置 | |
JPH0525232Y2 (ja) | ||
JP3439149B2 (ja) | 半導体装置 | |
JP2584500B2 (ja) | Bi−cmos半導体装置 | |
JP2678081B2 (ja) | 半導体集積回路装置 | |
JPS6058633A (ja) | 半導体集積回路装置 | |
JPH09260501A (ja) | ホトダイオード内蔵半導体集積回路 | |
JPS62104068A (ja) | 半導体集積回路装置 | |
JPS5845830B2 (ja) | 集積回路とその製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |