JPS6346781A - 抵抗付モノリシツク・フオトダイオ−ド・アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要約 直列接続フォトダイオード・アレイφチップの表面に絶
縁膜を介して透明高抵抗導電膜（ＬＭΩ以上）を形成し
、この透明高抵抗導電膜をフォトダイオード番アレイの
アノードとカソードとの間に接続した。このチップは光
入力によって電圧出力を得るのに適し、パワーＭＯＳ　
　ＦＥＴのドライブ用として利用価値が高い。

発明の背景 この発明は、抵抗付モノリシック勢フォトダイオード−
７レイに関し、たとえばトリガ光をこのフォトダイオー
ド・アレイで受光し、その受光信号によってパワーＭＯ
５ＦＥＴ等のＭ　ＯＳ形半導体のゲートを駆動するとい
う「バフーｈｌＯｓリレー」において好適に用いられる
抵抗付モノリシ７り・フォトダイオード・アレイに関す
る。

最近の半導体技術の進歩にはめざましいものがあり、特
に高集積化の分野ではサブミクコン加工が現実のものと
なってきている。この技術の主要な目的は、１００万個
以上もの微細な半導体素子を集積して大容量のメモリや
ＣＰＵ等を構成しようというものである。

一方、最近この集積技術を応用してパワーＭＯ５ＦＥＴ
の性能が大幅に向上してきた。駆動ゲート電圧の低下と
高ｆＭ電圧化、電流容量の増大および低いイオン抵抗が
実現されるようになり、従来の電子機械式リレー（Ｅｌ
ｅｃｔｒｏｍｅｃｈａｎｉｃａｌＲｅ１ａｙ）とほぼ同
等の性能が得られるようになってきた。

そこで、発光ダイオードからの出射光をトリガ光として
太陽電池に与え、この太陽電池の起電力でパワーＭＯ３
ＦＥＴを駆動するという構成のリレーが発表されている
。これをこの明細書では「パワーＭＯＳリレー」と呼ぶ
ことにする。太陽電池は、多数のフォトダイオードを直
夕ｑに接続してなるフォトダイオード・アレイによって
実現される。

しかしながら、発光ダイオードとフォトダイオード番ア
レイとパワーＭＯＳ　　ＦＥＴの３素子でパワーＭＯＳ
リレーを構成した場合、スイッチング時間が遅くなると
いう問題が生じる。これはパワーＭＯ３ＦＥＴのゲート
／ソース間の電荷を短時間に放電できないからである。

これを解決するためには、ゲートとソースとの間に抵抗
を挿入すればよい、この挿入抵抗はパワーＭＯ３ＦＥＴ
側にあっても、フォトダイオード争アレイ側にあっても
よい、したがって、高速応答のパワーＭＯＳリレーを設
計しようとすると第４番目の部品として抵抗が必要にな
る。

発明の概要 この発明の目的は、パワーＭＯＳリレーのｉ速応答のた
めに必要な抵抗をフォトダイオード・アレイと一チップ
上に作成し、３個の素子でパワーＭＯＳリレーを構成で
きるようにすることにある。

この発明は、基板に形成されかつ直列に接続された複数
のフォトダイオードから構成されるフォトダイオード・
アレイ上の少なくとも一部上に透明絶縁膜を介して高抵
抗の透明導電膜抵抗をモノリシックに形成したことを特
徴とする。この透明導電膜抵抗はフォトダイオード・ア
レイのアノードとカソードとの間に接続される。

導電膜抵抗は透明であり、かつ透明絶縁膜を介してフォ
トダイオード・アレイ上に作製されているから、外部光
はこれらの抵抗および絶縁膜を通してフォトダイオード
に受光され、フォトダイオード・アレイは光起電力を発
生するという所期の機能を達成する。この発明による抵
抗付フォトダイオードやアレイが上述のパワーＭＯＳリ
レーの構成要素として使用された場合には、高抵抗の導
電膜はＭＯＳ　　ＦＥＴのゲートに蓄積される電荷を放
電させるための抵抗として用いられる。このことによっ
てパワーＭＯＳリレーの応答速度を高めることができる
。またパワーＭＯＳリレーを発光ダイオード、パワーＭ
Ｏ３ＦＥＴおよびこの発明による抵抗材フォトダイオー
ドΦアレイの３素子で構成することが可能となり、構成
が簡素となる。

実施例の説明 第１図は、抵抗一体形モノリシック・フォトダイオード
魯アレイの回路図である。

多数のフォトダイオード２１が直列に接続されることに
よってフォトダイオード・アレイ２２が構成されている
。このような直列接続のフォトダイオード参アレイはシ
リコン単結晶ウェハを用いて従来の集積回路技術で容易
に製作できる。フォトダイオード参アレイの７ノード端
子３１とカソード端子３２との間に抵抗９が接続されて
いる。この抵抗９は、このフォトダイオード・アレイが
上述のパワーＭＯＳリレーに使用された場合には、パワ
ーＭＯ５ＦＥＴのゲート部に蓄積される電荷をすばやく
放電させるためのもので、その抵抗値としては１〜ＩＯ
ＭΩが適当である。

第２図および第３図は、第１図に示す抵抗付フォトダイ
オード・アレイ拳チップの構造を示すものである。ｎ形
層が上部に形成されたｐ形シリコン会エピタキシャル会
ウェハ（基板）　１を用い、上部のｎ形層にｐ形の分離
拡散をすることによってｎ形層部４を形成する。この後
、ｎ形脅部４にｐ形の拡散層２を形成する。さらにこの
上に５ｉ０２絶縁膜３を形成する。ｎ形層４とＰ形層２
とがフォトダイオード（フォトダイオード・セル）２１
を構成する。

次に、ｎ形層４およびｐ形層２の上の５ｉ０２膜３の一
部をエツチングで除去してコンタクト・ホール５と６を
形成する。その後アルミニウム配線７を行なってフォト
ダイオード−アレイ２２を完成する。

さらに、このフォトダイオード・アレイ上に、窒化シリ
コン膜または二酸化シリコン膜等の絶縁層８を形成し、
その上に、酸化錫もしくは酸化インジュウム等の金属酸
化物またはポリシリコンよりなる透明導電膜抵抗９を蛇
行状に形成する。

敢後に、絶縁層８へのコンタクト・ホールの形成、アル
ミニウムによるフォトダイオード・アレイのアノード電
極１０およびカソード電極１１の形成を行なう、これら
の電極ｉｏ、ｉｔに透明導電膜抵抗９の両端が接続され
るようにし、さらにワイヤーポンディング部１２．１３
を設けておく。

フォトダイオード拳アレイと同じ集積回路技術によって
拡散抵抗を設けるやり方があるが、最大でも３０にΩ程
度、ピンチ抵抗を用いたとしても２００にΩ程度までの
抵抗しか形成することができず、上記のような所望の高
抵抗値を得ることはできない、また、全屈被膜抵抗の技
術を応用すれば所望の高抵抗値の抵抗を形成することが
できるが、この抵抗は不透明膜となるからフォトダイオ
ード舎アレイの受光面上には形成できず、モノリシック
に構成しようとするとチー７ブ面積が増大するという欠
点がある。

この発明によると、チップ・サイズを大きくすることな
く所望の高抵抗値をもつ抵抗をフォトダイオード・アレ
イの受光面上に形成することができ、この抵抗は透明膜
であるからフォトダイオード会アレイの機能に何らの障
害も与えない、フォトダイオードｅアレイと抵抗膜９と
の間に介在させた絶縁膜８は減圧ＣＶＤ法やスパッタリ
ングを用いて、アルミニウム配線を酸化させることなく
容易に形成できる。また、酸化錫；酸化インジュウム、
ポリシリコンから構成される抵抗９もＣＶＤ法や真空蒸
着法、スパッタリング法で容易に形成できる。さらにこ
れらの金属酸化物やポリシリコンは可視光〜近赤外光に
対して透明であり、他方、抵抗値を制御するための不純
物の導入も可衡である。このようにして、抵抗性モノリ
シック◆フォトダイオード・アレイが実現される。

【図面の簡単な説明】

第１図は抵抗付フォトダイオード・アレイの等価回路図
、第２図および第３図は抵抗材モノリシックφフォトダ
イオード・アレイの構造を示すもので、第２図は第３図
の■−■線にそう断面図、第３図は平面図である。 １・・・基板、 ２．４・・・フォトダイオードを構成するｐ形層および
ｎ形層、 ７・・・アルミニウム配線、８・・・絶縁層、９・・・
透明高抵抗導電膜、 １０．１１・・・フォトダイオード・アレイと透明高抵
抗導電膜との接続部、 ２１・・・フォトダイオード、 ２２・・・フォトダイオードｅアレイ。

Claims (1)

【特許請求の範囲】
1. 基板に形成されかつ直列接続された複数のフォトダイオ
   ードから構成されるフォトダイオード・アレイの少なく
   とも一部上に絶縁膜を介して透明導電膜抵抗をモノリシ
   ックに形成したことを特徴とする抵抗付モノリシック・
   フォトダイオード・アレイ。