JP3357791B2 - 光半導体集積回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光半導体集積回路
に関するもので、例えば異なる周波数、６５０ｎｍと７
８０ｎｍの光ビームを１つの領域で検出する光半導体集
積回路に関するものである

【０００２】

【従来の技術】例えば特開平０７−０７３５０５号に
は、４つの光素子が平面的に２行２列でマトリックス状
に配置されている光ＩＣＰＤ１、ＰＤ２、ＰＤ３および
ＰＤ４が開示されている。つまり図２は、光検出ＩＣで
半導体基板にホトダイオードが作り込まれている。この
フォトダイオードは、所定の電圧が逆バイアスで印加さ
れ、光の照射を受けたとき、光の量に応じて光電流が流
れるものである。つまりこの光電流の大きさや受けた量
を知ることができる。

【０００３】つまり光ビームスポット１が、この２行２
列のほぼ中央に位置し、４つの光フォトダイオードの出
力が同じであれば、中央に位置していることが確認でき
る。当然ずれれば、この４つの出力のバランスが崩れ、
位置がずれていることを確認できる。一方、光ＩＣは、
ホトダイオード以外にＴｒ等が組み込まれ、目的を達成
するために所定の回路を実現している。図２では、４つ
のフォトダイオードダイオードが形成された領域以外２
に形成される。

【０００４】一方、特開平０２−１４２１８１号のよう
な１段エピタキシャル層の光ＩＣ（図７）が公知であ
る。つまり１層のエピタキシャル層２内にフォトダイオ
ード３とＴｒ４が組み込まれていた。ここでフォトダイ
オード３の応答速度を上げるためには、光の波長に応じ
てエピタキシャル層の厚みを変える必要があった。とこ
ろが、厚くするためにフォトダイオード３のエピタキシ
ャル層２に空乏化しない部分が生じ、この空乏化しない
所に発生した光キャリアーは、走行時間が長くなり、応
答速度が遅くなる問題があった。またＴｒ側は、コレク
タ抵抗の増大につながり、やはり応答速度が遅くなる問
題があった。

【０００５】それを解決するために、図８のような構造
のものが開発された。つまりフォトダイオード３のエピ
タキシャル層は、高比抵抗で厚くすることで、接合容量
を低減し、且つＴｒ４の部分は、低比抵抗で薄くする必
要がある。つまり高比抵抗の２段のエピタキシャル層
５、６にすることで、光の波長に応じた充分な膜厚にで
きると同時に空乏化しない部分を少なくすることができ
る。また一層目のエピタキシャル層５と２層目のエピタ
キシャル層６の間に埋込み層７を設けることでコレクタ
抵抗を低減できる。

【０００６】

【発明が解決しようとする課題】一方、最近の動向で
は、マルチメディアの進歩により、１台のコンピュータ
により、ＣＤ−ＲＯＭで音声も映像も取り出せ、またこ
のディスクに音声や映像を書き込むことも可能な時代に
なってきており、光素子の検出する波長も複数種類を扱
う傾向となってきている。

【０００７】従って、演算回路となるＴｒも組み込まれ
た図８のようなフォトダイオードを光の波長に応じて別
々のＩＣに実装し、この複数のＩＣを１つの装置に実装
し、異なる波長の光が別々のＩＣに到達するように駆動
系も別々に形成すれば前記要求を満足させることができ
る。しかしこれでは光ＩＣ、駆動系共に多数必要であ
り、コスト的に問題がある。

【０００８】

【課題を解決するための手段】本発明は斯上した課題に
鑑みてなされ、第１に、光素子の配置領域の中点を介
し、実質等しい中心角をもって少なくとも３個の分割領
域に分け、更にこの分割領域を実質等しい中心角を持っ
て２分割し、この２分割した領域に異なる波長を検出す
る２つの光素子を形成することで解決するものである。
このような構成とすれば、図１のように異なる構造のフ
ォトダイオードを夫々上下左右に配置することができ
る。記号の末尾ＬとＨは、検出波長を示し、長い方を
Ｌ、短い方をＨで示している。つまり長い波長のビーム
スポットが当たれば、ＰＤ１Ｌ、ＰＤ２Ｌ、ＰＤ３Ｌお
よびＰＤ４Ｌを動作させ、短い波長のビームスポットが
当たった時には、ＰＤ１Ｈ、ＰＤ２Ｈ、ＰＤ３Ｈおよび
ＰＤ４Ｈを動作させる。従ってビームスポットの光源か
ら異なる波長のビームを発光し、このビームを本光半導
体集積回路で検出すれば、駆動系もＩＣも簡略化でき、
これらを組み込んだ装置のコスト低減を達成できる。

【０００９】一方、分割領域を３つに分けても検出可能
であるが、前記分割領域を、２行２列に配置すれば、４
個の分割領域が夫々更に２つに分けられるので、長い波
長を検出するフォトダイオードが上下左右に４個、短い
波長の光を検出するフォトダイオードが上下左右にに４
個配置されるため、ビームのズレを容易に検出できる。
つまり夫々が上下の素子で比較し、左右の素子で比較で
き、演算回路が容易となる。

【００１０】第３に、配置領域を、実質方形形状または
円形状とし、第１の分離領域および第２の分離領域で囲
まれた第１〜第４の分割領域夫々に２種類の光素子を配
置することで解決するもので、前述の如く、演算回路も
容易となり無駄のない配置領域を形成できる。第４に、
（図３を参照）長い波長を検出する光素子は、半導体基
板、半導体層およびカソード領域でＰＩＮ型の光素子を
構成し、短い波長を検出する光素子は、前記半導体基板
と第１の半導体層の間または前記第１の半導体層と前記
第２の半導体層の間に形成された一導電型のアノード埋
込み層と、前記第２の半導体層に形成された逆導電型の
カソード領域と有するＰＩＮ型に構成して解決するもの
である。つまり長い波長の検出のためには、第１および
第２の半導体層の膜厚を最適にし、短い波長の検出のた
めに、どちらか一方の半導体層下層にアノード領域とな
る埋込み層を設ければ、活性領域の厚みを調整できる。
しかもアノード埋込み層と半導体基板がアノードと成る
ため、分離領域を使ってアノードを取り出せ、アノード
電極が兼用でき、ＩＣの簡略化が可能となる。

【００１１】第５に、（図３のＰＤｎＬ、図４のＰＤｎ
Ｈ′参照）短い波長を検出する光素子は、第１の半導体
層と第２の半導体層との間に形成された逆導電型のカソ
ード埋込み層と、第２の半導体層表面に形成された一導
電型のアノード領域とを有して解決するもので、前述と
同様に第２の半導体層下層に設けているので、活性領域
の膜厚を調整でき、短い波長の光検出に適する構造にす
ることができる。

【００１２】第６に、（図５のＰＤｎＬと図３のＰＤｎ
Ｈ参照）アノード領域、半導体層およびカソード埋込み
層で長い波長用のＰＩＮ型の光素子を構成し、短い波長
を検出する光素子は、半導体基板と第１の半導体層の間
または第１の半導体層と第２の半導体層の間に形成され
たアノード埋込み層と、前記第２の半導体層に形成され
たカソード領域と有するように構成して解決するもので
あり、２層の半導体層およびカソード埋込み層の膜厚の
調整で、図１の配置にしても、異なる両方の光を検出す
ることができる。

【００１３】第７に、（図５ＰＤｎＨ参照）短い波長を
検出する光素子は、第１の半導体層と前記第２の半導体
層との間に形成された逆導電型のカソード埋込み層と、
前記第２の半導体層表面に形成されたアノード領域とで
構成して解決するもので、特に第２の半導体層の膜厚お
よびカソード埋込み層の厚みにより、図１の配置にして
も、異なる両方の光を検出することができる。

【００１４】

【発明の実施の形態】以下に本発明の第１の実施の形態
を図面を参照しながら詳細に説明する。図１のホトダイ
オードＰＤ１、ＰＤ２、ＰＤ３およびＰＤ４の近傍には
これらの出力を演算する手段が組み込まれている。また
従来例の図８でも説明したように、演算回路の１要素、
つまりＴｒがフォトダイオードと一緒にＩＣに組み込ま
れているが、ここでは省略している。

【００１５】まず光検出素子の平面的配置について説明
する。ＩＣの一部には、光検出用の光素子がまとめて１
領域に設けられ、図面では実線１０で示される外側の正
方形が相当し、これを配置領域１０とした。この配置領
域１０は、円形でも良い。この配置領域１０は、４つの
分割領域１１，１２，１３，１４に分割される。この分
割領域を４つとしたのは、ビームスポットＳの上下左右
の微妙な移動を容易に演算検出するためであり、演算系
の複雑さを考えなければ図６のように３つの分割領域に
しても良いし、５個以上に配置しても良い。

【００１６】この配置領域１１，１２，１３，１４は、
更に２つに分割され、夫々の領域には短い光を検出する
光素子、長い光を検出する光素子が配置される。つまり
第１の配置領域１１は、２つに分割され、例えば長い光
（７８０ｎｍ）を検出するＰＤ１Ｌ、短い光（６５０ｎ
ｍ）を検出するＰＤ１Ｈが形成されている。ここでＬ
は、長い波長の光用で、Ｈは短い波長の光用であること
を示す。同様に、第２の配置領域１２には、ＰＤ２Ｌ、
ＰＤ２Ｈが配置され、第３の配置領域１３にはＰＤ３
Ｌ、ＰＤ３Ｈが、更に第４の配置領域１４には、ＰＤ４
Ｌ、ＰＤ４Ｈが配置されている。

【００１７】つまり中点Ｏを中心にして、中心角４５度
づつ直角二等辺三角形が８つ形成されている。従って長
い波長用の光検出用として光素子が上下左右に、短い波
長の光検出用として光素子が上下左右に配置されてい
る。本発明の特徴は、３つ以上の分割領域（好ましくは
４つ）に夫々前述した二種類の光素子を配置することに
ある。つまり波長の長いビームスポットＳが当たれば、
長い波長用のフォトダイオードＰＤｎＬ（ｎ≧３）が光
を検出し、演算により微妙な上下左右の移動を検出す
る。また波長の短いビームスポットＳが当たれば、短い
波長用のフォトダイオードＰＤｎＨ（ｎ≧３）が光を検
出し、演算により微妙な上下移動を検出する。当然ビー
ムスポットＳの中心が配置領域の中点Ｏと一致すれば、
ビームスポットは中央に来ており、ビームスポットと連
動している手段の位置検出が可能となる。ここで図１
は、ｎ＝４となる。

【００１８】図１では、短い波長の光検出に於いては、
ＰＤ１ＬとＰＤ３Ｌの出力を比較し、左右のズレを検出
し、ＰＤ２ＬとＰＤ４Ｌの出力を比較し上下のズレを検
出している。ところで光素子を図１のように形成する場
合、分離が必要となる。つまり符号１０の示している外
側実線とフォトダイオードの境界にある実線は、分離領
域であり、ここでは半導体層表面から基板に到達するＰ
＋型の分離領域で形成されるが、溝（トレンチ）加工を
したもの、ＬＯＣＯＳを形成したＬＯＣＯＳ分離であっ
ても可能である。

【００１９】一方、図６のように分割領域６１，６２，
６３に分割し、それぞれを実質半分に分割し、短い波長
用、長い波長用の光素子を配置しても良い。この場合、
図１のような２行２列のものと異なり、比較演算が複雑
になる。もしも配置領域（図６では配置領域が円である
ため、これを図１のように矩形にするか、図１の配置領
域を図６のように円形にする必要があるが）の面積が同
一で有れば、８個に分けたものよりも６個に分けた方が
ここの光素子の面積を広く取れ、出力を大きくすること
ができる。

【００２０】また図１も図６も分割領域を均等に２分割
して光素子を配置しているが、長い波長の方が光電流に
大きく寄与するため、長い波長検出用の光素子の面積を
若干少なくして配置することもできる。更には、図１や
図６では、光素子を交互配置しているが、交互配置でな
くとも良い。つまり図９や図１０のような配置で良く、
基本的には、各分割領域を２つに分けた最小の三角形、
図１では１１，１２，１３，１４を夫々２つに分けた直
角２等辺三角形のどちらか一方に設けて有れば良く、交
互でもランダムに設けてあっても良い。必要条件は、光
素子が上下左右に各１個形成されることである。

【００２１】続いて、短い波長用の光素子と長い波長用
の光素子の構造を説明する。図３から参照すれば、２０
はＰ型の単結晶シリコン半導体基板、２１は基板２０上
に気相成長法により形成したＩ型（実質真性である）の
第１の半導体層、２３は第１の半導体層２１上に気相成
長法により形成したＩ型（実質真性である）の第２の半
導体層である。ここで実質真性としたのは、本来真性で
半導体層を積層しても、基板のＰ型不純物が拡散されて
非常に低濃度のＰ型になったり、チャンバーの汚染具合
によりＰ型或いはＮ型にもなる。しかし極めて低濃度で
あればフォトダイオードの空乏層は広がるので実質問題
ではない。

【００２２】基板２０は一般的なバイポーラＩＣのもの
（２〜４Ω・ｃｍ）より不純物濃度が低い４０〜６０Ω
・ｃｍの比抵抗のものを用いる。第１の半導体層２１は
ノンドープで積層することにより、積層時で１０００〜
１５００Ω・ｃｍ、拡散領域を形成するための熱処理を
与えた後の完成時で２００〜１５００Ω・ｃｍの比抵抗
を有する。第２の半導体層２３も同様に完成時で２００
〜１５００Ω・ｃｍの比抵抗を有する。通常のバイポー
ラＩＣで用いる半導体層の比抵抗は０．５〜２．０Ω・
ｃｍである。

【００２３】第１と第２の半導体層２１，２３は、両者
を完全に貫通するＰ+型分離領域２４によってホトダイ
オードＰＤｎＬ形成部分とＰＤｎＨ形成部分に分離され
る。もちろん配置領域の外にはＮＰＮＴｒ形成部分が電
気的に分離される。この分離領域２４は、基板２０表面
から上下方向に拡散した第１の分離領域２５と、第１と
第２の半導体層２１，２３の境界から上下方向に拡散し
た第２の分離領域２６と、第２の半導体層２３表面から
形成した第３の分離領域２７から成り、３者が連結する
ことで第１と第２の半導体層２２，２３を島状の領域に
分離する。

【００２４】また右側のＰＤｎＨに於いて、半導体基板
２０と第１の半導体層２１との間（ここでは第１の半導
体層２１と第２の半導体層２３との間であっても良
い。）には、Ｐ＋型のアノード埋込み層２８が形成さ
れ、これと一体となるように分離領域が、第２の半導体
層２３表面からアノード埋込み層２８に到達している。
また、別途、分離領域の内側にするＰ＋型のアノード取
り出し領域が設けられてもよい。更にはアノード埋込み
層の上層で第２の半導体層２３の表面には、Ｎ＋型の第
１のカソード領域３０が設けられている。またＰＤｎＬ
に於いて、アイランド表面２３には、Ｎ＋型のカソード
領域３１が設けられている。

【００２５】ＰＤｎＬ側では、基板２０、第１、第２の
半導体層２１，２３およびカソード領域３１で、ＰＩＮ
型のフォトダイオードが形成され、ＰＤｎＨ側では、埋
込み層２８、第１、第２の半導体層２１，２３およびカ
ソード領域３０でＰＩＮ型のフォトダイオードが構成さ
れる。従って、ＰＤｎ側の長い波長用のものは、半導体
層２１，２３の膜厚設定で光の届く範囲および光キャリ
アの発生する領域の調整ができ良好な出力が得られ、且
つＰＤｎＨ側の短い波長用のものは、基板２１と第１の
半導体層２１の間、または半導体層２１と半導体層２３
の間のどちらかを選択すること、埋込み層の上下方向の
拡散長さを調整することで、短い波長用のものが実現で
きる。

【００２６】更に、ＰＤｎＬのアノードである基板２０
と埋込み層２８は接触しているし、また分離領域とも接
触しているので、両フォトダイオードのアノードは、兼
用することができる。従って別々にアノードを設けるの
と異なりＩＣチップの面積を縮小させることができる。
つまりアノード電極３２は、共用で、カソード電極３
３，３４は、ビームが代わったことを示すデータを基に
スイッチＳＷが左右の端子を選択するようにすれば、左
右のフォトダイオードを選択することができる。

【００２７】また図３のＰＤｎＨは、図４の右側の素子
ＰＤｎＨ′に置き換えることが可能である。このＰＤｎ
Ｈ′は、Ｎ＋型の埋込み層４０が第１の半導体層２１と
第２の半導体層２３の間に設けられ、アノード領域４１
が第２の半導体層表面に形成されている。またカソード
の取り出しのためにＮ＋型のカソード取り出し領域４２
が半導体層２３表面から埋込み層４０まで到達してい
る。ここでカソード埋込み層は、その上下方向の拡散長
さによっては、半導体基板２１と第１の半導体層２１の
間に設けても良い。

【００２８】図３および図４は、ＰＤｎＬ側の基板２０
をアノードとして使用しているが、逆に半導体層表面に
アノード領域を形成しても良い。これを示したものが図
５である。ＰＤｎＬ側は、半導体基板２０と第１の半導
体層２１との間にカソード埋込み層５０が形成され、第
１の半導体層２３の表面にアノード領域５１が形成され
ている。またカソードを取り出すために、カソード取り
出し領域５２が半導体層２３表面からカソード埋込み層
５０にまで到達されている。ここで取り出し領域５２
は、表面から一度に拡散しても良いし、分離領域のよう
に、第１、第２の半導体層の間および表面の２ヶ所から
拡散して連結させても良い。右側のＰＤｎＨは、図４の
ものと同じであるので、説明は省略する。

【００２９】どちらにしても、フォトダイオードとして
活用する半導体層の膜厚、埋込み層の位置および埋込み
層の上下の拡散深さの調整で、短い波長のものと長い波
長のものを隣り合わせで形成できる。従って、図１のよ
うな交互配置のフォトダイオードを実現でき、異なった
波長のビームそれぞれを位置ズレ検出することができ
る。

【００３０】また図４、図５のＰＤｎＬ側は、アノード
となる半導体基板は、ＧＮＤに落とされているのが一般
的で、半導体基板２０とカソード埋込層４０との間は逆
バイアスされるため、空乏層が生じてカソードとＧＮＤ
との間に容量が発生するが、第１の半導体層２１を真性
で採用しているため、空乏層の広がりが大きく、この容
量値は小さくなる。従って、この光素子の動作、特に応
答速度を向上させることができる。

【００３１】

【発明の効果】以上に説明した通り、本発明によれば、
長い波長の光検出用と短い波長の光検出用の光素子が１
つの配置領域に形成されるため、２種類のビームスポッ
トが当たっても、１つの配置領域にて検出が可能とな
る。また両波長用のＩＣを１つにまとめることが可能と
なり、コストの低減が可能となる。更には２種類のビー
ムが１つのレーザーから出力され、且つ１つの配置領域
で検出が可能となるので、駆動系、光学系とも簡単にな
る。

【００３２】また同じ中心角で３つの分割領域にしたも
のが、上下左右の位置検出可能な最小単位であり、上下
左右の位置検出出力を大きく取る事ができる。また４つ
の分割領域にすれば、上下で比較、左右の光素子で比較
することができるため、位置検出の演算回路は容易とな
る。また図３から図５のように、長い波長用の光素子Ｐ
ＤｎＬ側は、半導体基板をアノード、第２の半導体層表
面のＮ型領域をカソードとして、また半導体基板と第１
の半導体層の間のＮ型埋込み層をカソード、第２の半導
体層表面のＰ型領域をアノードとして用い、光電流とし
て寄与できる領域（第１，第２の半導体層）をフルに活
用でき、また半導体層の膜厚の調整により波長に適した
膜厚とすることができる。

【００３３】また短い波長用の光素子ＰＤｎＨは側は、
基板と第１の半導体層の間、第１の半導体層と第２の半
導体層の間にアノードまたはカソード用の埋込み層を設
け、この位置および上下方向の拡散深さにより、光電流
の寄与する膜厚に調整することができる。従って、この
ような構造とすれば、図１のような２種類の光を１つの
配置領域で検出することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態を説明した光半導体集積回
路の平面図である。

【図２】従来例の光半導体集積回路を示す平面図であ
る。

【図３】図１に用いられるフォトダイオードの断面図で
ある。

【図４】図１に用いられるフォトダイオードの断面図で
ある。

【図５】図１に用いられるフォトダイオードの断面図で
ある。

【図６】本発明の他の実施の形態を説明した光半導体集
積回路の平面図である。

【図７】従来の光半導体集積回路の断面図である。

【図８】従来の光半導体集積回路の断面図である。

【図９】図１のフォトダイオードの配置を説明する平面
図である。

【図１０】図１のフォトダイオードの配置を説明する平
面図である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−275861（ＪＰ，Ａ) 特開 平７−183563（ＪＰ，Ａ) 特開 平２−260657（ＪＰ，Ａ) 特開 昭56−60054（ＪＰ，Ａ) 特開 平７−57271（ＪＰ，Ａ) 特開 平９−180246（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/14 G11B 7/13 H01L 31/10

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上に半導体層が積層され、光
   検出用の光素子が組み込まれる光半導体集積回路におい
   て、 波長の異なる光を検出する２種類の前記光素子の配置領
   域は、所定の面積を有した一領域にまとめて設けられ、
   この一領域の中点を介して実質等しい中心角をもって少
   なくとも３個の分割領域に分けられ、更に前記分割領域
   を実質等しい中心角を持って２分割し、この２分割した
   領域に異なる波長を検出する２つの光素子を形成するこ
   とを特徴とした光半導体集積回路。
2. 【請求項２】 前記分割された領域は、前記中点をセン
   ターにして２行２列状に配置される請求項１記載の光半
   導体集積回路。
3. 【請求項３】 半導体基板上の半導体層に２種類の光素
   子が隣接して形成された配置領域と、 この配置領域は、実質方形状または円形状をなし、この
   配置領域を囲んで形成され、半導体層表面から前記半導
   体基板にまで到達する一導電型の第１の分離領域と、 前記配置領域の実質中点を始点にして前記第１の分離領
   域に到達し、且つ前記半導体層表面から前記半導体基板
   にまで到達し、前記中点で交わるところの中心角が実質
   等しく設けられた４本の第２の分離領域と、 前記第１の分離領域および第２の分離領域で囲まれた第
   １〜第４の分割領域と、 前記第１〜第４の分割領域を更に２分割したアイランド
   に設けられた前記２種類の光素子とを有し、 前記中点をセンターとしてビームスポットが当てられ、
   短い波長が当てられた場合は、前記光素子の一方からそ
   の出力が取り出され、長い波長が当てられた場合は、前
   記光素子の他方からその出力が取り出されることを特徴
   とした光半導体集積回路。
4. 【請求項４】 前記２種類の光素子は、一導電型の半導
   体基板と、前記半導体基板上に積層され、実質真性の第
   １の半導体層と、この第１の半導体層上に積層され、実
   質真性の第２の半導体層と、前記分離領域に囲まれたア
   イランドに相当する前記第２の半導体層に形成された逆
   導電型のカソード領域とを有し、前記半導体基板、前記
   半導体層および前記カソード領域でＰＩＮ型を構成した
   長い波長を検出する光素子と、前記半導体基板と第１の
   半導体層の間または前記第１の半導体層と前記第２の半
   導体層の間に形成された一導電型のアノード埋込み層
   と、前記第２の半導体層に形成された逆導電型のカソー
   ド領域でＰＩＮ型を構成した短い波長を検出する光素子
   とからなる請求項第３記載の光半導体集積回路。
5. 【請求項５】 前記２種類の光素子は、一導電型の半導
   体基板と、前記半導体基板上に積層され、実質真性の第
   １の半導体層と、この第１の半導体層上に積層され、実
   質真性の第２の半導体層と、前記分離領域に囲まれたア
   イランドに相当する前記第２の半導体層に形成された逆
   導電型のカソード領域とを有し、前記半導体基板、前記
   半導体層および前記カソード領域でＰＩＮ型を構成した
   長い波長を検出する光素子と、前記第１の半導体層と前
   記第２の半導体層との間に形成された逆導電型のカソー
   ド埋込み層と、前記第２の半導体層表面に形成された一
   導電型のアノード領域と、前記第２の半導体層表面から
   前記カソード埋込み層に到達したカソード取り出し領域
   でＰＩＮ型を構成した短い波長を検出する光素子とから
   る請求項３記載の光半導体集積回路。
6. 【請求項６】 前記２種類の光素子は、一導電型の半導
   体基板と、前記半導体基板上に積層され、実質真性の第
   １の半導体層と、この第１の半導体層上に積層され、実
   質真性の第２の半導体層と、前記分離領域に囲まれたア
   イランドに相当する前記第２の半導体層に形成された一
   導電型のアノード領域と、前記半導体基板と前記第１の
   半導体層との間に形成された逆導電型のカソード埋込み
   層と、前記第２の半導体層表面から前記カソード埋込み
   層に到達する逆導電型のカソード取り出し領域とを有
   し、前記アノード領域、前記半導体層および前記カソー
   ド埋込み層でＰＩＮ型を構成した長い波長を検出する光
   素子と、前記半導体基板と第１の半導体層の間または前
   記第１の半導体層と前記第２の半導体層の間に形成され
   た一導電型のアノード埋込み層と、前記第２の半導体層
   に形成された逆導電型のカソード領域でＰＩＮ型を構成
   した短い波長を検出する光素子とからなる請求項３記載
   の光半導体集積回路。
7. 【請求項７】 前記２種類の光素子は、一導電型の半導
   体基板と、前記半導 体基板上に積層され、実質真性の第
   １の半導体層と、この第１の半導体層上に積層され、実
   質真性の第２の半導体層と、前記分離領域に囲まれたア
   イランドに相当する前記第２の半導体層に形成された一
   導電型のアノード領域と、前記半導体基板と前記第１の
   半導体層との間に形成された逆導電型のカソード埋込み
   層と、前記第２の半導体層表面から前記カソード埋込み
   層に到達する逆導電型のカソード取り出し領域とを有
   し、前記アノード領域、前記半導体層および前記カソー
   ド埋込み層でＰＩＮ型を構成した長い波長を検出する光
   素子と、前記第１の半導体層と前記第２の半導体層との
   間に形成された逆導電型のカソード埋込み層と、前記第
   ２の半導体層表面に形成された一導電型のアノード領域
   と、前記第２の半導体層表面から前記カソード埋込み層
   に到達したカソード取り出し領域でＰＩＮ型を構成した
   短い波長を検出する光素子とからなる請求項３記載の光
   半導体集積回路。