JP2562631B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2562631B2 JP2562631B2 JP62303701A JP30370187A JP2562631B2 JP 2562631 B2 JP2562631 B2 JP 2562631B2 JP 62303701 A JP62303701 A JP 62303701A JP 30370187 A JP30370187 A JP 30370187A JP 2562631 B2 JP2562631 B2 JP 2562631B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- sit
- photodiode
- photodiode array
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Junction Field-Effect Transistors (AREA)
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は、静電誘導トランジスタ（以下、SITと称
す）の組込まれた半導体装置に関し、上記SITを動作さ
せるための電源としてフォトダイオードアレイを用い、
このフォトダイオードアレイを上記SITと共に同一半導
体基板上に形成することにより、SITを実際の回路で用
いる際に電源を外部接続するという面倒をなくしたもの
である。
す）の組込まれた半導体装置に関し、上記SITを動作さ
せるための電源としてフォトダイオードアレイを用い、
このフォトダイオードアレイを上記SITと共に同一半導
体基板上に形成することにより、SITを実際の回路で用
いる際に電源を外部接続するという面倒をなくしたもの
である。
本発明は、半導体の集積化技術に係り、特にはSITの
組込まれた半導体装置に関する。
組込まれた半導体装置に関する。
SITを用いた従来の回路の一例として、一般的なSITの
ソースフォロワ回路を第６図に示す。従来は、ディスク
リートのSIT（一点鎖線内）に対して電源（例えば電池
等）Ｅが外部接続されている。このような回路では、SI
Tのゲート（Ｇ）に光信号もしくは電気信号を入力する
ことによって、SITをオンさせ、負荷Ｌを駆動する。
ソースフォロワ回路を第６図に示す。従来は、ディスク
リートのSIT（一点鎖線内）に対して電源（例えば電池
等）Ｅが外部接続されている。このような回路では、SI
Tのゲート（Ｇ）に光信号もしくは電気信号を入力する
ことによって、SITをオンさせ、負荷Ｌを駆動する。
従来では、上述したように、SITを動作させるための
電源を外部に接続するようにしたものしかない。電源の
外部接続は、その接続作業が面倒であるばかりか、回路
を構成する部品点数も多くなるという問題点がある。
電源を外部に接続するようにしたものしかない。電源の
外部接続は、その接続作業が面倒であるばかりか、回路
を構成する部品点数も多くなるという問題点がある。
本発明は、上記問題点に鑑み、SITに対して電源の外
部接続を必要としない半導体装置を提供することを目的
とする。
部接続を必要としない半導体装置を提供することを目的
とする。
本発明の半導体装置は、SITを動作させるための電源
として少なくともフォトダイオードアレイからなる電源
部を用い、この電源部をSITと共に同一半導体基板上に
形成したことを特徴とするものである。
として少なくともフォトダイオードアレイからなる電源
部を用い、この電源部をSITと共に同一半導体基板上に
形成したことを特徴とするものである。
フォトダイオードアレイは、光を当てるだけで起電力
を発生する太陽電池として作用する。そのため、このよ
うなフォトダイオードアレイをSITと共に組込んでなる
本発明の半導体装置では、SITを実際の回路で用いる
際、新たに電源を用意する必要は全くなくなり、単に光
をフォトダイオードアレイに当てるだけでよくなる。こ
れにより、電源の外部接続という面倒な作業が不要にな
り、しかもその分だけ部品点数も少なくなる。
を発生する太陽電池として作用する。そのため、このよ
うなフォトダイオードアレイをSITと共に組込んでなる
本発明の半導体装置では、SITを実際の回路で用いる
際、新たに電源を用意する必要は全くなくなり、単に光
をフォトダイオードアレイに当てるだけでよくなる。こ
れにより、電源の外部接続という面倒な作業が不要にな
り、しかもその分だけ部品点数も少なくなる。
以下、本発明の実施例について、図面を参照しながら
説明する。
説明する。
第１図は、本発明の一実施例を示す断面構成図であ
る。
る。
第１図において、n+基板からなるドレイン領域１上に
はn-のエピタキシャル層２が設けられ、このエピタキシ
ャル層２はn+の分離拡散領域３によって複数領域に分離
されている。その中の１つの分離領域には、n+のソース
領域４およびこれを囲むようにp+のゲート領域５が拡散
形成されることにより、１個のｎチャネルSITが構成さ
れる。このSITは、ゲートに光信号が入力することによ
ってオンするフォトトランジスタとしても作用する。こ
の領域に続く連続した複数個（ｎ個とする）の分離領域
には、p+のアノード領域６が拡散形成され、その中に順
次p-領域７とn+のカソード領域８が形成されることによ
り、pin構造のフォトダイオードPD1、PD2、・・・、PDn
がそれぞれ構成される。更に、ｎ個目のフォトダイオー
ドPDnの領域と隣接した領域には、上記フォトダイオー
ドと同様にp+のアノード領域９、p-領域10およびn+のカ
ソード領域11が順次形成され、pin構造の逆流防止用ダ
イオードRDが構成される。
はn-のエピタキシャル層２が設けられ、このエピタキシ
ャル層２はn+の分離拡散領域３によって複数領域に分離
されている。その中の１つの分離領域には、n+のソース
領域４およびこれを囲むようにp+のゲート領域５が拡散
形成されることにより、１個のｎチャネルSITが構成さ
れる。このSITは、ゲートに光信号が入力することによ
ってオンするフォトトランジスタとしても作用する。こ
の領域に続く連続した複数個（ｎ個とする）の分離領域
には、p+のアノード領域６が拡散形成され、その中に順
次p-領域７とn+のカソード領域８が形成されることによ
り、pin構造のフォトダイオードPD1、PD2、・・・、PDn
がそれぞれ構成される。更に、ｎ個目のフォトダイオー
ドPDnの領域と隣接した領域には、上記フォトダイオー
ドと同様にp+のアノード領域９、p-領域10およびn+のカ
ソード領域11が順次形成され、pin構造の逆流防止用ダ
イオードRDが構成される。
また、上記のように構成された各素子の上面には、選
択的にSiO2膜12が被着されている。そして、SITのドレ
イン領域１の下面にはドレイン電極13が設けられ、ソー
ス領域４およびゲート領域５の上面にはそれぞれソース
電極14およびゲート電極15が設けられている。上述した
ｎ個のフォトダイオードPD1、PD2、・・・、PDnは、互
いに隣り合ったもの同志のカソード領域８とアノード領
域６とが、SiO2膜12上に配設された金属配線16によって
接続されることにより、フォトダイオードアレイPDAが
構成される。更に、SITと第１段目のフォトダイオードP
D1の間にある分離拡散領域３が、金属配線17によってフ
ォトダイオードPD1のアノード領域６に接続されること
により、SITのドレイン（Ｄ）とフォトダイオードアレ
イPDAとの接続がなされる。また、逆流防止用ダイオー
ドRDの領域を決定している、フォトダイオードPDnとは
反対側の分離拡散領域３′は、その他の分離拡散領域３
よりも幅広く形成されており、その上面には他の領域よ
りも薄く被着されたSiO2膜12を挟んで金属電極18が設け
られることにより、充電用のコンデンサＣが構成されて
いる。このコンデンサＣの容量は、分離拡散領域３′の
幅およびSiO2膜12の厚さを適宜設定することにより、所
望の値にできる。そして、フォトダイオードPDnのカソ
ード領域８と逆流防止用ダイオードRDのカソード領域11
とが、それに逆流防止用ダイオードRDのアノード領域９
とコンデンサＣの金属電極18とが、それぞれ金属配線16
によって接続されることにより、フォトダイオードアレ
イPDAとコンデンサＣとの間に逆流防止用ダイオードRD
が接続された構成となる。
択的にSiO2膜12が被着されている。そして、SITのドレ
イン領域１の下面にはドレイン電極13が設けられ、ソー
ス領域４およびゲート領域５の上面にはそれぞれソース
電極14およびゲート電極15が設けられている。上述した
ｎ個のフォトダイオードPD1、PD2、・・・、PDnは、互
いに隣り合ったもの同志のカソード領域８とアノード領
域６とが、SiO2膜12上に配設された金属配線16によって
接続されることにより、フォトダイオードアレイPDAが
構成される。更に、SITと第１段目のフォトダイオードP
D1の間にある分離拡散領域３が、金属配線17によってフ
ォトダイオードPD1のアノード領域６に接続されること
により、SITのドレイン（Ｄ）とフォトダイオードアレ
イPDAとの接続がなされる。また、逆流防止用ダイオー
ドRDの領域を決定している、フォトダイオードPDnとは
反対側の分離拡散領域３′は、その他の分離拡散領域３
よりも幅広く形成されており、その上面には他の領域よ
りも薄く被着されたSiO2膜12を挟んで金属電極18が設け
られることにより、充電用のコンデンサＣが構成されて
いる。このコンデンサＣの容量は、分離拡散領域３′の
幅およびSiO2膜12の厚さを適宜設定することにより、所
望の値にできる。そして、フォトダイオードPDnのカソ
ード領域８と逆流防止用ダイオードRDのカソード領域11
とが、それに逆流防止用ダイオードRDのアノード領域９
とコンデンサＣの金属電極18とが、それぞれ金属配線16
によって接続されることにより、フォトダイオードアレ
イPDAとコンデンサＣとの間に逆流防止用ダイオードRD
が接続された構成となる。
以上のようにして得られた本実施例の半導体装置の回
路構成を第２図の一点鎖線内に示す。本実施例を用いて
SITのソースフォロワ回路を構成したい場合は、第２図
に破線で示すように、SITのソース側出力端子（Ｓ）
と、もう一方の側の出力端子（OUT）との間に、負荷Ｌ
を接続するだけでよい。このような回路では、フォトダ
イオードアレイPDAが太陽電池として作用し、これに常
に光を当てておくだけで起電力源となる。更に、上記フ
ォトダイオードアレイPDAに充電用のコンデンサＣが並
列接続され、これらの間に逆流防止用ダイオードRDが接
続された構成は、１つの電源部となる。
路構成を第２図の一点鎖線内に示す。本実施例を用いて
SITのソースフォロワ回路を構成したい場合は、第２図
に破線で示すように、SITのソース側出力端子（Ｓ）
と、もう一方の側の出力端子（OUT）との間に、負荷Ｌ
を接続するだけでよい。このような回路では、フォトダ
イオードアレイPDAが太陽電池として作用し、これに常
に光を当てておくだけで起電力源となる。更に、上記フ
ォトダイオードアレイPDAに充電用のコンデンサＣが並
列接続され、これらの間に逆流防止用ダイオードRDが接
続された構成は、１つの電源部となる。
このような電源部では、フォトダイオードアレイPDA
に光を当てると、フォトダイオードは１個当たり例えば
約0.4Vの電圧を発生する。そのため、ｎ個のフォトダイ
オードPD1〜PDnと１個の逆流防止用ダイオードRDとで、
0.4n−0.6〔Ｖ〕の電圧が発生し、これがコンデンサＣ
に充電される。この時、SITのゲートに光もしくは電気
による信号を入力すれば、SITがオンし、このSITを介し
てコンデンサＣが放電することにより、負荷Ｌを駆動す
ることができる。この時の放電電荷量は、フォトダイオ
ードPD1〜PDnの全面積もしくはコンデンサＣの容量によ
って制御されうる。
に光を当てると、フォトダイオードは１個当たり例えば
約0.4Vの電圧を発生する。そのため、ｎ個のフォトダイ
オードPD1〜PDnと１個の逆流防止用ダイオードRDとで、
0.4n−0.6〔Ｖ〕の電圧が発生し、これがコンデンサＣ
に充電される。この時、SITのゲートに光もしくは電気
による信号を入力すれば、SITがオンし、このSITを介し
てコンデンサＣが放電することにより、負荷Ｌを駆動す
ることができる。この時の放電電荷量は、フォトダイオ
ードPD1〜PDnの全面積もしくはコンデンサＣの容量によ
って制御されうる。
本実施例の半導体装置によれば、上述したように太陽
電池として作用するフォトダイオードアレイをSITと共
に１つの半導体チップに組込んだものであるため、第２
図に示したようにSITを実際の回路で用いる際、電源を
別途に用意する必要がない。従って、電源を外部に接続
するというような面倒な作業が全く不要となり、しかも
その分だけ部品点数も少なくて済む。
電池として作用するフォトダイオードアレイをSITと共
に１つの半導体チップに組込んだものであるため、第２
図に示したようにSITを実際の回路で用いる際、電源を
別途に用意する必要がない。従って、電源を外部に接続
するというような面倒な作業が全く不要となり、しかも
その分だけ部品点数も少なくて済む。
次に、第１図に示した本実施例の半導体装置の製造方
法について、第３図を用いて説明する。ただしここで
は、説明を簡単にするため、SITと１個のフォトトラン
ジスタPD1の製造工程だけを具体的に述べる。
法について、第３図を用いて説明する。ただしここで
は、説明を簡単にするため、SITと１個のフォトトラン
ジスタPD1の製造工程だけを具体的に述べる。
まず、第３図（ａ）に示すように、例えばシリコン等
からなる不純物濃度１×1018cm-3程度のn+基板20に対
し、そのフォトトランジスタPD1の形成領域にp+拡散を
施すことにより、p+領域21を形成する。続いてその上
に、第３図（ｂ）に示すように、エピタキシャル成長法
によりn-層22を形成する。このエピタキシャル成長の
際、上記p+領域21中の不純物がオートドーピングでn-層
22中に拡散されることによりn-層22からn+基板20にかけ
て埋込まれたp+領域23が得られる。その後、第３図
（ｃ）に示すように、n-層22に対しn+のアイソレーショ
ン拡散を施すことにより（n+領域24）、n-層22を複数領
域に分離する。
からなる不純物濃度１×1018cm-3程度のn+基板20に対
し、そのフォトトランジスタPD1の形成領域にp+拡散を
施すことにより、p+領域21を形成する。続いてその上
に、第３図（ｂ）に示すように、エピタキシャル成長法
によりn-層22を形成する。このエピタキシャル成長の
際、上記p+領域21中の不純物がオートドーピングでn-層
22中に拡散されることによりn-層22からn+基板20にかけ
て埋込まれたp+領域23が得られる。その後、第３図
（ｃ）に示すように、n-層22に対しn+のアイソレーショ
ン拡散を施すことにより（n+領域24）、n-層22を複数領
域に分離する。
続いて、分離された複数領域のうち、SIT領域および
フォトダイオードPD1領域に対し部分的にp+拡散を施す
ことにより、第３図（ｄ）に示すように、SITのゲート
領域となるp+領域25とフォトダイオードPD1のアノード
領域となるp+領域26とを同時形成する。この際、p+領域
26は、その下方に埋込み拡散されているp+領域23まで到
達する。それと共に、p+領域26によって囲まれた領域に
は、横方向への拡散によってp-領域27ができる。次に、
p+領域25によって囲まれた領域およびp-領域27に対し部
分的にn+拡散を施すことにより、第３図（ｅ）に示すよ
うに、SITのソース領域となるn+領域28とフォトダイオ
ードPD1のカソード領域となるn+領域29とを同時形成す
る。
フォトダイオードPD1領域に対し部分的にp+拡散を施す
ことにより、第３図（ｄ）に示すように、SITのゲート
領域となるp+領域25とフォトダイオードPD1のアノード
領域となるp+領域26とを同時形成する。この際、p+領域
26は、その下方に埋込み拡散されているp+領域23まで到
達する。それと共に、p+領域26によって囲まれた領域に
は、横方向への拡散によってp-領域27ができる。次に、
p+領域25によって囲まれた領域およびp-領域27に対し部
分的にn+拡散を施すことにより、第３図（ｅ）に示すよ
うに、SITのソース領域となるn+領域28とフォトダイオ
ードPD1のカソード領域となるn+領域29とを同時形成す
る。
更に、第３図（ｆ）に示すように、素子上面にSiO2膜
30を一様に被着した後、電極形成用および金属配線用の
コンタクトホール31を形成する。そして最後に、素子の
上下面にAl等からなる金属膜を被着した後、素子上面の
金属膜に対しては所定のパターニングを施すことによ
り、第３図（ｇ）に示すようにドレイン電極13、ソース
電極14、ゲート電極15および金属配線16、17を形成す
る。第３図（ｇ）におけるn+基板20、p+領域25、n+領域
28がそれぞれ第１図におけるSITのドレイン領域１、ゲ
ート領域５、ソース領域４に相当し、また第３図（ｇ）
におけるp+領域23、26、n+領域29がそれぞれ第１図にお
けるフォトダイオードPD1のアノード領域６、カソード
領域８に相当する。
30を一様に被着した後、電極形成用および金属配線用の
コンタクトホール31を形成する。そして最後に、素子の
上下面にAl等からなる金属膜を被着した後、素子上面の
金属膜に対しては所定のパターニングを施すことによ
り、第３図（ｇ）に示すようにドレイン電極13、ソース
電極14、ゲート電極15および金属配線16、17を形成す
る。第３図（ｇ）におけるn+基板20、p+領域25、n+領域
28がそれぞれ第１図におけるSITのドレイン領域１、ゲ
ート領域５、ソース領域４に相当し、また第３図（ｇ）
におけるp+領域23、26、n+領域29がそれぞれ第１図にお
けるフォトダイオードPD1のアノード領域６、カソード
領域８に相当する。
なお、他のフォトダイオードPD2〜PDnおよび逆流防止
用ダイオードRDについては、上述したフォトダイオード
PD1と同様にして各分離領域に同時形成できる。また、
コンデンサＣについては、アイソレーション拡散時に幅
の広いn+拡散領域（第１図の分離拡散領域３′）をも同
時に形成し、SiO2膜12の形成時に上記n+拡散領域上に膜
厚を調整することによって得ることができる。
用ダイオードRDについては、上述したフォトダイオード
PD1と同様にして各分離領域に同時形成できる。また、
コンデンサＣについては、アイソレーション拡散時に幅
の広いn+拡散領域（第１図の分離拡散領域３′）をも同
時に形成し、SiO2膜12の形成時に上記n+拡散領域上に膜
厚を調整することによって得ることができる。
以上に述べた製造方法によれば、第３図（ｄ）に示し
たように、SITのゲートとなるp+領域25とフォトダイオ
ードPD1〜PDn（および逆流防止用ダイオードRD）のアノ
ードとなるp+領域26とを同時に拡散形成することができ
る。同様に、第３図（ｅ）に示したように、SITのソー
スとなるn+領域28とフォトダイオードPD1〜PDn（および
逆流防止用ダイオードRD）のカソードとなるn+領域29と
をも同時に拡散形成することができる。これらのことか
ら、上記製造方法ではSITの他に多数の（フォト）ダイ
オードを形成するにもかかわらず、製造工程は極めて単
純なものとなる。
たように、SITのゲートとなるp+領域25とフォトダイオ
ードPD1〜PDn（および逆流防止用ダイオードRD）のアノ
ードとなるp+領域26とを同時に拡散形成することができ
る。同様に、第３図（ｅ）に示したように、SITのソー
スとなるn+領域28とフォトダイオードPD1〜PDn（および
逆流防止用ダイオードRD）のカソードとなるn+領域29と
をも同時に拡散形成することができる。これらのことか
ら、上記製造方法ではSITの他に多数の（フォト）ダイ
オードを形成するにもかかわらず、製造工程は極めて単
純なものとなる。
次に、本発明の他の実施例の断面構成を第４図に示
す。
す。
同図におけるSIT、フォトダイオードPD1、・・・、PD
nおよび逆流防止用ダイオードRDの半導体構成は、第１
図のものと同一である。本実施例では、まずSITのドレ
イン（Ｄ）をフォトダイオードPD1に接続せずに、いわ
ゆるオープンドレイン構成としている。すなわち、SIT
とフォトダイオードPD1間の分離拡散領域３上、および
フォトダイオードPD1のアノード領域６上には、それぞ
れ互いに電気的に分離された金属電極41、42が形成され
ている。また、最終段のフォトダイオードPDnのカソー
ド側とその他のフォトダイオードPD1、・・・、PDn-1の
それぞれのカソード側とを、スイッチ43を介して接続可
能にしてある。すなわち、スイッチ43を切換えることに
より、フォトダイオードPD1〜PDnを任意の個数ショート
することが可能になっている。更に、逆流防止用コンデ
ンサRDの隣りの分離領域内にp+領域44が拡散形成され、
その上にSiO2膜12を介して金属電極45が設けられること
により、コンデンサＣが構成される。このコンデンサＣ
のp+領域44は金属配線46によって逆流防止用コンデンサ
RDのアノード領域９に接続され、金属電極45は初段のフ
ォトダイオードPD1上の金属電極42に接続されている。
nおよび逆流防止用ダイオードRDの半導体構成は、第１
図のものと同一である。本実施例では、まずSITのドレ
イン（Ｄ）をフォトダイオードPD1に接続せずに、いわ
ゆるオープンドレイン構成としている。すなわち、SIT
とフォトダイオードPD1間の分離拡散領域３上、および
フォトダイオードPD1のアノード領域６上には、それぞ
れ互いに電気的に分離された金属電極41、42が形成され
ている。また、最終段のフォトダイオードPDnのカソー
ド側とその他のフォトダイオードPD1、・・・、PDn-1の
それぞれのカソード側とを、スイッチ43を介して接続可
能にしてある。すなわち、スイッチ43を切換えることに
より、フォトダイオードPD1〜PDnを任意の個数ショート
することが可能になっている。更に、逆流防止用コンデ
ンサRDの隣りの分離領域内にp+領域44が拡散形成され、
その上にSiO2膜12を介して金属電極45が設けられること
により、コンデンサＣが構成される。このコンデンサＣ
のp+領域44は金属配線46によって逆流防止用コンデンサ
RDのアノード領域９に接続され、金属電極45は初段のフ
ォトダイオードPD1上の金属電極42に接続されている。
以上のようにして得られた本実施例の半導体装置の回
路構成を、第５図の一点鎖線内に示す。本実施例を用い
てSITのソース接地回路を構成したい場合は、第５図に
破線で示すように、出力端子OUT1、OUT2間に負荷Ｌを接
続し、またSITのソース側出力端子（Ｓ）および残りの
出力端子OUT3を接地するだけでよい。このような回路に
おいても、第２図の回路と同様に、フォトダイオードア
レイPDA、逆流防止用ダイオードRDおよび充電用コンデ
ンサＣが電源部を構成しており、フォトダイオードアレ
イPDAに光を当てることによって生じた電圧がコンデン
サＣに充電される。SITのゲートに光もしくは電気によ
る信号を入力すれば、SITがオンし、コンデンサＣが放
電することにより、負荷Ｌを駆動することができる。こ
の場合、負荷Ｌにつなぐプルアップ電圧は、スイッチ43
の切換によってフォトダイオードPD1〜PDnを任意の個数
ショートするだけで、所望の値に変えることができる。
路構成を、第５図の一点鎖線内に示す。本実施例を用い
てSITのソース接地回路を構成したい場合は、第５図に
破線で示すように、出力端子OUT1、OUT2間に負荷Ｌを接
続し、またSITのソース側出力端子（Ｓ）および残りの
出力端子OUT3を接地するだけでよい。このような回路に
おいても、第２図の回路と同様に、フォトダイオードア
レイPDA、逆流防止用ダイオードRDおよび充電用コンデ
ンサＣが電源部を構成しており、フォトダイオードアレ
イPDAに光を当てることによって生じた電圧がコンデン
サＣに充電される。SITのゲートに光もしくは電気によ
る信号を入力すれば、SITがオンし、コンデンサＣが放
電することにより、負荷Ｌを駆動することができる。こ
の場合、負荷Ｌにつなぐプルアップ電圧は、スイッチ43
の切換によってフォトダイオードPD1〜PDnを任意の個数
ショートするだけで、所望の値に変えることができる。
本実施例の半導体装置によれば、前記実施例と同様
に、SITを実際の回路で用いる際に電源を別途に用意す
る必要がなく、よって面倒な外部接続作業が不要で、し
かもその分だけ部品点数も少なくて済む。更には、SIT
をオープンドレインとして使いたい時に（第５図参
照）、プルアップ電圧を任意に選ぶことができるという
利点もある。また、本実施例の半導体装置は、第３図に
示した製造方法を利用することにより、単純な工程で作
成できる。
に、SITを実際の回路で用いる際に電源を別途に用意す
る必要がなく、よって面倒な外部接続作業が不要で、し
かもその分だけ部品点数も少なくて済む。更には、SIT
をオープンドレインとして使いたい時に（第５図参
照）、プルアップ電圧を任意に選ぶことができるという
利点もある。また、本実施例の半導体装置は、第３図に
示した製造方法を利用することにより、単純な工程で作
成できる。
なお、本発明の半導体装置に組込まれるSITは、ゲー
ト電気信号を入力することによってオンする通常のSIT
であっても、あるいは光信号を入力することによってオ
ンするフォトトランジスタ（SIPT）であってもよい。SI
PTとして使用する場合は、受光効果が得られるように、
SIPT上に形成される電極の面積を小さくする必要があ
り、また受光効果を一層向上するために、酸化スズやド
ープドポリSi等の透明な導電性物質からなる電極を用い
てもよい。このことは、フォトダイオードについても同
様に言える。ただし、逆流防止用ダイオードを用いる場
合は、そのほとんど全ての領域をAl等の不透明物質で覆
って、受光を避ける必要がある。
ト電気信号を入力することによってオンする通常のSIT
であっても、あるいは光信号を入力することによってオ
ンするフォトトランジスタ（SIPT）であってもよい。SI
PTとして使用する場合は、受光効果が得られるように、
SIPT上に形成される電極の面積を小さくする必要があ
り、また受光効果を一層向上するために、酸化スズやド
ープドポリSi等の透明な導電性物質からなる電極を用い
てもよい。このことは、フォトダイオードについても同
様に言える。ただし、逆流防止用ダイオードを用いる場
合は、そのほとんど全ての領域をAl等の不透明物質で覆
って、受光を避ける必要がある。
また、SITを１個だけ組込む代わりに、２個以上のSIT
をダーリントン接続したものを組込んでもよい。このよ
うにすることにより、電流増幅率を増加させることがで
き、また、大きな電流を流すことができるという利点が
得られる。
をダーリントン接続したものを組込んでもよい。このよ
うにすることにより、電流増幅率を増加させることがで
き、また、大きな電流を流すことができるという利点が
得られる。
更に、上記の各実施例では、フォトダイオードアレイ
に対し常に光を当てている場合についてだけ述べたが、
この光をSIT（SIPT）への入力パルス光と兼用してもよ
い。このようにした場合は、SITがオンすると同時にフ
ォトダイオードアレイからの電圧が得られるため、充電
用のコンデンサＣおよび逆流防止用ダイオードRDは不要
になる。ただし、入力光としては、フォトダイオードア
レイから十分な電圧を得ることができる程度の強い光を
使用する必要がある。
に対し常に光を当てている場合についてだけ述べたが、
この光をSIT（SIPT）への入力パルス光と兼用してもよ
い。このようにした場合は、SITがオンすると同時にフ
ォトダイオードアレイからの電圧が得られるため、充電
用のコンデンサＣおよび逆流防止用ダイオードRDは不要
になる。ただし、入力光としては、フォトダイオードア
レイから十分な電圧を得ることができる程度の強い光を
使用する必要がある。
また、上記の各実施例ではｎチャネルのSITを使用し
たが、この代わりにｐチャネルのSITを使用できるのは
もちろんのことである。この場合は、上記の各実施例に
おいて半導体の導電形（ｐ、ｎ）を全て反転させた構成
となる。
たが、この代わりにｐチャネルのSITを使用できるのは
もちろんのことである。この場合は、上記の各実施例に
おいて半導体の導電形（ｐ、ｎ）を全て反転させた構成
となる。
以上説明したように、本発明によれば、フォトダイオ
ードアレイをSITと共に同一半導体基板に組込んだこと
により、上記フォトダイオードアレイがSITを動作させ
るための電源として作用するため、新たに電源を用意す
る必要がなくなる。従って、SITを実際の回路で用いる
際、電源を外部接続するという面倒な作業が不要にな
り、しかもその分だけ部品点数も少なくなる。
ードアレイをSITと共に同一半導体基板に組込んだこと
により、上記フォトダイオードアレイがSITを動作させ
るための電源として作用するため、新たに電源を用意す
る必要がなくなる。従って、SITを実際の回路で用いる
際、電源を外部接続するという面倒な作業が不要にな
り、しかもその分だけ部品点数も少なくなる。
第１図は本発明の一実施例を示す断面構成図、 第２図は同実施例を用いたSITのソースフォロワ回路の
一例を示す回路図、 第３図（ａ）〜（ｇ）は上記実施例の半導体装置の製造
工程図、 第４図は本発明の他の実施例を示す断面構成図、 第５図は同実施例を用いたSITのソース接地回路の一例
を示す回路図、 第６図は従来の一般的なSITのソースフォロワ回路を示
す回路図である。 SIT……静電誘導トランジスタ、 PDA……フォトダイオードアレイ、 PD1〜PDn……フォトダイオード、 RD……逆流防止用ダイオード、 Ｃ……コンデンサ、 １……ドレイン領域、 ４……ソース領域、 ５……ゲート領域、 ６……アノード領域、 ８……カソード領域、 ９……アノード領域、 11……カソード領域。
一例を示す回路図、 第３図（ａ）〜（ｇ）は上記実施例の半導体装置の製造
工程図、 第４図は本発明の他の実施例を示す断面構成図、 第５図は同実施例を用いたSITのソース接地回路の一例
を示す回路図、 第６図は従来の一般的なSITのソースフォロワ回路を示
す回路図である。 SIT……静電誘導トランジスタ、 PDA……フォトダイオードアレイ、 PD1〜PDn……フォトダイオード、 RD……逆流防止用ダイオード、 Ｃ……コンデンサ、 １……ドレイン領域、 ４……ソース領域、 ５……ゲート領域、 ６……アノード領域、 ８……カソード領域、 ９……アノード領域、 11……カソード領域。
Claims (3)
- 【請求項１】静電誘導トランジスタと、該静電誘導トラ
ンジスタを動作させるための少なくともフォトダイオー
ドアレイからなる電源部とを、同一半導体基板上に形成
したことを特徴とする半導体装置。 - 【請求項２】前記静電誘導トランジスタはフォトトラン
ジスタである特許請求の範囲第１項記載の半導体装置。 - 【請求項３】前記電源部は、前記フォトダイオードアレ
イに並列接続された充電用のコンデンサと、該コンデン
サと前記フォトダイオードアレイとの間に接続された逆
流防止用のダイオードとを備える特許請求の範囲第１項
または第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62303701A JP2562631B2 (ja) | 1987-12-01 | 1987-12-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62303701A JP2562631B2 (ja) | 1987-12-01 | 1987-12-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01145876A JPH01145876A (ja) | 1989-06-07 |
| JP2562631B2 true JP2562631B2 (ja) | 1996-12-11 |
Family
ID=17924205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62303701A Expired - Lifetime JP2562631B2 (ja) | 1987-12-01 | 1987-12-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2562631B2 (ja) |
-
1987
- 1987-12-01 JP JP62303701A patent/JP2562631B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01145876A (ja) | 1989-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5587329A (en) | Method for fabricating a switching transistor having a capacitive network proximate a drift region | |
| EP0905788B1 (en) | MOS type image sensing device | |
| US4268843A (en) | Solid state relay | |
| JPH0666446B2 (ja) | 固体撮像素子 | |
| US4916323A (en) | Optical control circuit and a semiconductor device for realizing same | |
| US4236831A (en) | Semiconductor apparatus | |
| EP0307484A1 (en) | Color sensor | |
| JP2562631B2 (ja) | 半導体装置 | |
| JPH09275201A (ja) | 固体撮像素子 | |
| JP2001332716A (ja) | フォトセンサアレイおよびその製造方法 | |
| JPH0734482B2 (ja) | 光結合型半導体リレ−装置 | |
| JP2680455B2 (ja) | 半導体装置 | |
| JPS63283082A (ja) | 光結合半導体装置 | |
| US5308969A (en) | Image sensor | |
| EP0185343A1 (en) | Charge transfer device | |
| JP2681885B2 (ja) | スイッチング装置 | |
| JP3026395B2 (ja) | 受光素子 | |
| JP2589312B2 (ja) | 光電変換装置 | |
| JP2514095B2 (ja) | フォトトライアック | |
| JP2540834B2 (ja) | Ｍｏｓ型イメ−ジセンサ | |
| JPS6346781A (ja) | 抵抗付モノリシツク・フオトダイオ−ド・アレイ | |
| JP3151488B2 (ja) | スイッチング装置 | |
| JP3608410B2 (ja) | 光起電力装置 | |
| JPH0220167A (ja) | 密着型等倍センサ | |
| JP2004173257A (ja) | 光結合型半導体リレー装置 |