JP2681885B2

JP2681885B2 - スイッチング装置

Info

Publication number: JP2681885B2
Application number: JP1044122A
Authority: JP
Inventors: 豊林; 恵昭友成; 淳阪井; 啓治柿手
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1989-02-23
Filing date: 1989-02-23
Publication date: 1997-11-26
Anticipated expiration: 2012-11-26
Also published as: JPH02222573A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はスイッチング装置に関する。

〔従来の技術〕

スイッチング装置として、従来、光を受けて電力を発
生する受光素子と、該受光素子により発生した電力によ
り駆動されるスイッチング素子と、制御回路を備えたも
のがある。この制御回路は、スイッチング素子の放電を
行うようスイッチング素子を制御し、この回路を構成す
る素子は前記制御を行うためのトランジスタを有する第
８図は、従来のこの種の半導体装置をあらわしており、
このスイッチング装置は、本願出願人が特願昭62−2391
69号において提案している。第９図は、このスイッチン
グ装置の等価回路図である。

スイッチング装置100は、受光素子101、スイッチング
素子である電界効果トランジスタ102、および、制御用
トランジスタたる薄膜トランジスタ103、抵抗性素子10
4,105の３者よりなる制御回路を備えており、そして、
電界効果トランジスタ102が形成された半導体基板106上
に、受光素子101および制御回路用の各素子103〜105を
半導体薄膜（Ｐ型半導体層、ｉ型半導体層、ｎ型半導体
層）で形成し、ワンチップ化したものである。このスイ
ッチング装置100は、いわゆる誘電体分離等により受光
素子と制御回路を分離形成した場合に比べ、制作工程が
簡単で、かつ、部品点数も少なく、低コストで実用性の
高いものが得られる等の多くの利点を有する。

〔発明が解決しようとする課題〕

しかしながら、このスイッチング装置100は、受光素
子101や制御回路用の各素子103〜105の最適化を図るこ
とが難しい。受光素子と制御回路を構成する各素子を半
導体薄膜で同時に形成するために、各々の素子の最適化
を図ることが難しいのである。制御回路用の素子のうち
でも、制御用トランジスタは特に半導体薄膜で構成する
場合に最適化が困難となる。

また、受光素子の構造によっては、制御回路用の素子
を同時に形成すること自体が困難なこともある。

この発明は、上記事情に鑑みてなされたものであっ
て、スイッチング素子が形成された半導体基板上に受光
素子が形成できる（ワンチップ化が可能）という利点を
有しながら、しかも、受光素子や制御回路用の各素子の
最適化も図り易く、受光素子の構造の多様化にも対応し
やすい設計自由度の大きなスイッチング装置を提供する
ことを課題とする。

〔課題を解決するための手段〕

前記課題を解決するために、この発明にかかるスイッ
チング装置は、半導体基板に、光を受けて電力を発生す
る受光素子と、この受光素子が発生する電力により駆動
されるスイッチング素子と、このスイッチング素子を制
御する制御回路とを備えたスイッチング装置において、
前記受光素子が前記半導体基板表面に半導体薄膜で積層
形成された光電変換層により電力を発生するものであ
り、前記半導体基板がその表面部分に逆導電型領域を有
するとともに前記逆導電型領域内に半導体基板と同一の
導電型の島を有するものであり、前記スイッチング素子
が前記逆導電型領域内の島をソースとし当該逆導電型領
域外の領域をドレインとすることにより当該逆導電型領
域内における島と当該逆導電型領域外の領域とで挟まれ
た部分にチャンネルが形成されるようになっているトラ
ンジスタであり、前記制御回路が前記スイッチング素子
のソースとなっている島が設けられた逆導電型領域内の
二つの島をソース、ドレインとするトランジスタを含む
ものであることを特徴とする。

この発明では、受光素子を構成する光電変換層が複数
層からなり、各光電変換層が、その半導体薄膜における
波長λの入射光に対する吸収係数をα（λ）、半導体薄
膜のキャリア収集長をＬとした場合、Ｌ≦1/α（λ）と
なる波長の光を光電変換するものからなることが好まし
い。

この発明では、制御回路が制御電極および一対の出力
端子を持つ制御用トランジスタと二つの抵抗素子からな
り、これら二つの抵抗素子のうちの少なくとも１つもト
ランジスタであるときは、これら制御用トランジスタと
抵抗性素子たるトランジスタとが半導体基板内の逆導電
型領域内に形成されていることが出来る。

この発明では、二つの抵抗性素子のうちの一方がデプ
レッションタイプの電解効果型トランジスタからなり、
そのゲートとソースが互いに接続されて制御用トランジ
スタの制御電極に接続され、そのドレインが電界効果型
トランジスタからなるスイッチング素子のゲートに接続
されていてもよい。

この発明では、二つの抵抗性素子のうちの他方が電界
効果型トランジスタからなり、そのゲートとドレインが
互いに接続されて、電界効果型トランジスタからなるス
イッチング素子のソースに接続されて、そのソースが制
御用トランジスタの制御電極に接続されていてもよい。

この発明では、制御用トランジスタが電界効果型トラ
ンジスタであり、そのしきい値電圧が電界効果型トラン
ジスタからなるスイッチング素子のしきい値電圧よりも
低くなっていることが好ましい。

なお、この発明にいう制御回路とは、スイッチング素
子のゲート又はベース等の制御領域の電荷を受光素子に
光が照射されていないときに放電させる機能を有する回
路である。上記電荷は受光素子からスイッチング素子を
オンさせるためにスイッチング素子の制御領域へ供給さ
れたものである場合の他、スイッチング素子の出力領域
へ印加されたパルス電圧により出力領域−制御領域間の
浮遊容量を通して、制御領域に充電されたものも含む。

〔作用〕

この発明のスイッチング装置では、制御回路に用いる
トランジスタは、スイッチング素子用トランジスタと同
様に半導体基板内に形成され、半導体薄膜で形成する必
要がないので、受光素子の形態による制限を受けること
がなく、最適化することが容易である。スイッチング素
子との間の関係でみても、制御回路用トランジスタの形
成領域をスイッチング素子用第１導電型領域の形成と同
時に半導体基板の表面部分に形成できるため、製造面で
も有利である。

受光素子が、スイッチング素子および制御回路用の素
子の形成された半導体基板上に積層構成されていると、
集積化が図り易い。

スイッチング素子用トランジスタを、逆導電型領域内
における島と当該逆導電型領域外の領域とで挟まれた部
分にチャネルが形成されるようにした二重拡散型トラン
ジスタにしておくと、そのソースの空乏層の広がりは前
記逆導電型領域外に向かうようになるので、スイッチン
グ素子用トランジスタのソースとなっている島に制御回
路用トランジスタのソース、ドレインとなっている島を
近づけても耐圧特性は落ちない。制御回路用トランジス
タのソース、ドレインとなっている島をスイッチング素
子用トランジスタのソースとなっている島に近づけるこ
とにより、これらを形成するために必要な面積を小さく
することができる。

受光素子に関して、光電変換層が複数積層されてい
て、各光電変換層が、その半導体薄膜における波長λの
入射光に対する吸収係数をα（λ）、半導体薄膜のキャ
リア収集長をＬとしたとき、Ｌ≦1/α（λ）となる波長
の光を光電変換するようになっていると、光電変換効率
が良くなる。

制御回路のトランジスタが電界効果型トランジスタで
あり、この電界効果型トランジスタのしきい値電圧が、
前記スイッチング素子である電界効果型トランジスタの
しきい値電圧よりも低くなっていると、スイッチング素
子の遮断速度が速くなる。

〔実施例〕

以下、この発明にかかるスイッチング装置を、その一
実施例をあらわす図面を参照しながら詳しく説明する。

第１図は、この発明のスイッチング装置の第１実施例
をあらわし、第２図は、このスイッチング装置の等価回
路図をあらわす。

スイッチング装置S1は、光電変換素子アレイ（受光素
子）DA1、スイッチング素子である電界効果トランジス
タ（以下、「FET」と言う）T1、および、電界効果トラ
ンジスタT2、抵抗性素子R1,R2よりなる制御回路DR1を備
えており、そして、トランジスタT1,T2が形成された半
導体基板２上に、前記アレイDA1および抵抗性素子R1,R2
が積層形成されていて、ワンチップ化構成になってい
る。第１実施例は、従来、半導体薄膜を用いて半導体基
板上に積層形成していた制御回路用トランジスタが、半
導体基板のＢ型（第１導電型）領域５に形成されている
点に特徴がある。

まず、スイッチング素子であるトランジスタT1につい
て説明する。すなわち、ｎ型（第２導電型）低抵抗
（n⁺）領域2aと高抵抗（ｎ）領域2bを有する半導体基板
２の、前記高抵抗領域2b側の表面に、第１導電型領域で
ある複数のＰ層5,5a…が互いに離間して形成されてい
る。各Ｐ層5,5a…内の表面には、さらに、第２導電型領
域であるn⁺層6a,6b…が形成されている。ここでn⁺層6a,
6bは断面図外で接続されている。以上の各領域が形成さ
れた半導体基板２の表面上には、絶縁膜７を介して、前
記各Ｐ層5,5aの間をまたぐように、Poly Si等からなる
電極８…が形成されている。

そして、この電極８を絶縁ゲートＧ、前記n⁺層6a,6b
をソースＳ、各Ｐ層5,5aのまわりのｎ型の半導体基板２
をドレインＤ、前記n⁺層6a,6bとｎ型の半導体基板２と
で挟まれたＰ層5,5a表面をチャネル形成領域として、複
数の二重拡散型の電界効果型トランジスタT1…が構成さ
れている。ドレイン電極（図示省略）は、半導体基板２
裏面あるいは半導体基板２表面側方に形成される。

各電極８…の上面には、保護膜を兼ねた絶縁膜7bが形
成されており、その上に各トランジスタT1間にわたって
Al等の導電性薄膜９が形成されている。この導電性薄膜
９は、図にみるように、各n⁺層6a,6bおよび各Ｐ層5,5a
…とコンタクトしており、ソース電極として使用される
ものである。一方、各電極８…は図示していないところ
で接続されており、また、各トランジスタT1のドレイン
Ｄは、前述したように１つの半導体基板２の一部である
ため、これも電気的に接続されている。したがって、各
トランジスタT1…は並列に接続されていることになる。

次に、制御回路DR1を構成するトランイスタT2につい
て説明する。すなわち、半導体基板２の高抵抗領域2b側
の表面に形成された第１導電型領域であるＰ層５の表面
には、第２導電型領域であるn⁺層11,12が離間して形成
されている。さらに、半導体基板２の表面上には、絶縁
膜13を介して、前記n⁺層11,12の間をまたぐように、Pol
y Si等からなる電極14が形成されている。

そして、この電極14を絶縁ゲートＧ、前記n⁺層11,12
をソースＳまたはドレインＤ（図ではn⁺層12をソース
Ｓ、n⁺層11をドレインＤ）とするとともに、前記n⁺層1
1,12で挟まれたＰ層５表面をチャネル形成領域として、
トランジスタT2が構成されている。

電極14の上面には、保護膜を兼ねた絶縁膜13bが形成
されており、その一部が図に示すようにエッチング等に
より除去されている。そして、Al等の導電性薄膜15によ
り、第２図の等価回路に示すように、トランジスタT2
と、第１、第２の抵抗性素子R1,R2、光電変換素子アレ
イDA1が接続されているのである。ここで、トランジス
タT2はトランジスタT1の１つが形成されたＰ層に形成さ
れているが、これに限らず、第１導電型領域５、5a…が
紙面にて示されていない部分で接続されていてもよい。

図より明らかなように、トランジスタT1とT2とは、そ
の一部（Ｐ層、n⁺層、絶縁膜を介したPoly Si等からな
る電極）が同一構成であるため、制御回路用トランジス
タT2とトランジスタT1を同一半導体基板上に同時に形成
することができる。

また、トランジスタT2は、ソース・ドレイン間にイオ
ン注入等により、しきい値制御を行い、トランジスタT1
のゲートしきい値電圧よりも低くしている。こうするこ
とにより、光が遮断された時にトランジスタT1を高速に
遮断（OFF）状態にできる。

もしトランジスタT2のゲートしきい値電圧がトランジ
スタT1のゲートしきい値電圧よりも高ければ、トランジ
スタT1のゲートの蓄積電荷放電中でトランジスタT1が遮
断される前に、トランジスタT2が遮断状態となり、その
後の放電は、第１、第２の抵抗性素子R1,R2を介してな
されるだけとなるため、トランジスタT1が遮断状態にな
るためには長時間を要する。

これに対し、トランジスタT2のしきい値電圧がトラン
ジスタT1よりも低ければ、上記のような状態が起こら
ず、トランジスタT1のゲート電荷を迅速に放電でき、遮
断状態とすることができるのである。

さらに、第１図に示すように、受光素子である光電変
換素子アレイDA1、第１の抵抗性素子R1、第２の抵抗性
素子R2が、絶縁膜20を介して積層形成されている。

まず、光電変換素子アレイDA1は、直列に接続された
複数の光電変換素子D1で構成されている。各光電変換素
子D1は、導電性薄膜（Ni−Crあるいは透明導電膜等）3
1、光電変換層32、および、透明導電膜33からなる。光
電変換層32は、アモルファスシリコン等からなる第１導
電型（たとえばＰ型）半導体層35、比較的価電子制御不
純物濃度の少ない半導体層36、第２導電型（たとえば、
ｎ型）半導体層37がこの順序に積層されてなる。透明導
電膜33は、例えば、In₂O₃等からなり、光透過性の良い
膜である。各透明導電膜33は、次段の光電変換素子D1の
導電性薄膜31と接触しており、このことにより各光電変
換素子D1…が直列に接続されている。

一方、第１の抵抗性素子R1は、光電変換層と同様にア
モルファスシリコン等からなる抵抗性層を備えており、
この抵抗性層は、第１導電型半導体層42、比較的価電子
制御不純物濃度の少ない半導体層43、第２導電型半導体
層44をこの順序で積層した構成である。そして、この抵
抗性層の上に、Al等の導電性薄膜からなり、互いに離間
して形成されてる一対の電極41a、41b、が設けられてい
るとともに、その離間した電極間は、光遮断可能な絶縁
膜45で覆われた構成となっている。

他方、第２の抵抗性素子RA2も、光電変換層と同様に
アモルファスシリコン等からなる抵抗性層を備えてお
り、この抵抗性層は、第１導電型半導体層52、比較的価
電子制御不純物濃度の少ない半導体層53、第２導電型半
導体層54をこの順序で積層した構成である。そして、こ
の抵抗性層の裏面には、Ni−Cr等の導電性薄膜51が形成
され、表面には、Al等の光遮断可能な導電電極55が形成
されてなる。この構造の場合、第２の抵抗性素子RA2
は、第２図の等価回路で示すように整流性を有する。

これらの素子は、Ni−CrあるいはAl等による導電性薄
膜またはIn₂O₃等による透明導電膜によって第１、２図
に示すように接続されている。また、半導体基板２に形
成されたトランジスタT1,T2とは、図に示すように、絶
縁膜20の一部をエッチング等により除去して窓を明け接
続するようにしている。

ここで、スイッチング装置S1の動作を、第２図を参照
しながら簡単に説明する。

光を受けると、光電変換素子アレイDA1に起電力が生
じる。この起電力を受けると、トランジスタT1のゲート
容量Ｃには抵抗性素子R2を介して充電電流が流れるとと
もに、トランジスタT2のソース電位がゲート電位よりも
高い逆バイアス状態とされ同トランジスタT2は遮断状態
にある。ゲート容量Ｃの充電に伴いトランジスタT1のゲ
ート電圧が上昇しトランジスタT1は導通状態となる。

光を受けなくなると、今度は、ゲート容量Ｃに蓄積さ
れた電荷の放電が始まるのであるが、トランジスタT2で
はゲート電圧がソース電圧よりも高い順バイアスとな
り、トランジスタT2が導通し電荷が急速に放電され、ト
ランジスタT1のゲート電圧が低下し、同トランジスタT1
が遮断状態となる。

トランジスタT1のゲート容量Ｃの急速な充放電のため
には、抵抗性素子R2がダイオードのような整流性素子で
あることが好ましい。

続いて、第１参考例を説明する。

第３図は、この発明のスイッチング装置の第１参考例
をあらわす。

第１実施例では、制御回路用トランジスタT2が、スイ
ッチング素子であるトランジスタT1用第１導電型領域５
の中に形成されていたが、第１参考例のスイッチング装
置S2では、制御回路用トランジスタT2が、半導体基板20
の表面部分にトランジスタT1用第１導電領域からは分離
した別途の第１導電型領域に形成されている。

つまり、制御回路用トランジスタT2は、半導体基板２
における高抵抗領域2b側の表面に、トランジスタT1用の
第１導電型領域であるＰ層５′とは別の第１導電型領域
であるＰ層５″があって、ここに形成されている。な
お、Ｐ層５′,5″は分離されていても同時形成すること
ができることはいうまでもない。

このＰ層５″の表面には、第２導電型領域であるn⁺層
11′,12′が離間して形成されている。そして、以上の
各領域が形成された半導体基板２の表面上には、絶縁膜
13を介して、前記n⁺層11′,12′の間をまたぐように、P
oly Si等からなる電極14が形成されている。

そして、この電極14を絶縁ゲートＧ、前記n⁺層11′,1
2′をドレインＤまたはソースＳ（図ではn⁺層12′をソ
ースＳ、n⁺層11′をドレインＤ）とし、これらのn⁺層1
1′,12′で挟まれたＰ層５″の表面をチャネル形成領域
として、トランジスタT2が構成されている。第１参考例
でも、トランジスタT2のしきい値電圧はトランジスタT1
よりも低くされている。

この他の光電変換素子アレイDA1、第１・第２の抵抗
性素子R1,R2は、半導体基板２上に絶縁膜20を介して積
層され、各素子はNi−CrあるいはAl等による導電性薄膜
またはIn₂O₃等による透明導電膜によって接続されてお
り、先の第１実施例と同じ構成となっている。

ここで、第１参考例の如く、スイッチング素子である
トランジスタT1が形成される第１導電領域と、制御回路
用のトランジスタT2が形成される第１導電型領域を分離
することにより、ノイズ等によるスイッチングの誤動作
を防止できるようになる。すなわち、ノイズ等によりト
ランジスタT1のドレインとなる第２導電型半導体基板２
に高電圧が印加された場合には、これに伴いトランジス
タT1のゲート電極８の電位が上昇し、トランジスタT1を
導通させる方向に働く。ところがトランジスタT2が形成
されている第１導電型領域５″も、トランジスタT1が形
成されている第１導電型領域５′と分離されているた
め、半導体基板２の電位の上昇とともに電位が上昇しト
ランジスタT2を導通させる方向に働き、トランジスタT1
のゲート電極８の電位の上昇を防ぐ。このようにして、
光入力以外によるトランジスタT1の誤動作が防止できる
のである。なお、第１参考例のスイッチング装置S2の等
価回路は、第２図のトランジスタT2のチャネル形成領域
（点線で示された部分）がソースに接続されていない状
態となる。この場合、直流電位の安定化のためにトラン
ジスタT2のチャネル形成領域をトランジスタT1のソース
へ高抵抗を介して接続しておくこともできる。

続いて、第２実施例の説明を行う。

第４図は、この発明のスイッチング装置の第２実施例
をあらわし、第５図は、このスイッチング装置の等価回
路をあらわす。第２実施例のスイッチング装置S3では、
第１の抵抗性素子R3、第２の抵抗性素子R4をもトランジ
スタT1,T2が形成された半導体基板２内に形成し、かつ
多層型光電変換素子を、受光素子としてこの半導体基板
２上に積層した点に大きな特徴がある。

まず、トランジスタT1,T2は、第１図に示した例と同
じ構成のものである。ここでも、制御回路DR2用トラン
ジスタT2のしきい値電圧は、トランジスタT1よりも低く
されている。

一方、第１の抵抗性素子R3は、ディプレッション型の
電界効果型トランジスタの構造において、そのゲートと
ソースが接続（短絡）された構成となっている。詳しく
説明すると次の通りである。第１導電型領域であるＰ層
50が半導体基板２の表面に形成され、さらに、Ｐ層50の
表面には、第２導電型領域であるn⁺層51a,51bが離間し
て形成されている。そして、ディプレッション（ノーマ
リイ・オン）型とするために、離間したn⁺層51a,51b間
をまたぐように薄いｎ層52が形成されている。以上、各
領域が形成された半導体基板２の表面には、絶縁膜53を
介して、前記n⁺層51a,51bの間をまたぐように、Poly Si
等からなる電極54が形成されている。そして、この電極
54を絶縁ゲートＧ、前記n⁺層51aをドレインＤ、前記n⁺
層51bをソースＳとし、ゲート・ソース間は図示に示す
ようにAl等の導電層55により接続され、第５図に示す高
抵抗の第１の抵抗性素子R3となっている。

また、第２の抵抗性素子R4は、電界効果型トランジス
タの構造において、そのゲートとドレインが接続（短
絡）された構成となっている。詳しく説明すると次の通
りである。第１導電型領域であるＰ層60が半導体基板２
の表面に形成され、さらに、Ｐ層60の表面には、第２導
電型領域であるn⁺層61a,61bが離間して形成されてい
る。以上の各領域が形成された半導体基板２の表面に
は、絶縁膜63を介して、前記n⁺層覆61a,61bの間をまた
ぐように、Poly Si等からなる電極64が形成されてい
る。そして、この電極64を絶縁ゲート、前記n⁺層61aを
ドレイン、前記n⁺層61bをソースとし、ドレインとゲー
トは図に示すようにAl等の導電層65により接続され、第
５図に示す整流特性を持つ非線形な抵抗性素子R4とな
る。この抵抗性素子R4はダイオードと等価である。

第２実施例では、図より明らかなように、第１、第２
の抵抗性素子R3,R4は、トランジスタT2,T1とその一部
（Ｐ層、n⁺層、絶縁膜を介したPoly Si等からなる電
極）が同一構成であるため、以上の各素子を同一半導体
基板内に同時に形成することが可能となる。

つぎに、受光素子である光電変換素子DA2を説明す
る。素子DA2は、厚み方向に順に積層形成された光電変
換部70、裏面電極71および表面電極72からなり、半導体
基板２上に絶縁膜20′を介して形成されている。裏面電
極71は、トランジスタT1のゲートに一部が接続され、Ni
−Cr等よりなる導電性薄膜からなる。表面電極72は、も
ちろんIn₂O₃等による透明導電薄膜である。光電変換部7
0は、厚さ方向に順に積層された３つの光電変換層73,7
4,75からなり、これら各光電変換層は、アモルファスシ
リコン等からなる第１導電型（たとえばＰ型）半導体
層、比較的価電子制御不純物濃度の少ない半導体層（ｉ
層）、第２導電型（たとえばｎ型）半導体層が、この順
序に積層され構成されている。

各々の素子は、Ni−CrあるいはAl等による導電性薄膜
またはIn₂O₃による透明導電膜によって第４、５図に示
すように接続され、また、光電変換素子DA2と半導体基
板２との接続は、図に示すように、絶縁膜20′の一部を
エッチング等により除去して接続している。

第２実施例では、受光素子がひとつの光電変換素子DA
2が設けられているだけであったが、受光素子を、複数
の光電変換素子DA2が設けられたアレイとしてもよい
し、さらに、第１図示す光電変換素子アレイDA1として
もよい。また、第１、第２の抵抗性素子のいずれかを第
８図に示す従来例のごとく半導体薄膜で形成してもよ
い。

しかし、本実施例は、図に示すように、受光部のみを
半導体薄膜で形成できるために、光電変換素子の自由度
が大きく効率の良いものが得られる。また、第１、第２
の抵抗性素子R3,R4が形成されたＰ層50,60はトランジス
タT1のＰ層と直接的に接続されていない。そのため、た
とえば、トランジスタT1のドレインとなる第２導電型半
導体基板２に、ノイズ等により高電圧が発生した場合に
は、それに伴いＰ層50,60の電位が上昇し、トランジス
タT2が導通するように働き、トランジスタT1のゲート電
位の上昇を防ぐように働く。そのため、ノイズ等による
スイッチングの誤動作が生じにくいスイッチング装置が
実現できる。なお、Ｐ層50,60は直流電位の安定のため
に、第５図の等価回路で示されるように高抵抗でスイッ
チング素子のソースに接続することができる。

また、受光素子は光電変換層が複数積層されてなり、
各光電変換層が、その半導体薄膜における波長λの入射
光に対する吸収係数をα（λ）、半導体薄膜のキャリア
収集長をＬとすると、Ｌ≦1/α（λ）となる波長の光を
光電変換する場合、特に、各光電変換層の厚みｄ≦Ｌで
あれば、光電変換効率が良い。

つぎに、第２参考例を説明する。

第６図は、この発明のスイッチング装置の第２参考例
をあらわし、第７図は、このスイッチング装置の等価回
路をあらわす。

第１実施例、第２実施例および第１参考例において
は、制御回路用のトランジスタにはノーマリィ・オフ
（エンハンスメント）型のものが使われていたが、第２
参考例のスイッチング装置S4では、このトランジスタに
ノーマリィ・オン型のものが使われている。

第６、７図に示すように、第２参考例は、第１参考例
と同じ構成のスイッチング素子用トランジスタT1および
光電変換素子アレイDA1を備えており、さらに、その他
に、トランジスタT2′、および、このトランジスタT2′
と第２の光電変換素子アレイDA3からなる制御回路DR3を
備えている。

トランジスタT2′は、第６図に示すように、第２導電
型半導体基板２の高抵抗領域2b側の表面に、トランジス
タT1が形成される第１導電型領域５′から分離された別
の第１導電型領域であるＰ層５″に形成されている。

このＰ層５″の表面には第２導電型領域であるn⁺層8
1,82が離間して形成されている。さらに、この離間した
n⁺層81,82の間をまたぐように、イオン注入等により薄
いｎ層88が形成されている。以上の各領域が形成された
半導体基板２の表面には、絶縁膜83を介して、前記n⁺層
81,82の間をまたぐように、Poly Si等からなる電極84が
形成されている。そして、この電極84をゲートＧ、前記
n⁺層82をソース、n⁺層81をドレイン、薄いｎ層88をチャ
ネルとしてディプレッション（ノーマリイ・オン）型ト
ランジスタT2′が構成されている。

さらに、このトランジスタT1,T2′が形成された半導
体基板２上に、絶縁膜20を介して、第１、第２の光電変
換素子アレイDA1,DA31が積層されている。ここで、この
第１、第２の光電変換素子アレイDA1,DA3は、第１、３
図に示した光電変換素子アレイと同様の構成である。ま
た各素子は、Ni−CrあるいはAl等により導電性薄膜、ま
たは、In₂O₃により透明導電膜によって、第6,7図に示す
接続となっている。

このように、この発明は、制御回路を構成するトラン
ジスタのタイプに拘束されることなく設計の自由度の大
きなスイッチング装置を提供できるものである。

この発明は、上記実施例に限らない。例えば、スイッ
チング素子が、バイポーラ型トランジスタであったり、
サイリスタ等他の半導体素子であってもよい。

〔発明の効果〕

この発明にかかるスイッチング装置は、以上に述べた
ように、制御回路に用いるトランジスタが、スイッチン
グ素子用トランジスタと同様に半導体基板内に形成さ
れ、半導体薄膜で形成する必要がないので、受光素子の
形態による制限を受けることがなく、トランジスタとし
ての最適化を容易に達成することができる。

この発明にかかるスイッチング装置は、受光素子が、
スイッチング素子および制御回路用の素子の形成された
半導体基板上に積層形成されているため、集積化が図り
易い。

この発明にかかるスイッチング装置では、スイッチン
グ素子用トランジスタを、逆導電型領域内における島と
当該逆導電型領域外の領域とで挟まれた部分にチャネル
が形成されるようにした二重拡散型トランジスタにして
いるので、そのソースの空乏層の広がりが前記逆導電型
領域外に向かうようになる。そのため、スイッチング素
子用トランジスタのソースとなっている島に制御回路用
トランジスタのソース、ドレインとなっている島を近づ
けても耐圧特性は落ちない。そこで、この発明にかかる
スイッチング装置では、制御回路用トランジスタのソー
ス、ドレインとなっている島をスイッチング素子用トラ
ンジスタのソースとなっている島に近づけることによ
り、これらを形成するために必要な面積を小さくするこ
とができる。

【図面の簡単な説明】

第１図は、この発明のスイッチング装置の第１実施例を
あらわす概略断面図、第２図は、このスイッチング装置
の等価回路図、第３図は、この発明のスイッチング装置
の第１参考例をあらわす概略断面図、第４図は、この発
明のスイッチング装置の第２実施例をあらわす概略断面
図、第５図は、このスイッチング装置の等価回路図、第
６図は、この発明のスイッチング装置の第２参考例をあ
らわす概略断面図、第７図は、このスイッチング装置の
等価回路図、第８図は、従来のスイッチイング装置をあ
らわす概略断面図、第９図は、このスイッチング装置の
等価回路図である。２……第２導電型半導体基板、5,5′,5″……第１導電
型領域、S1〜S4……スイッチング装置、DA1,DA2……受
光素子、T1……スイッチング素子、DR1〜DR3……制御回
路、R1,R3……第１の抵抗性素子、R2,R4……第２の抵抗
性素子

───────────────────────────────────────────────────── フロントページの続き (72)発明者柿手啓治大阪府門真市大字門真1048番地松下電工株式会社内合議体審判長張谷雅人審判官辻徹二審判官小野田誠 (56)参考文献特開昭63−51681（ＪＰ，Ａ) 特開昭62−106660（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板に、光を受けて電力を発生する
受光素子と、この受光素子が発生する電力により駆動さ
れるスイッチング素子と、このスイッチング素子を制御
する制御回路とを備えたスイッチング装置において、前
記受光素子が前記半導体基板表面に半導体薄膜で積層形
成された光電変換層により電力を発生するものであり、
前記半導体基板がその表面部分に逆導電型領域を有する
とともに前記逆導電型領域内に半導体基板と同一の導電
型の島を有するものであり、前記スイッチング素子が前
記逆導電型領域内の一つの島をソースとし当該逆導電型
領域外の領域をドレインとすることにより当該逆導電型
領域内における島と当該逆導電型領域外の領域とで挟ま
れた部分にチャンネルが形成されるようになっているト
ランジスタであり、前記制御回路が前記スイッチング素
子のソースとなっている島が設けられた逆導電型領域内
の二つの島をソース、ドレインとするトランジスタを含
むものであることを特徴とするスイッチング装置。
【請求項２】受光素子を構成する光電変換層が複数層か
らなり、各光電変換層が、その半導体薄膜における波長
λの入射光に対する吸収係数をα（λ）、半導体薄膜の
キャリア収集長をＬとした場合、Ｌ≦1/α（λ）となる
波長の光を光電変換するものからなる請求項１記載のス
イッチング装置。
【請求項３】制御回路が制御電極および一対の出力端子
を持つ制御用トランジスタと二つの抵抗素子からなり、
これら二つの抵抗素子のうちの少なくとも１つもトラン
ジスタであって、これら制御用トランジスタと抵抗性素
子たるトランジスタとが半導体基板内の逆導電型領域内
に形成されている請求項１または２記載のスイッチング
装置。
【請求項４】二つの抵抗性素子のうちの一方がデプレッ
ションタイプの電解効果型トランジスタからなり、その
ゲートとソースが互いに接続されて制御用トランジスタ
の制御電極に接続され、そのドレインが電界効果型トラ
ンジスタからなるスイッチング素子のゲートに接続され
ている請求項３記載のスイッチング装置。
【請求項５】二つの抵抗性素子のうちの他方が電界効果
型トランジスタからなり、そのゲートとドレインが互い
に接続されて、電界効果型トランジスタからなるスイッ
チング素子のソースに接続され、そのソースが制御用ト
ランジスタの制御電極に接続されている請求項３または
４記載のスイッチング装置。
【請求項６】制御用トランジスタが電界効果型トランジ
スタであり、そのしきい値電圧が電界効果型トランジス
タからなるスイッチング素子のしきい値電圧よりも低く
なっている請求項３から５までのいずれかに記載のスイ
ッチング装置。