JPH03244213A - 光入力制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、光入力制御回路に関する。

〔従来の技術〕

第５図は従来の光入力制御回路をあられす。

この光入力制御回路では、光入力を受けて起電力（出力
）を発生する光電変換素子９０に絶縁ゲート型電界効果
十うンジスタ９１が並列に接続されており、同絶縁ゲー
ト型電界効果トランジスタ９１は、光電変換素子９０に
光入力がなされている間は遮断し、光入力が無くなり出
力が消滅した時に導通するようになっている。

光入力が入った時には、出力端子９５．９６間に繋がる
負荷側の浮遊容量Ｃを通して流れる電流により抵抗素子
９２に生ずる逆バイアス電圧がゲート・ソース間にかか
ることによりトランジスタ９１が遮断し、光入力の消滅
時に、浮遊容量Ｃの蓄積電荷による順バイアス電圧が抵
抗素子９３を介してゲート・ソース間にかかることによ
りトランジスタ９１が導通し、浮遊容量Ｃに蓄積残留し
た電荷を放電させる。

〔発明が解決しようとする課題〕

しかしながら、上記光入力制御回路では、絶縁ゲート型
電界効果トランジスタ９１のしきい値電圧が大きく変化
するという問題がある。この絶縁ゲート型電界効果トラ
ンジスタ９１は、例えば、第３図にみるように、半導体
Ｎ（アモルファスシリコン薄膜層）８１の下側に絶縁層
８２を介してゲート電極８３が設けられ、他方、半導体
層８１の上側にはソース電極８４、ドレイン電極８５が
設けられた構成である。半導体Ｎ８１は、不純物濃度の
低い層（例えば、ｉ型半導体層）８１ａと不純物濃度の
比較的高いｒｒＩ（例えば、ｎ型半導体層）８１ｂから
なる。

ゲート電極８３に正電圧を印加し続けると、第４図の曲
線イにみるように、十方向に変化してゆき、負電圧を印
加し続けると、第４図の曲線口にみるように、一方向に
変化する。絶縁層８２は、通常、プラズマＣＶＤ法等を
用いて形成した５ｉｓＮ４Ｎであるが、このＳ　ｌ　ｚ
　Ｎ　ａ層は、欠陥等によるトラップ準位が多くあって
、長時間開′−極性の電圧をかけていると電荷がトラッ
プされ、これがしきい値電圧を大きく変化させてしまう
のである。

従来の光入力制御回路では、逆バイアス電圧の印加時間
が順バイアス電圧の印加時間に比べて極く短く、実質的
に、順方向バイアス電圧だけがかかるような状態である
ため、トランジスタ９１のしきい値電圧が大きく変化し
てしまう。トランジスタ９１のしきい値電圧が変化する
と、放電時間が長くなってしまう。この光入力制御回路
の制御出力でパワー電界効果トランジスタを駆動する場
合には、オフ時間が長くなってしまうという不都合を招
く。

この発明は、上記事情に鑑み、絶縁ゲート型電界効果ト
ランジスタのしきい値電圧の変化を抑制できる光入力制
御回路を提供することを課題とする。

〔課題を解決するための手段〕

前記課題を解決するため、請求項１記載の発明では、例
えば、第１図にみるように、光入力りを受けて制御出力
を発生する第１の光電変換素子ｌに絶縁ゲート型電界効
果トランジスタ２が並列に接続され、同絶縁ゲート型電
界効果トランジスタ２は第１の光電変換素子ｌが出力中
は遮断し、同出力消滅時に導通するようになっている光
入力制御回路において、前記絶縁ゲート型電界効果トラ
ンジスタ２の再出力間には前記光入力りを受けて前記遮
断のための出力を発生する第２の光電変換素子３と抵抗
素子４の直列回路が並列に接続され、前記第２の光電変
換素子３と抵抗素子４の中間点が前記絶縁ゲート型電界
効果トランジスタ２のゲート電極Ｇに接続されている構
成をとるようにしている。

絶縁ゲート型電界効果トランジスタ２としては、例えば
、第３図に示したアモルファスシリコン薄膜層を半導体
層とする薄膜構成のものが挙げられる。

請求項２記載の発明では、上に加えて、第２の光電変換
素子３が光入力を受けて負電圧をゲート電極Ｇに与える
構成をとっている。

続いて、第１図の光入力制御回路の動作を説明する。な
お、第１図中のＣは負荷側の浮遊容量である。

光入力りが入ると、アレイ構成の第１の光電変換素子１
が制御出力である正電圧を発生するとともに、アレイ構
成の第２の光電変換素子３が負電圧を発生する。つまり
、光電変換素子１．３は光を受けて起電力（電圧）を発
生する素子である。

第１の光電変換素子ｌが発生する正電圧により、第１図
に二点鎖線で示す向きで電流が流れ容量Ｃが充電される
。一方、第２の光電変換素子３の発生する負電圧がゲー
トＧ・ソースＳ間にかかるため、絶縁ゲート型電界効果
トランジスタ２は逆バイアス状態となり遮断したままで
ある。そして、光入力のある間、第２の光電変換素子３
の発生する負電圧はゲートＧ・ソースＳ間にかかったま
まである。

光入力りが無くなると、第１の光電変換素子１、および
、第２の光電変換素子３は電圧発生を停止する。そうす
ると、容量Ｃの蓄積電荷による正電圧が抵抗素子４を介
してゲートＧ・ソースＳ間にかかる（第２の光電変換素
子３は正電圧に対して高抵抗を示す）ため、順バイアス
状態になって絶縁ゲート型電界効果トランジスタ２が導
通し、第１図に一点鎖線で示す向きの放電電流が流れ容
量Ｃの電荷が消滅させられる。

なお、絶縁ゲート型電界効果トランジスタ２は、通常、
Ｎチャンネルタイプのものが使われることが多い。Ｎチ
ャンネルタイプの絶縁ゲート型電界効果トランジスタだ
と、第２の光電変換素子３は負電圧をゲートＧ・ソース
Ｓ間にかけることになる。この場合、適用できる範囲が
広いことになる。

この発明にかかる光入力制御回路が制御する負荷は、例
えば、パワー電界効果トランジスタ等が挙げられるが、
これに限らない。負荷がパワー電界効果トランジスタで
ある場合、このトランジスタのゲート容量が浮遊容量Ｃ
にあたることとなるまた、光電変換素子ｌ、３は、アレ
イ構成であったが、これに限らず、光入力りを受けて電
圧を発生するものであればよい。

〔作　　　用〕

この発明の光入力制御回路では、光入力がある時には第
２の光電変換素子がゲート・ソース間に負（正）電圧を
印加し続けるため、しきい値電圧が負（正）電圧にシフ
トする。そして、光消減時には、負荷側の蓄積電荷がゲ
ート・ソース間に正（負）電圧を印加するため、負（正
）にシフトしたしきい値電圧が元に戻される。したがっ
て、しきい値電圧が大きく変化せずに初期の値に近い範
囲の値に保たれるため、正常な機能を長期にわたり発揮
することができる。

〔実　施　例〕

続いて、この発明にかかる光入力制御回路を、その実施
例に基づいて説明する。この発明は下記の実施例に限ら
ない。

第２図は、この発明の光入力制御回路の一例を適用した
スイッチング装置をあられす。

このスイッチング装置は、光入力制御回路Ａと、同回路
Ａの制御出力を受けてスイッチング動作するパワー電界
効果トランジスタＢを備える。

光入力制御回路Ａは、第１の光電変換素子ｌ、絶縁ゲー
ト型電界効果トランジスタ２、第２の光電変換素子３、
抵抗素子４で構成され、第１図に示すと同様の回路構成
および動作のものである。

この光入力制御回路Ａはパワー電界効果トランジスタＢ
が設けられた半導体基板ｎの上に積層されている。光入
力制御回路Ａの出力端子７．８がトランジスタＢめゲー
ト・ソース間に接続されていて、光入力りが入ると制御
出力用の正電圧が発生してパワー電界効果トランジスタ
ＢがＯＮＬ、、光入力りが無くなると制御出力用の正電
圧が消滅してパワー電界効果トランジスタＢがＯＦＦに
なる続いて、各部分の構成をより詳細に説明する。

まず、パワー電界効果トランジスタＢから先に述べる。

ｎ゛型型溝導体層２８ａｎ型半導体層２８ｂからなる半
導体基板２８の前記ｎ型半導体層２Ｂｂ側表明に、ｐ゛
゛半導体領域２９・・・が複数、互いに離間して形成さ
れ、さらに各ｐ゛゛半導体領域２９・・・内の表面には
、ｎ゛゛半導体領域３０・・・が、それぞれ二つづつ互
いに離間して設けられている。一方、半導体基板２８の
上には、絶縁膜３１ａを介して、ポリシリコンからなる
ゲート電極３２・・・設けられているとともにソース電
極３３が設けられており、半導体基板２８の下にはドレ
イン電極（図示省略）が設けられている。ｎ゛゛半導体
領域３０とｎ型半導体層２８ｂで挟まれたｐ゛゛半導体
領域２９表面がチャネル用域である（−点鎖線円Ｔ８参
照）。

そして、トランジスタＢを覆うように絶縁層２７が積層
され、この絶縁層２７の上に光入力制御回路Ａが設けら
れている。

第１の光電変換素子１は、下電極２０−ｐ型半導体層２
１−不純物濃度の低い半導体層（例えばｉ型半導体層）
２２−ｎ型半導体層２３−透明電極２４からなる光電変
換ユニット３個が直列に接続された構成である。第２の
光電変換素子３は、下電極２０−ｐ型車導体層２１−不
純物濃度の低い半導体層（例えばｉ型半導体Ｆ’）２２
−ｎ型半導体層２３−透明電極２４からなる光電変換ユ
ニット２個が直列に接続された構成である。絶縁ゲート
型電界効果トランジスタ２は、ゲート電極１３の上に絶
縁層（例えば、３１　！　Ｎ４層）１４が設けられ、そ
の上に不純物濃度の低い半導体Ｎ（例えば、ｌ型半導体
層）１５が積層されており、さらに、半導体層１５の上
に不純物濃度の高い半導体層（例えば、ｎ型半導体層）
１５ａを介して、ソース電極１６、ドレイン電極１７が
設けられた構成となっている。なお、半導体Ｎ１５．１
５ａは、例えば、アモルファスシリコン薄膜で形成する
ことができる。１８は遮光用絶縁層である。

抵抗素子４は、ｐ型半導体層４１−不純物濃度の低い半
導体層（例えば、ｌ型半導体層）４２−ｎ型半導体層４
３と電極４５．４６で構成されている。４７は遮光用絶
縁層である。なお、光入力制御回路Ａとトランジス２８
間の接続は、導電層４８．４９でなされている。

〔発明の効果〕

以上に述べたように、請求項１．２記載の光入力制御回
路は、第２の光電変換素子により絶縁ゲート型電界効果
トランジスタのしきい値電圧の変化が抑制されるため、
正常な機能を長期にわたり発揮できるようになる。

請求項２の光入力制御回路は、通用範囲が広いから利用
価値が高い。

【図面の簡単な説明】 第１図は、この発明の一実施例の光入力制御回路をあら
れす電気回路図、第２図は、この光入力制御回路を通用
したスイッチング装置をあられす断面図、第３図は、絶
縁ゲート型電界効果トランジスタをあられす断面図、第
４図は、絶縁ゲート型電界効果トランジスタのゲート電
極の印加電圧としきい値電圧の変化の関係をあられすグ
ラフ、第５図は、従来の光入力制御回路をあられす電気
回路図である。 １・・・第１の光電変換素子　　２・・・絶縁ゲート型
電界効果トランジスタ 子　　４・・・抵抗素子 ３・・・第２の光電変摸索 第１図

Claims (1)

1. 【特許請求の範囲】 １　光入力を受けて制御出力を発生する第１の光電変換
   素子に絶縁ゲート型電界効果トランジスタが並列に接続
   され、同絶縁ゲート型電界効果トランジスタは第１の光
   電変換素子が出力中は遮断し、同出力消滅時に導通する
   ようになっている光入力制御回路において、前記絶縁ゲ
   ート型電界効果トランジスタの両出力間には前記光入力
   を受けて前記遮断のための出力を発生する第２の光電変
   換素子と抵抗素子の直列回路が並列に接続され、前記第
   ２の光電変換素子と抵抗素子の中間点が前記絶縁ゲート
   型電界効果トランジスタのゲート電極に接続されている
   ことを特徴とする光入力制御回路。 ２　第２の光電変換素子が光入力を受けて負電圧をゲー
   ト電極に与える請求項１記載の光入力制御回路。