JPS63283082A - 光結合半導体装置 - Google Patents
光結合半導体装置Info
- Publication number
- JPS63283082A JPS63283082A JP62117843A JP11784387A JPS63283082A JP S63283082 A JPS63283082 A JP S63283082A JP 62117843 A JP62117843 A JP 62117843A JP 11784387 A JP11784387 A JP 11784387A JP S63283082 A JPS63283082 A JP S63283082A
- Authority
- JP
- Japan
- Prior art keywords
- solar cell
- light
- output
- emitting diode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000010168 coupling process Methods 0.000 title description 3
- 238000005859 coupling reaction Methods 0.000 title description 3
- 238000003491 array Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000881 depressing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、出力に対して絶縁された入力信号により出力
側のオン、オフを制御するために、入力信号として光を
用い、出力側にＭＯＳ）ランジスタを用いた光結合半導
体装置に関する。
側のオン、オフを制御するために、入力信号として光を
用い、出力側にＭＯＳ）ランジスタを用いた光結合半導
体装置に関する。
この種の光結合半導体装置として、従来第２図に等価回
路を示すものが知られている。この装置では、発光ダイ
オード１からの光が誘電体分離法等でつ（られた太陽電
池アレー２１．２２に入射して光起電力を生ずる。太陽
電池２１に生じた光起電力は、逆直列接続されたエンハ
ンスメント型の出力ＭＯ３）ランジスタ３１．３２のゲ
ート・ソース間に印加される。ＭＯＳ）ランジスタ３１
．３２はそれぞ体装置として使用できる。太陽電池２２
に生じた光起電力は、デプレッシぢン型のＭＯＳ）ラン
ジスタ５のゲート・ソース間に印加される０発光ダイオ
ード１に電流を流すと太陽電池２１．２２に光起電力が
生じ、ＭＯＳトランジスタ５のゲートに負の電位が発生
し、ＭＯＳ）ランジスタロはオフする。
路を示すものが知られている。この装置では、発光ダイ
オード１からの光が誘電体分離法等でつ（られた太陽電
池アレー２１．２２に入射して光起電力を生ずる。太陽
電池２１に生じた光起電力は、逆直列接続されたエンハ
ンスメント型の出力ＭＯ３）ランジスタ３１．３２のゲ
ート・ソース間に印加される。ＭＯＳ）ランジスタ３１
．３２はそれぞ体装置として使用できる。太陽電池２２
に生じた光起電力は、デプレッシぢン型のＭＯＳ）ラン
ジスタ５のゲート・ソース間に印加される０発光ダイオ
ード１に電流を流すと太陽電池２１．２２に光起電力が
生じ、ＭＯＳトランジスタ５のゲートに負の電位が発生
し、ＭＯＳ）ランジスタロはオフする。
その結果、出力ＭＯ３）ランジスタ３１，３２のゲート
に太陽電池２１に生じた光起電力に基づく正の電位が発
生する。従って出力ＭＯ３）ランジスタ３１゜３２はオ
ンし、出力を導通させる。一方、発光ダイオード１の電
流を遮断すると、太陽電池２１．２２の光起電力は消滅
する。しかし、太陽電池アレー２１の電圧・電流特性は
第３図に示す通りで順電圧■。
に太陽電池２１に生じた光起電力に基づく正の電位が発
生する。従って出力ＭＯ３）ランジスタ３１゜３２はオ
ンし、出力を導通させる。一方、発光ダイオード１の電
流を遮断すると、太陽電池２１．２２の光起電力は消滅
する。しかし、太陽電池アレー２１の電圧・電流特性は
第３図に示す通りで順電圧■。
以下の電圧ではインピーダンスが高い。従って、出力Ｍ
Ｏ３）ランジスタ３１．３２のゲート容量に蓄えられた
電荷を放電するには長い時間必要である。
Ｏ３）ランジスタ３１．３２のゲート容量に蓄えられた
電荷を放電するには長い時間必要である。
ＭＯＳ）ランジスタ５はこの放電時間を゛短くするため
のもので、太陽電池２１の光起電力が消滅した時点で太
陽電池２２の光起電力も消滅し、ＭＯＳ）ランジスタ５
はオンする。このため、出力ＭＯＳトランジスタ３１．
３２のゲートに蓄えられた電荷は高速で放電し、高速で
のスイッチングが可能となる。なお、ＭＯＳ）ランジス
タ５は出力ＭＯ３）ランジスタのゲートを駆動するだけ
であるため小形であり、ゲート容量も小さく小電力で駆
動できるので、太陽電池２２には負荷抵抗６が接続され
ており、高速で動作させることができる。
のもので、太陽電池２１の光起電力が消滅した時点で太
陽電池２２の光起電力も消滅し、ＭＯＳ）ランジスタ５
はオンする。このため、出力ＭＯＳトランジスタ３１．
３２のゲートに蓄えられた電荷は高速で放電し、高速で
のスイッチングが可能となる。なお、ＭＯＳ）ランジス
タ５は出力ＭＯ３）ランジスタのゲートを駆動するだけ
であるため小形であり、ゲート容量も小さく小電力で駆
動できるので、太陽電池２２には負荷抵抗６が接続され
ており、高速で動作させることができる。
しかしながら、この様な素子においてコスト低減のため
、ＭＯＳ）ランジスタ５や負荷抵抗６を太陽電池アレー
２１．２２と同一チップ上に集積しようとすると、太陽
電池としては単純なＰ−Ｎ接合を形成するのみで良いに
もかかわらず、抵抗体およびチャネルの不純物濃度の制
御やゲート酸化膜の形成が必要となり、製造工程におけ
る工程数が増え、コスト低下の目的が達成されない。
、ＭＯＳ）ランジスタ５や負荷抵抗６を太陽電池アレー
２１．２２と同一チップ上に集積しようとすると、太陽
電池としては単純なＰ−Ｎ接合を形成するのみで良いに
もかかわらず、抵抗体およびチャネルの不純物濃度の制
御やゲート酸化膜の形成が必要となり、製造工程におけ
る工程数が増え、コスト低下の目的が達成されない。
本発明の目的は、このような欠点を除き、光信号により
生ずる太陽電池の光起電力による出力ＭＯＳトランジス
タの駆動回路を簡略化して低コスト化可能にし、かつス
イッチング速度の速い光結合半導体装置を提供すること
にある。
生ずる太陽電池の光起電力による出力ＭＯＳトランジス
タの駆動回路を簡略化して低コスト化可能にし、かつス
イッチング速度の速い光結合半導体装置を提供すること
にある。
上記の目的を達成するために、本発明の装置は、出力Ｍ
Ｏ３）ランジスタのゲート・ソース間に二つの太陽電池
が逆並列接続され、それぞれの太陽電池に対向して個々
に作動可能の発光素子が備えられたものとする。
Ｏ３）ランジスタのゲート・ソース間に二つの太陽電池
が逆並列接続され、それぞれの太陽電池に対向して個々
に作動可能の発光素子が備えられたものとする。
出力ＭＯ３）ランジスタは一方の太陽電池のみに光が入
射した際に、駆動ゲート電圧が印加されてオンし、他方
の太陽電池のみに光が入射した際にはその光起電力によ
り出力ＭＯ３）ランジスタのゲートに蓄えられた電荷が
吸い出され、逆の電荷が蓄えられて急速にオフし、次の
オン時には逆の動作となるため、高速スイッチング可能
となる。
射した際に、駆動ゲート電圧が印加されてオンし、他方
の太陽電池のみに光が入射した際にはその光起電力によ
り出力ＭＯ３）ランジスタのゲートに蓄えられた電荷が
吸い出され、逆の電荷が蓄えられて急速にオフし、次の
オン時には逆の動作となるため、高速スイッチング可能
となる。
第１図は本発明の一実施例の等価回路を示し、第２図と
共通の部分には同一の符号が付されている。この半導体
装置は、２個の発光ダイオード１１゜１２と２系統の直
列太陽電池アレー２Ｌ ２２とそれぞれ寄生ダイオード
４１．４２を持つ出力ＭＯ３）ランジスタ３１．３２と
からなっている。発光ダイオードおよび太陽電池アレー
は、それぞれダイオード１１からの光が太陽電池２１に
、ダイオード１２からの光が太陽電池２２に入射する構
造になっており、ダイオード１１からの光は太陽電池２
２に、ダイオード１２からの光は太陽電池２１に入射し
ない。この２系統の太陽電池２１．２２は出力ＭＯ３）
ランジスタ４１゜４２のゲート・ソース間に対し逆並列
接続されている。
共通の部分には同一の符号が付されている。この半導体
装置は、２個の発光ダイオード１１゜１２と２系統の直
列太陽電池アレー２Ｌ ２２とそれぞれ寄生ダイオード
４１．４２を持つ出力ＭＯ３）ランジスタ３１．３２と
からなっている。発光ダイオードおよび太陽電池アレー
は、それぞれダイオード１１からの光が太陽電池２１に
、ダイオード１２からの光が太陽電池２２に入射する構
造になっており、ダイオード１１からの光は太陽電池２
２に、ダイオード１２からの光は太陽電池２１に入射し
ない。この２系統の太陽電池２１．２２は出力ＭＯ３）
ランジスタ４１゜４２のゲート・ソース間に対し逆並列
接続されている。
今、出力ＭＯ３Ｉ−ランジスタがＮチャネルエンハンス
型とした場合、発光ダイオードに電流を流し、発光ダイ
オード１１に電流を流さない場合には、発光ダイオード
１２からの光１ｏによって太陽電池アレー２２に光起電
力が発生し、出力ＭＯ３）ランジスタ３１．３２のゲー
トに正の電位が加わり、出力ＭＯＳトランジスタはオン
する。また太陽電池２１には光が入射していないため、
光起電力は発生しておらず、太陽電池２２による光起電
力によって逆方向にバイアスされている。次に発光ダイ
オード１２の電流を切り、発光ダイオード１１に電流を
流すと太陽電池２２の光起電力はなくなり、出力ＭＯ３
）ランジスタのゲートに対し逆に接続された太陽電池２
１に光起電力が発生する。この光起電力により、出力Ｍ
Ｏ３）ランジスタ３１．３２のゲートに蓄えられた正の
電荷はすみやかに吸い出され、ゲートには逆に太陽電池
２１の光起電力により負の電荷が蓄えられ、出力ＭＯ３
）ランジスタ３１．３２はオフする。逆に、オフ状態か
らオン状態にする場合には、出力ＭＯ３）ランジスタ３
１．３２のゲートに蓄えられた負の電荷をすみやかに吸
出すと共に正の電荷が出力ＭＯ３）ランジスタのゲート
に蓄えられ、出力ＭＯＳトランジスタ３１．３２はオン
する。
型とした場合、発光ダイオードに電流を流し、発光ダイ
オード１１に電流を流さない場合には、発光ダイオード
１２からの光１ｏによって太陽電池アレー２２に光起電
力が発生し、出力ＭＯ３）ランジスタ３１．３２のゲー
トに正の電位が加わり、出力ＭＯＳトランジスタはオン
する。また太陽電池２１には光が入射していないため、
光起電力は発生しておらず、太陽電池２２による光起電
力によって逆方向にバイアスされている。次に発光ダイ
オード１２の電流を切り、発光ダイオード１１に電流を
流すと太陽電池２２の光起電力はなくなり、出力ＭＯ３
）ランジスタのゲートに対し逆に接続された太陽電池２
１に光起電力が発生する。この光起電力により、出力Ｍ
Ｏ３）ランジスタ３１．３２のゲートに蓄えられた正の
電荷はすみやかに吸い出され、ゲートには逆に太陽電池
２１の光起電力により負の電荷が蓄えられ、出力ＭＯ３
）ランジスタ３１．３２はオフする。逆に、オフ状態か
らオン状態にする場合には、出力ＭＯ３）ランジスタ３
１．３２のゲートに蓄えられた負の電荷をすみやかに吸
出すと共に正の電荷が出力ＭＯ３）ランジスタのゲート
に蓄えられ、出力ＭＯＳトランジスタ３１．３２はオン
する。
上記では出力ＭＯ３）ランジスタ３１．３２として、Ｎ
チャネルのものを考えたが、太陽電池アレー２１゜２２
の方向を逆にすることによりＰチャネルに対しても可能
である。また出力ＭＯ３）ランジスタを１個にした直流
用の光結合半導体装置にも実施できる。
チャネルのものを考えたが、太陽電池アレー２１゜２２
の方向を逆にすることによりＰチャネルに対しても可能
である。また出力ＭＯ３）ランジスタを１個にした直流
用の光結合半導体装置にも実施できる。
第４図は、このような半導体装置の光結合部の一例を示
し、符号は第１図の回路における符号が流用されている
。図において、例えば０．５ｆｉの厚さの透光性絶縁基
板７の一面には発光ダイオード１１、１２が固定され、
保護層８によって覆われている。基板７の他面には、そ
れぞれ２個の太陽電池で例示した太陽電池アレー２１．
２２が発光ダイオード１１．１２に対向して固定され、
導線９により直列接続され、端子９Ｌ ９２．９３が設
けられている。端子９１．９３には個別素子のＭＯＳ）
ランジスタのソース端子が、中間端子９２にはゲート端
子がそれぞれ外付けされる。両太陽電池アレー２１．２
２の間隔ｄは２ｆｉ程度あれば、発光ダイオード１１．
１２の光が対向しない太陽電池アレー２２．２１に入射
することはない。しかし、さらに間隔を狭くするには、
基板７のｄに対応する部分を不透明な材料によって形成
する。別の構造としては、透明絶縁基板をはさんで発光
ダイオードと太陽電池アレーを対向させたせのを２個つ
くり、相互を電気的に接続して用いてもよい。
し、符号は第１図の回路における符号が流用されている
。図において、例えば０．５ｆｉの厚さの透光性絶縁基
板７の一面には発光ダイオード１１、１２が固定され、
保護層８によって覆われている。基板７の他面には、そ
れぞれ２個の太陽電池で例示した太陽電池アレー２１．
２２が発光ダイオード１１．１２に対向して固定され、
導線９により直列接続され、端子９Ｌ ９２．９３が設
けられている。端子９１．９３には個別素子のＭＯＳ）
ランジスタのソース端子が、中間端子９２にはゲート端
子がそれぞれ外付けされる。両太陽電池アレー２１．２
２の間隔ｄは２ｆｉ程度あれば、発光ダイオード１１．
１２の光が対向しない太陽電池アレー２２．２１に入射
することはない。しかし、さらに間隔を狭くするには、
基板７のｄに対応する部分を不透明な材料によって形成
する。別の構造としては、透明絶縁基板をはさんで発光
ダイオードと太陽電池アレーを対向させたせのを２個つ
くり、相互を電気的に接続して用いてもよい。
本、発明によれば、２系統の太陽電池を出力ＭＯＳトラ
ンジスタのゲート・ソース間に逆並列に接続し、二つの
発光ダイオードによりこの２系統の太陽電池に相補的に
光起電力を発生することを可能としたため、相互に他の
太陽電池によって出力ＭＯＳトランジスタのゲートに蓄
えられた電荷を引き抜くことが可能となり、ゲート駆動
用のＭＯＳトランジスタや負荷抵抗等の集積を必要とせ
ずに高速で出力ＭＯ３）ランジスタをスイッチングさせ
ることができる。さらに本発明では、出力ＭＯ３）ラン
ジスタのゲートの電位は正負に振ることができる。この
ため、出力ＭＯ３）ランジスタのしきい値にばらつきが
あっても安定な高速スイ ゛ソチッグが可能となる
。
ンジスタのゲート・ソース間に逆並列に接続し、二つの
発光ダイオードによりこの２系統の太陽電池に相補的に
光起電力を発生することを可能としたため、相互に他の
太陽電池によって出力ＭＯＳトランジスタのゲートに蓄
えられた電荷を引き抜くことが可能となり、ゲート駆動
用のＭＯＳトランジスタや負荷抵抗等の集積を必要とせ
ずに高速で出力ＭＯ３）ランジスタをスイッチングさせ
ることができる。さらに本発明では、出力ＭＯ３）ラン
ジスタのゲートの電位は正負に振ることができる。この
ため、出力ＭＯ３）ランジスタのしきい値にばらつきが
あっても安定な高速スイ ゛ソチッグが可能となる
。
第１図は本発明の一実施例の等価回路図、第２図は従来
の光結合半導体装置の等価回路図、第３図は太陽電池ア
レーに光が入射していない場合の電圧電流特性線図、第
４図は本発明の一実施例における光結合部の断面図であ
る。 １１、１２：発光ダイオード、２１．２２：太陽電池ア
レー、３１．３２＝出力ＭＯ３）ランジスタ、７：透第
１図
の光結合半導体装置の等価回路図、第３図は太陽電池ア
レーに光が入射していない場合の電圧電流特性線図、第
４図は本発明の一実施例における光結合部の断面図であ
る。 １１、１２：発光ダイオード、２１．２２：太陽電池ア
レー、３１．３２＝出力ＭＯ３）ランジスタ、７：透第
１図
Claims (1)
- １）出力ＭＯＳトランジスタのゲート・ソース間に二つ
の太陽電池が逆並列接続され、それぞれの太陽電池に対
向して個々に作動可能の発光素子を備えたことを特徴と
する光結合半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62117843A JPS63283082A (ja) | 1987-05-14 | 1987-05-14 | 光結合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62117843A JPS63283082A (ja) | 1987-05-14 | 1987-05-14 | 光結合半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63283082A true JPS63283082A (ja) | 1988-11-18 |
Family
ID=14721643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62117843A Pending JPS63283082A (ja) | 1987-05-14 | 1987-05-14 | 光結合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63283082A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0298978A (ja) * | 1988-10-05 | 1990-04-11 | Kanegafuchi Chem Ind Co Ltd | 光カプラ素子 |
| JPH0591024U (ja) * | 1992-05-08 | 1993-12-10 | 日本無線株式会社 | スピーカのオン・オフ切り替え回路 |
| JP2004111413A (ja) * | 2002-09-13 | 2004-04-08 | Hochiki Corp | フォトカプラ回路 |
| DE102006010145A1 (de) * | 2006-01-27 | 2007-08-09 | Erbe Elektromedizin Gmbh | Optokopplervorrichtung und Verfahren zur Fertigung dessen |
| US7449707B2 (en) | 2005-09-05 | 2008-11-11 | Sharp Kabushiki Kaisha | Optical coupling device and electronic apparatus using same that transmits a signal with two light emitting elements and one or two light receiving elements |
-
1987
- 1987-05-14 JP JP62117843A patent/JPS63283082A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0298978A (ja) * | 1988-10-05 | 1990-04-11 | Kanegafuchi Chem Ind Co Ltd | 光カプラ素子 |
| JPH0591024U (ja) * | 1992-05-08 | 1993-12-10 | 日本無線株式会社 | スピーカのオン・オフ切り替え回路 |
| JP2004111413A (ja) * | 2002-09-13 | 2004-04-08 | Hochiki Corp | フォトカプラ回路 |
| US7449707B2 (en) | 2005-09-05 | 2008-11-11 | Sharp Kabushiki Kaisha | Optical coupling device and electronic apparatus using same that transmits a signal with two light emitting elements and one or two light receiving elements |
| DE102006010145A1 (de) * | 2006-01-27 | 2007-08-09 | Erbe Elektromedizin Gmbh | Optokopplervorrichtung und Verfahren zur Fertigung dessen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4227098A (en) | Solid state relay | |
| CA1175115A (en) | Solid state optically coupled electrical power switch | |
| US4268843A (en) | Solid state relay | |
| US4701642A (en) | BICMOS binary logic circuits | |
| KR870009550A (ko) | 고체릴레이 및 이를 제조하는 방법 | |
| US4941030A (en) | Semiconductor device | |
| EP0226395A2 (en) | Solid state relay having a thyristor discharge circuit | |
| US4916323A (en) | Optical control circuit and a semiconductor device for realizing same | |
| USRE35836E (en) | Solid state optically coupled electrical power switch | |
| JPS63283082A (ja) | 光結合半導体装置 | |
| JP3013894B2 (ja) | Ｆｅｔ装置 | |
| JPH0481894B2 (ja) | ||
| JP2522249B2 (ja) | ソリッドステ−トリレ− | |
| JPH06181431A (ja) | ソリッドステートリレー | |
| JP2681885B2 (ja) | スイッチング装置 | |
| JP2004173257A (ja) | 光結合型半導体リレー装置 | |
| JP3151488B2 (ja) | スイッチング装置 | |
| JPS63208322A (ja) | 固体リレ− | |
| JPH05167412A (ja) | 半導体リレー回路 | |
| JPH04324711A (ja) | 半導体リレー回路 | |
| JPH03244213A (ja) | 光入力制御回路 | |
| JP2002198511A (ja) | 半導体リレー | |
| JPH06268248A (ja) | 光結合型半導体リレー | |
| JPS63236411A (ja) | 固体リレ− | |
| JP2005166851A (ja) | 光結合型半導体リレー装置 |