JP2802245B2 - 光制御用半導体装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】この発明は、光により起電力
を発生する半導体装置に関する。 【０００２】 【従来の技術】光により発生する起電力を利用した光制
御回路として、図９に示した回路構成のものが用いられ
ている。このものは、第１の光電変換素子アレイＤＡ₂
と、この第１の光電変換素子アレイＤＡ₂ に並列に接続
されたノーマリィオンの電界効果トランジスタ（以下
「ＦＥＴ」と記す）Ｔ₃ と、このＦＥＴＴ₃ のゲート・
ソース間に並列に接続された第２の光電変換素子アレイ
ＤＡ₃ および抵抗性素子（ここでは電界効果トランジス
タ）Ｒとを備えたものである。第１の光電変換素子アレ
イＤＡ₂ および第２の光電変換素子アレイＤＡ₃ は、図
９にみるように、光起電力を生じる光電変換素子が複数
個、同一方向に直列に接続されてなる構成である。 【０００３】このような光制御回路を搭載した光制御用
半導体装置では、第１および第２の光電変換素子アレイ
ＤＡ₂ ，ＤＡ₃ と近接して設けられた発光素子Ｌ₁ に信
号が入力されてこの発光素子Ｌ₁ が発光すると、その光
によって前記光電変換素子アレイＤＡ₂ の両端、すなわ
ち、出力端子４０ａ，４０ｂに光起電力が発生する。発
光素子Ｌ₁ の発光を停止すると、第１の光電変換素子ア
レイＤＡ₂ の両端、すなわち、出力端子４０ａ，４０ｂ
には光起電力が印加されなくなる。 【０００４】前述したように、ノーマリィオンのＦＥＴ
Ｔ₃ のゲート・ソース間には第２の光電変換素子アレイ
ＤＡ₃ が接続されているため、このノーマリィオンのＦ
ＥＴＴ₃ は、光照射時にはゲート・ソース間に接続され
た第２の光電変換素子アレイＤＡ₃ からの光起電力によ
り遮断（開放）状態、光遮断時には導通状態となる。し
たがって、光遮断後、第１の光電変換素子アレイＤＡ₂
に残る電荷を速やかに放電させることができる。また、
光遮断時には、この第２の光電変換素子アレイＤＡ₃ に
並列に接続された前記抵抗性素子Ｒが、第２の光電変換
素子アレイＤＡ₃ 上に残る電荷をも速やかに放電するた
め、結果として、光遮断による光起電力の遮断が速やか
に行われるようになっている。 【０００５】しかしながら、上記の光制御回路を備える
半導体装置の場合、以下のような問題がある。ひとつ
は、組み立て段階に問題があり、充分な信頼性が得られ
ず、コストが高くつくということである。もうひとつ
は、光電変換素子アレイが２個必要であることである。 【０００６】従来、上記の光制御回路を備える半導体装
置を実現するにあたっては、第１および第２の光電変換
素子アレイＤＡ₂ ，ＤＡ₃ 、ノーマリィオンのＦＥＴＴ
₃ および抵抗性素子Ｒを、たとえば、別々の半導体基板
上に形成した各素子をワイヤボンディング等で結線する
ことが行われている。しかしながら、このような方法で
は、組み立てに多数の工程および部品を必要とし、十分
な信頼性が得られず、コストも高くつくことになるので
ある。 【０００７】誘電体分離基板（ＤＩ）基板の各分離島上
に、前記各素子を別々に形成することが考えられる。し
かし、この方法では部品点数は減少するものの、主とし
てＤＩ基板を作製する工程が複雑で、しかも、コストや
生産性の面からも実用的でない。図９の光制御回路で使
われている第１および第２の光電変換素子アレイＤ
Ａ₂，ＤＡ₃ は素子の確実な駆動が行えるに充分な光起
電力を発生するために複数の光電変換素子が直列に接続
されており、必要チップ面積はかなり広くなる。したが
って、光電変換素子アレイが２個あると、集積化を行っ
てもチップ面積が大きく、１枚のウエハで取れるチップ
の数が少ない等によりコストが高くなり、やはり実用性
を損ねることになる。 【０００８】 【発明が解決しようとする課題】この発明は、以上の問
題に鑑みてなされたものであって、受光中の蓄積電荷の
放電機能を果たせる回路を簡単に実現させられる上、コ
ストや生産性の面での向上が図れ、さらに、組み立て工
数が少なく信頼性をも高められる実用性の顕著な光制御
用半導体装置を提供することを課題とする。 【０００９】 【課題を解決するための手段】前記課題を解決するた
め、この発明にかかる光制御用半導体装置は、スイッチ
ング装置の受光部として使用される。表面にスイッチン
グ素子が形成され、その上から絶縁層で覆われてなる基
板に、制御電極および一対の出力電極を有するトランジ
スタと、光起電力を生じる複数の光電変換素子が同一の
方向に直列に接続されてなる光電変換素子アレイと、当
該光電変換素子アレイが受光中には受光中となり遮断中
には遮断中となるように形成された光導電素子と、抵抗
性素子とが、半導体層部分では少なくともその一部が同
一層構成を有するように形成されている。前記スイッチ
ング素子のゲート・ソース間に、前記トランジスタの一
方の出力電極と他方の出力電極とが接続され、前記トラ
ンジスタの一方の出力電極と他方の出力電極との間に、
前記光電変換素子アレイが接続され、前記光導電素子の
一端が前記トランジスタの制御電極に接続されていると
ともに他端が前記トランジスタの一方の出力電極に接続
され、前記抵抗性素子の一端が前記トランジスタの制御
電極に接続されているとともに他端が前記トランジスタ
の他方の出力電極に接続されている。 【００１０】以下、この発明を、図面を参照しつつ具体
的に説明する。図１および図２は、それぞれ、この発明
の光制御用半導体装置（以下、適宜「半導体装置」と略
記する）が用いられる光制御回路をあらわす。図１の光
制御回路は、光電変換素子アレイＤＡ₁ と、薄膜トラン
ジスタ（以下、「ＴＦＴ」と記す）Ｔ₁ とを備え、この
光電変換素子アレイＤＡ₁ がＴＦＴＴ₁ のソースＳ・ド
レインＤ間に並列に接続されている。ＴＦＴＴ₁ の制御
電極Ｇ・ドレインＤ間には、光遮断された光導電素子Ｒ
Ａ₁ が、そして、ＴＦＴＴ₁ の制御電極Ｇ・ソースＳ間
には、光遮断されていない光導電素子ＲＡ₂ が、それぞ
れ、接続されている。このように、この発明の半導体装
置を用いる光制御回路では、図１や図２にみるように、
光電変換素子アレイの数が１個であって、光起電力を生
じる光電変換素子が複数個、同じ方向に直列に接続され
てなる構成のアレイである。 【００１１】このような回路構成において、光が照射さ
れると、それによって光電変換素子アレイＤＡ₁ の両端
に光起電力が発生する。それとともに、光遮断されてい
ない光導電素子ＲＡ₂ もこの光によって低抵抗状態とな
る。一方、光遮断された光導電素子ＲＡ₁ は、光の照射
に関係なく、常に高抵抗状態であるため、結果として、
前記光電変換素子アレイＤＡ₁ と並列に接続されたＴＦ
ＴＴ₁ の制御電極Ｇ・ソースＳ間の電位差はほぼ０とな
る。このため、このＴＦＴＴ₁ のソースＳ・ドレインＤ
間は高抵抗状態となり、出力端子１，１間に電圧が発生
する。つまり、光遮断された光導電素子ＲＡ₁ は光が届
かず光照射の有無にかかわらず抵抗は一定の抵抗性素子
である。 【００１２】光制御回路では、光が遮断されると、光電
変換素子アレイＤＡ₁ の発生する光起電力は低下し、そ
れとともに、光遮断されてはいない光導電素子ＲＡ₂ は
光遮断された光導電素子ＲＡ₁ よりも相対的に高抵抗状
態となる。そうすると、ＴＦＴＴ₁ の制御電極Ｇ・ソー
スＳ間に電位差が発生するので、このＴＦＴＴ₁ のソー
スＳ・ドレインＤ間が低抵抗状態となる。このため、前
記光電変換素子アレイＤＡ₁ に蓄積された電荷がこのＴ
ＦＴＴ₁ のソースＳ・ドレインＤ間を通って直ちに放電
され、光遮断後、速やかに光起電力の遮断が行われるよ
うになっている。 【００１３】なお、図の例は、ＴＦＴＴ₁ がＮチャネル
である場合を示しているが、これは、Ｐチャネルであっ
ても構わない。ＴＦＴＴ₁ がＰチャネルである場合に
は、光電変換素子アレイＤＡ₁ ，光遮断された光導電素
子ＲＡ₁ および光遮断されていない光導電素子ＲＡ
₂ を、図２にみるように接続してやればよい。また、図
１と図２の光制御回路では、２つの光導電素子として、
光遮断されたものＲＡ₁ と光遮断されていないものＲＡ
₂ とを用いていたが、２つとも光遮断されていない光導
電素子であってもよい。その場合には、２つの光導電素
子の光照射，光遮断による導電性の変化率を異ならせる
ようにすれば、２つとも光遮断されていない光導電素子
であっても、図１と図２の光制御回路と同様の働きをも
った回路を構成することができるのである。つまり、抵
抗性素子のうちには、抵抗変化を伴う光導電素子も含ま
れているのである。 【００１４】図１や図２の光制御回路では、ＴＦＴＴ₁
による遮光時の蓄積電荷の迅速な放電機能はしっかりと
維持され、しかも、光電変換素子アレイは１個であり、
後述の如く、少なくともＴＦＴＴ₁ と光電変換素子アレ
イＤＡ₁ の二つが無理なく集積化されたこの発明の半導
体装置と、必要な場合でも組み付け簡単な２端子素子で
ある光導電素子・抵抗性素子を組み立てるだけなので、
組み立ての際の部品点数と工程は少なく、コスト・生産
面でも問題なくなる。 【００１５】この発明の光制御用半導体装置では、先に
述べたように、ひとつの基板上に、制御電極および一対
の出力電極を有するトランジスタと、光起電力を生じる
複数の光電変換素子が同一の方向に直列に接続されてな
る光電変換素子アレイとの少なくとも２つの薄膜素子
が、半導体層部分では少なくともその一部が同一層構成
を有するように形成されており、かつ、前記基板上にお
いて、前記トランジスタの一方の出力電極と他方の出力
電極の間に光電変換素子アレイが接続されている構成と
する必要がある。このようにすれば、殆ど同一工程で同
一基板上にこの両素子を形成することができるようにな
るからである。 【００１６】この発明の光制御用半導体装置では、上に
加えて、基板上には、薄膜素子たる光導電素子も、この
光導電素子とトランジスタおよび光電変換素子アレイの
少なくとも３つの薄膜素子が半導体層部分では少なくと
もその一部が同一層構成を有するとともに前記光電変換
素子アレイの受光中は光導電素子自身も受光中となり、
前記光電変換素子アレイの遮光中は光導電素子自身も遮
光中となるように形成されており、かつ、前記基板上に
おいて、前記光導電素子の一端が前記トランジスタの制
御電極に接続されているとともに他端が前記トランジス
タの一方の出力電極に接続されている形態や、さらに、
これに加えて、基板上には、薄膜素子たる抵抗性素子
も、この抵抗性素子とトランジスタ、光電変換素子アレ
イおよび光導電素子の４つの薄膜素子が半導体層部分で
は少なくともその一部が同一層構成を有するように形成
されており、かつ、前記基板上において、前記抵抗性素
子の一端が前記トランジスタの制御電極に接続されてい
るとともに他端が前記トランジスタの前記光導電素子が
接続された側とは反対側の他方の出力電極に接続されて
いる形態をとることはより有用であることは言うまでも
ない。 【００１７】この発明の半導体装置におけるトランジス
タや光電変換素子アレイを含む各素子の構造は、この発
明では特に限定されず、前述の如く、トランジスタおよ
び光電変換素子アレイが少なくとも前述の如き構造とな
っていればよいのであるが、例えば、以下のような構造
が、この発明に好ましいものとしてあげられる。ＴＦＴ
Ｔ₁ としては、制御電極と、前記制御電極に接して設け
られた第１導電型半導体層、チャネル領域となる半導体
層、および、前記制御電極に対応する部分で互いに離間
された２つの第２導電型半導体層の各層を積み重ね、そ
の上に前記２つの第２導電型半導体層に接するように２
つの電極が形成されて基板上に構成されており、かつ、
前記制御電極に加えられた電圧により前記チャネル領域
である半導体層を流れる電流値を制御する形態のものが
好ましく、図３〜図５は、この好ましい形態のＴＦＴＴ
₁ の構造をあらわしている。 【００１８】このＴＦＴＴ₁ は、基板２上の一部に形成
された制御電極３を含む前記基板２の表面に、第１導電
型（たとえばＰ型）の半導体層４，チャネル領域となる
ｉ型半導体層５、および、前記制御電極３に対応する部
分で互いに離間されたソースＳおよびドレインＤとなる
２つの第２導電型（たとえばＮ型）半導体層６ａ，６ｂ
の欠く薄膜を積み重ね、その上に前記２つの第２導電型
半導体層６ａ，６ｂに接するようにソース電極７および
ドレイン電極８が形成されて構成されている。そして、
前記制御電極３に加えられた電圧により前記チャネル領
域であるｉ型半導体層５を流れる電流値を制御するよう
になっている。ここで制御電極３は、基板２の表面から
離れて、半導体層４と共に半導体層５の上表面に形成を
限定された形で設けられていてもよい。又ＴＦＴＴ₁ を
構成する薄膜は光電変換素子アレイよりも層数が多くて
も少なくてもよい。 【００１９】図６は、この発明の半導体装置を構成する
各素子のうち、光遮断されてない光導電素子ＲＡ₂ の構
造をあらわしている。この光遮断されていない光導電素
子ＲＡ₂ は、基板２の表面に、第１導電型半導体層９，
光導電性半導体領域となるｉ型半導体層１０、第２導電
型半導体層１１、および、互いに離間された１対の電極
となる２つの電極１２ａ，１２ｂの各薄膜を積み重られ
て構成されている。この光遮断されていない光導電素子
ＲＡ₂ における光遮断および光照射による抵抗の変化は
概略以下のようにして行われる。 【００２０】すなわち、前記２つの電極層１２ａ，１２
ｂに電圧が印加されると、それが第２導電型半導体層１
１を通って流れようとする。ところが、この第２導電型
半導体層１１は厚みが１００〜３００Å程度と非常に薄
いため、この第２導電型半導体層１１に隣接した光導電
性半導体領域１０をも通ろうとする。この光導電性半導
体領域１０に、光を照射すると電子および正孔が発生し
て、それが前記電流の流れを助けるため、電極層１２
ａ，１２ｂ間は低抵抗状態となる。なお、この状態で
は、発生した電子は第１導電型半導体層９と第２導電型
半導体層１１のうちＮ型半導体層へ、正孔は上記半導体
層のうちＰ型半導体層へ、それぞれ移動するため、電子
と正孔の再結合が少なく、電極層１２ａ，１２ｂ間は高
導電性となる。 【００２１】光を遮断すると、電子や正孔は発生しなく
なるため、光導電性半導体領域１０は高抵抗状態とな
る。したがって、２つの電極層１２ａ，１２ｂ間に電圧
が印加されても、第２導電型半導体層１１でしか電流を
流すことができなくなり、電極層１２ａ，１２ｂ間は高
抵抗状態となる。なお、第２導電型半導体層１１を互い
に離間した２つの半導体層とし、この２つの半導体層上
に２つの電極層１２ａ，１２ｂを形成する、すなわち、
第２導電型半導体層１１を分断すれば、光遮断時の抵抗
値を非常に高くすることもできるようになる。この場
合、２つの電極層間では、光導電性半導体領域が、図６
の如く、第２導電型半導体層１１を介して間接的な露出
状態ではなく、光に対して直接的な露出状態となる。 【００２２】光遮断された光導電素子ＲＡ₁ は、以上の
ような光遮断されていない光導電素子ＲＡ₂ の表面に、
光遮断可能な絶縁膜を形成することにより得ることがで
きる。したがって、光遮断されていない光導電素子ＲＡ
₂ と光遮断された光導電素子ＲＡ₁ とは、同一の工程
で、最後に光遮断可能な絶縁膜を形成するか形成しない
かの違いだけで、同一基板上に形成することができる。
また、図を見ればわかるように、この光導電素子Ｒ
Ａ₁ ，ＲＡ₂ は、前記ＴＦＴＴ₁ と、その層構成が全く
同じである。したがって、ＴＦＴＴ₁ とこの光導電素子
ＲＡ₁ ，ＲＡ₂ とは、同一の薄膜形成工程で同時に製造
することが可能である。 【００２３】しかも、このようにして得られた光遮断さ
れてない光導電素子ＲＡ₂ と光遮断された光導電素子Ｒ
Ａ₁ とは、単に最上層に光遮断可能な絶縁膜を形成する
かしないかの違いだけで、光照射時と光遮断時の相対的
抵抗値の上下関係を逆転させることができるものである
ため、精密な抵抗値の調整が不要であり、簡単に形成す
ることができるものである。 【００２４】なお、図の例では、２つの電極層１２ａ，
１２ｂが光導電素子の最上層に形成されていたが、これ
は、各層の最下層、すなわち、基板２と第１導電型半導
体層９との間に形成されるようであってもよい。この発
明の光制御用半導体装置における各素子のうち、光電変
換素子アレイＤＡ₁ の構造も、特に限定されないが、例
えば、後述する図７の実施例に使用されているような構
造のものを用いることができる。なお、この図７の実施
例は、スイッチング装置の受光部に使用する半導体装置
の場合を示している。この図７の実施例についての全体
の説明は、あとで行う。 【００２５】光電変換素子アレイＤＡ₁ は、基板２の一
部である絶縁層２１上に、光電変換素子アレイＤＡ₁ に
必要な光電変換素子Ｄ₁ …の数だけの導電性薄膜（Ｎｉ
−Ｃｒあるいは透明導電膜）１３…が形成され、その上
に、複数の光電変換素子Ｄ₁が形成されたものである。
各光電変換素子Ｄ₁ は、前記導電性薄膜１３上に、アモ
ルファスシリコン等からなる第１導電型（たとえばＰ
型）半導体層１４、ｉ型半導体層１５、第２導電型（た
とえばＮ型）半導体層１６がこの順に積層され、さらに
その上に、Ｉｎ₂ Ｏ₃ 等の電極用透明導電膜１７が設け
られた、いわゆる、ＰＩＮ型のものである。電極用透明
導電膜１７は、図にみるように、隣接する光電変換素子
Ｄ₁ の導電性薄膜１３と接触しており、このことによっ
て複数の光電変換素子Ｄ₁ …が同一方向に直列に接続さ
れていていて、光電変換素子アレイＤＡ₁ が構成されて
いる。 【００２６】このような光電変換素子Ｄ₁ が複数接続さ
れた光電変換素子アレイＤＡ₁ は、各光電変換素子Ｄ₁
の層構成が、図にみるように、前記２つの光導電素子Ｒ
Ａ₁，ＲＡ₂ やＴＦＴＴ₁ と全く同一である。このた
め、この光導電素子ＲＡ₁ ，ＲＡ₂ とＴＦＴＴ₁ と光電
変換素子アレイＤＡ₁ を構成する複数の光電変換素子Ｄ
₁ は、全く同一の薄膜形成工程によって製造することが
可能となる。すなわち、以上に示した各構成の素子を使
用すれば、図１や図２の光制御回路を構成する各素子を
全て同一工程で形成することができるのである。 【００２７】なお、光電変換素子アレイＤＡ₁ を構成す
る複数の光電変換素子Ｄ₁ としては、以上のようなＰＩ
Ｎ型の他に、Ｐ型の半導体層とＮ型の半導体層とを積み
重ねたＰＮ接合によるものも考えられる。このようなＰ
Ｎ接合による光電変換素子Ｄ₁ は、先のＰＩＮ型のよう
に、光導電素子ＲＡ₁ ，ＲＡ₂ と全く同一の工程によっ
て製造することは出来ないが、１層形成工程のみを省け
ばよいのであるから、やはり、ほぼ同一の工程で形成す
ることができる。 【００２８】 【作用】この発明の光制御用半導体装置では、ひとつの
基板上にトランジスタと同トランジスタの出力電極間に
接続済の１個の光電変換素子アレイを備えており、前記
トランジスタを利用して光電変換素子アレイの受光中に
蓄積された電荷の放電する機能を果たせる回路が簡単に
実現できる。なぜなら、図１ないし図２の如く、トラン
ジスタの制御電極と各出力電極の間にそれぞれ光導電素
子と抵抗性素子を接続するだけで、光遮断時に、トラン
ジスタを導通させて受光中の蓄積電荷を迅速に放電させ
る機能をもつ回路が構成されるからである。 【００２９】そして、このように、この発明の光制御用
半導体装置では、受光中の蓄積電荷を迅速に放電させる
機能をもつ回路が必要設置面積の大きい光電変換素子ア
レイ１個あればすむため、チップ面積が大きくならず集
積化が無理なく図れてコスト上の問題を起こさずに部品
点数を減らせられるし、組み立て過程での工程も少なく
でき、その上、トランジスタと同電変換素子アレイは半
導体層部分では少なくともその一部が同一層構成を有す
るように形成されているため、殆ど同一の工程で製造で
きる。 【００３０】この発明の光制御用半導体装置は、複雑な
方のトランジスタや光電変換素子アレイの方は接続が済
んでおり、あとは簡単な基本的には２端子素子である光
導電素子と抵抗性素子の接続があるだけであり、部品点
数や組み立て工程での接続個所が少ないため、製造段階
での欠陥発生の機会は減る。光導電素子、あるいは、抵
抗性素子が、トランジスタや光電変換素子アレイと共に
同じ基板に半導体層部分では少なくともその一部が同一
層構成を有するように接続形成されておれば、回路機能
の面や組み立ての面でより一層の向上がみられる。 【００３１】 【発明の実施の形態】続いて、この発明にかかる光制御
用半導体装置の実施形態を、図面を参照しながら説明す
る。図７は、前述したように、この発明の一実施例であ
る図１または図２の回路構成の、光により起電力を発生
する半導体装置を、スイッチング装置の受光部に使用す
る場合を示している。 【００３２】このスイッチング装置は、図８にみるよう
に、この発明の光制御用半導体装置（図中一点鎖線で囲
んだ部分）の出力端子１，１をスイッチング素子Ｔ₂ の
ゲート・ソース間に接続してなる受光部と、発光素子Ｌ
₁ を備えた発光部とによって構成されている。入力側で
ある前記発光素子Ｌ₁ に、入力端子１８，１８より信号
を入力し、この発光素子Ｌ₁ を発光させると、それによ
って、前述したような機構でもって、光により起電力が
発生する半導体装置の出力端子１，１に光起電力が発生
する。そうすると、この出力端子１，１に繋がれたスイ
ッチング素子Ｔ₂ のゲート・ソース間に電圧が印加さ
れ、スイッチング素子Ｔ₂ のソース・ドレイン間がＯＮ
状態となり、このスイッチング装置の出力端子１９，１
９間がＯＮ状態となる。入力端子１８，１８への信号の
入力をやめると、前述した機構により、光電変換素子ア
レイＤＡ₁ の光起電力が停止するとともに、光遮断され
ていない光導電素子ＲＡ₂ が光遮断された光導電素子Ｒ
Ａ₁ よりも相対的に高抵抗状態となって、ＴＦＴＴ₁ の
ソース・ドレイン間がＯＮ状態となる。そして、前記光
電変換素子アレイＤＡ₁ やスイッチング素子Ｔ₃ のゲー
ト・ソース間に蓄積された電荷が、このＴＦＴＴ₁ を通
って放電されるため、速やかに、このスイッチング装置
の出力端子１９，１９間がＯＦＦ状態となるのである。 【００３３】以上のような働きをするスイッチング装置
の受光部は、図７のように構成される。すなわち、第２
導電型の低抵抗領域２２ａと、高抵抗領域２２ｂとを有
する半導体基板２２の前記高抵抗領域２２ｂ側の表面
に、第１導電型不純物領域であるＰ層２３…が互いに離
間して形成されている。各Ｐ層２３…内の表面には、さ
らに、第２導電型不純物領域であるＮ⁺ 層２４…が、そ
れぞれ、２つずつ互いに離間して形成されている。以上
各不純物領域が形成された半導体基板２２の表面上に
は、絶縁膜２５ａを介して、前記各Ｐ層２３…の間を繋
ぐように、PolyＳｉ等からなる電極２６…が設けられて
いる。そして、この電極２６を絶縁ゲートＧ、前記Ｎ⁺
層２４をソースＳ、各Ｐ層２３のまわりのＮ型の半導体
基板２２をドレインＤ、前記Ｎ⁺ 層２４とＮ型の半導体
基板２２とで挟まれたＰ層２３をチャネルとして、複数
の二重拡散型のスイッチング素子Ｔ₂ が形成されてい
る。このような二重拡散型のスイッチング素子Ｔ₂ で
は、そのチャネル長が、Ｎ型の半導体基板２２とＮ⁺ 層
２４とによって挟まれたＰ層２３の厚み、すなわち、半
導体基板２２へのＰ層２３とＮ⁺ 層２４との拡散状態に
よって規定されるため、ホトリソグラフィ技術によら
ず、短くすることができ、高耐圧，高速特性を実現する
ことができるものである。 【００３４】各電極２６の上面には、保護膜を兼ねた絶
縁膜２５ｂが形成されており、その上に各スイッチング
素子Ｔ₂ 間にわたってＡｌ等の導電性薄膜２７が形成さ
れている。この導電性薄膜２７は、図にみるように、各
Ｎ⁺ 層２４…および各Ｐ層２３…とコンタクトしてお
り、ソース電極として使用されるものである。一方、各
電極２６…は図示していないところで互いに接続されて
おり、また、各スイッチング素子Ｔ₂ のドレインは前述
したように１つの半導体基板２２の一部であるため、こ
れも、電気的に接続されている。したがって、各スイッ
チング素子Ｔ₂ は並列に接続されていることになる。 【００３５】以上のようにスイッチング素子Ｔ₂ …が形
成され、接続された半導体基板２２には、前記スイッチ
ング素子Ｔ₂ を覆うように、前記絶縁層２１が形成され
ている。そして、この絶縁層２１から前記半導体基板２
２までの部分によって、この薄膜の半導体装置を形成す
るための基板２が構成されるのである。このような基板
２上、すなわち、絶縁層２１は、前述したように、トラ
ンジスタＴＦＴＴ₁ はＰ型半導体層４、ｉ型半導体層５
およびＮ型半導体層６ａ，６ｂからなる半導体層、光電
変換素子アレイＤＡ₁ はＰ型半導体層１４、ｉ型半導体
層１５およびＮ型半導体層１６からなる半導体層、光導
電素子ＲＡ₂ はＰ型半導体層９、ｉ型半導体層１０およ
びＮ型半導体層１１からなる半導体層、抵抗性素子ＲＡ
₁ と光導電素子ＲＡ₂ は、Ｐ型半導体層９、ｉ型半導体
層１０およびＮ型半導体層１１からなる半導体層と同じ
層構成となるＰＩＮの各層をこの順に積層形成してなる
ものである。図では、左から、ＴＦＴＴ₁ ，３つの光電
変換素子Ｄ₁ …からなる光電変換素子アレイＤＡ₁ 、光
遮断されていない光導電素子ＲＡ₂、そして光遮断され
た光導電素子ＲＡ₁ 、の順に各素子が形成されている。 【００３６】光電変換素子アレイＤＡ₁ の一方の末端で
ある左はしの光電変換素子Ｄ₁ の導電性薄膜１３は、図
にみるように、左側に形成されたＴＦＴＴ₁ のドレイン
電極８と接続されており、更に、スイッチング素子Ｔ₂
のゲート電極２６とも、導電層２７ａを介して接続され
ている。導電層２７ａは、導電性薄膜２７と同時に、こ
の導電性薄膜２７と接触しないように形成されているも
のである。また、前記ＴＦＴＴ₁ のドレイン電極８は図
中に示したように、光電変換素子アレイＤＡ₁の右側に
形成された、光遮断された光導電素子ＲＡ₁ の一方の電
極１２ｂとも接続されている。 【００３７】光電変換素子アレイＤＡ₁ のもう一方の末
端である右はしの光導電素子Ｄ₁ の透明導電膜１７は、
前記導電性薄膜１３と同時に形成された導電層１３ａを
介して、前記ＴＦＴＴ₁ のソース電極７、各スイッチン
グ素子Ｔ₂ …のソース電極である導電性薄膜２７、およ
び、右側に形成された光遮断されていない光導電素子Ｒ
Ａ₂ の一方の電極１２ｂと接続されている。この光遮断
されていない光導電素子ＲＡ₂ のもう一方の電極１２ａ
は、その隣の光遮断された光導電素子ＲＡ₁ の電極１２
ａと一体となって、互いに接続された状態となっている
とともに、図中に示したように、前記ＴＦＴＴ₁ の制御
電極３とも接続されている。なお、図中３０は、光導電
素子ＲＡ₁ やＴＦＴＴ₁ を光遮断するための光遮断可能
をあらわしている。 【００３８】以上のような構成からなるこの実施例を等
価的にあらわすと図８の回路となるのである。なお、こ
れでは、以上の図の実施例にもとづいてのみ、この発明
を説明してきたが、この発明は以上の実施例に限定され
るものではない。たとえば、以上の実施例では、第１導
電型がＰ型で第２導電型がＮ型であったが、これは逆で
あってもよい。半導体装置に関して言えば、ひとつの基
板上に、制御電極および一対の出力電極を有するトラン
ジスタと、光起電力を生じる複数の光電変換素子が同一
の方向に直列に接続されてなる光電変換素子アレイとの
少なくとも２つの薄膜素子が、半導体層部分では少なく
ともその一部が同一層構成を有するように形成されてお
り、かつ、前記基板上において、前記トランジスタの一
方の出力電極と他方の出力電極の間に光電変換素子アレ
イが接続されているのであれば、その他の構成には特に
限定されないのである。 【００３９】 【発明の効果】この発明の光制御用半導体装置は、以上
に説明した構成を備えることにより、下記の効果を奏す
ることが出来、実用性が顕著である。 効果Ａ：光電変換素子アレイの受光中の蓄積電荷の放電
機能を果たせる回路を簡単に実現させられる。 【００４０】これは、トランジスタの制御電極と各出力
電極の間にそれぞれ光導電素子と抵抗性素子を接続する
だけで、光遮断時に、トランジスタを導通させて受光中
の蓄積電荷を迅速に放電させる機能をもつ回路が構成さ
れるからである。 効果Ｂ：コストや生産性の面での向上が図れる。 これは、必要設置面積の大きな光電変換素子アレイは１
個あればすむため、チップ面積が大きくならず集積化が
無理なく図れてコスト上の問題を起こさずに部品点数を
減らせられるし、組み立て過程での工程も少なくでき、
その上、トランジスタと同電変換素子アレイは半導体層
部分では少なくともその一部が同一層構成を有するよう
に形成されているため、殆ど同一の工程で製造できるか
らである。 【００４１】 効果Ｃ：信頼性を高められる。 これは、複雑な方のトランジスタや光電変換素子アレイ
の方は接続が済んでおり、あとは簡単な基本的には２端
子素子である光導電素子と抵抗性素子の接続があるだけ
であり、部品点数や組み立て工程での接続個所が少ない
ため、製造段階での欠陥発生の機会が少なくなるからで
ある。

【図面の簡単な説明】 【図１】図１は、この発明の半導体装置が用いられる光
制御回路を示す回路図。 【図２】図２は、この発明の半導体装置が用いられる他
の光制御回路を示す回路図。 【図３】図３は、この発明の半導体装置のＴＦＴＴ₁ の
構造例を示す説明図。 【図４】図４は、この発明の半導体装置のＴＦＴＴ₁ の
他の構造例を示す説明図。 【図５】図５は、この発明の半導体装置のＴＦＴＴ₁ の
他の構造例を示す説明図。 【図６】図６は、この発明の半導体装置の光導電素子の
構造例を示す説明図。 【図７】図７は、この発明の実施例たる半導体装置を用
いたスイッチング装置を示す説明図。 【図８】図８は、図７のスイッチング装置の等価回路
図。 【図９】図９は、従来の光制御回路を示す回路図。 【符号の説明】 １ 出力端子 ２ 基板 Ｔ₁ 薄膜トランジスタ Ｔ₂ スイッチング素子 Ｄ₁ 光電変換素子 ＤＡ₁ 光電変換素子アレイ ＲＡ₁ 抵抗性素子 ＲＡ₂ 光導電素子

フロントページの続き (72)発明者 柿手 啓治 大阪府門真市大字門真1048番地 松下電 工株式会社内 審査官 粟野 正明 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 27/14 H01L 31/12 H03K 17/78

Claims (1)

1. (57)【特許請求の範囲】 １．表面にスイッチング素子が形成され、その上から絶
   縁層で覆われてなる基板に、 制御電極および一対の出力電極を有するトランジスタ
   と、 光起電力を生じる複数の光電変換素子が同一の方向に直
   列に接続されてなる光電変換素子アレイと、 当該光電変換素子アレイが受光中には受光中となり遮断
   中には遮断中となるように形成された光導電素子と、 抵抗性素子とが、 半導体層部分では少なくともその一部が同一層構成を有
   するように形成されており、 前記スイッチング素子のゲート・ソース間に、前記トラ
   ンジスタの一方の出力電極と他方の出力電極とが接続さ
   れ、 前記トランジスタの一方の出力電極と他方の出力電極と
   の間に、前記光電変換素子アレイが接続され、 前記光導電素子の一端が前記トランジスタの制御電極に
   接続されているとともに他端が前記トランジスタの一方
   の出力電極に接続され、 前記抵抗性素子の一端が前記トランジスタの制御電極に
   接続されているとともに他端が前記トランジスタの他方
   の出力電極に接続されており、 スイッチング装置の受光部として使用される光制御用半
   導体装置。 ２．前記トランジスタが、 薄膜素子からなり、 前記制御電極と、前記制御電極に接して設けられた第１
   導電型半導体層、チャネル領域となる半導体層、およ
   び、前記制御電極に対応する部分で互いに離間された２
   つの第２導電型半導体層の各層が積み重ねられ、その上
   に前記２つの第２導電型半導体層に接するように２つの
   電極が形成されて基板上に構成されており、 かつ、前記制御電極に加えられた電圧により前記チャネ
   ル領域である半導体層を流れる電流値が制御される半導
   体素子である請求項１に記載の光制御用半導体装置。