JP2514095B2 - フォトトライアック - Google Patents
フォトトライアックInfo
- Publication number
- JP2514095B2 JP2514095B2 JP1246697A JP24669789A JP2514095B2 JP 2514095 B2 JP2514095 B2 JP 2514095B2 JP 1246697 A JP1246697 A JP 1246697A JP 24669789 A JP24669789 A JP 24669789A JP 2514095 B2 JP2514095 B2 JP 2514095B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- type
- concentration
- cathode
- type substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、水平方向の接合を利用したフォトトライア
ック，の転流素子の動作を確実にさせるためのものであ
る。
ック，の転流素子の動作を確実にさせるためのものであ
る。
（従来の技術） 以下は転流素子の一例として、フォトトライアックに
ついて説明する。
ついて説明する。
第２図は従来のフォトトライアックの略断面図であ
る。例えばシリコンのＮ型基板１の表面には、Ｎ型のカ
ソード拡散領域K1と、これを包囲するＰ型のＰゲート拡
散領域P1と、これらから離れて位置するＰ型のカソード
拡散領域A1、及びこれらと対称にＮ型のカソード拡散領
域K2と、これを包囲するＰ型のＰゲート拡散領域P2とア
ノード拡散領域A2が配設されている。端子T1がアノード
拡散領域A1とカソード拡散領域K2に接続され、端子T2が
アノード拡散領域A2とカソード拡散領域K1に接続されて
いる。また、Ｎ型基板１の裏面には、カソード拡散領域
K1及びK2と同時に形成される同じ濃度のＮ型拡散領域３
が、全面にわたり形成されている。カソード拡散領域K
1,K2及びＮ型拡散領域３の表面濃度は５×1020cm-3以
上、また、Ｎ型基板１の濃度は、一般に1013〜1015cm-3
である。
る。例えばシリコンのＮ型基板１の表面には、Ｎ型のカ
ソード拡散領域K1と、これを包囲するＰ型のＰゲート拡
散領域P1と、これらから離れて位置するＰ型のカソード
拡散領域A1、及びこれらと対称にＮ型のカソード拡散領
域K2と、これを包囲するＰ型のＰゲート拡散領域P2とア
ノード拡散領域A2が配設されている。端子T1がアノード
拡散領域A1とカソード拡散領域K2に接続され、端子T2が
アノード拡散領域A2とカソード拡散領域K1に接続されて
いる。また、Ｎ型基板１の裏面には、カソード拡散領域
K1及びK2と同時に形成される同じ濃度のＮ型拡散領域３
が、全面にわたり形成されている。カソード拡散領域K
1,K2及びＮ型拡散領域３の表面濃度は５×1020cm-3以
上、また、Ｎ型基板１の濃度は、一般に1013〜1015cm-3
である。
Ｎ型基板１の裏面にＮ型拡散領域３を形成する目的
は、アノード拡散領域A1,A2、Ｎ型基板１、Ｐゲート拡
散領域P1,P2からなるラテラルPNPトランジスタのhFEを
大きくし、かつフォトダイオードとしての光感度IPDを
向上させ、双方によりフォトトライアックの点弧のため
の光感度を向上させることができる。さらに、hFEを大
きくできるため、フォトトライアックの応答を遅くし
（応答速度はhFEに比例する）、急峻なパルスに対する
誤動作を防止する（高dV/dt耐量）利点もある。
は、アノード拡散領域A1,A2、Ｎ型基板１、Ｐゲート拡
散領域P1,P2からなるラテラルPNPトランジスタのhFEを
大きくし、かつフォトダイオードとしての光感度IPDを
向上させ、双方によりフォトトライアックの点弧のため
の光感度を向上させることができる。さらに、hFEを大
きくできるため、フォトトライアックの応答を遅くし
（応答速度はhFEに比例する）、急峻なパルスに対する
誤動作を防止する（高dV/dt耐量）利点もある。
この理由は、Ｎ型基板１の裏面に高濃度のＮ型拡散領
域３すなわちN+層を形成すると、Ｎ型基板１の少数キャ
リアのライフタイムが大きくなるためである。つまり、
このN+層がないと、少数キャリアはＮ型基板１の裏面で
再結合し易いが、N+層があると反射するため、等価的ラ
イフタイムが大きくなる。従って光感度IPDも大きくな
る。一般にBSF効果といわれている。
域３すなわちN+層を形成すると、Ｎ型基板１の少数キャ
リアのライフタイムが大きくなるためである。つまり、
このN+層がないと、少数キャリアはＮ型基板１の裏面で
再結合し易いが、N+層があると反射するため、等価的ラ
イフタイムが大きくなる。従って光感度IPDも大きくな
る。一般にBSF効果といわれている。
（発明が解決しようとする課題） しかしながら、前述の従来の構造では、正孔のライフ
タイムが長いため、転流特性が悪いという欠点がある。
すなわち、N+層とカソード拡散領域の不純物の濃度が等
しいため、hFEとdV/dtに関しては満足できるが、転流特
性は不充分であった。
タイムが長いため、転流特性が悪いという欠点がある。
すなわち、N+層とカソード拡散領域の不純物の濃度が等
しいため、hFEとdV/dtに関しては満足できるが、転流特
性は不充分であった。
例えば、アノード拡散領域A1、Ｎ型基板１、Ｐゲート
拡散領域P1、カソード拡散領域K1からなる第一のチャネ
ルCh1が導通していた交流の半サイクル後、アノード拡
散領域A2、Ｎ型基板１、Ｐゲート拡散領域P2、カソード
拡散領域K2からなる第二のチャネルCh2に印加される電
圧の立ち上がりが急な場合、光の入射がない場合でも、
余剰の正孔によって第二のチャネルCh2が導通してしま
う。
拡散領域P1、カソード拡散領域K1からなる第一のチャネ
ルCh1が導通していた交流の半サイクル後、アノード拡
散領域A2、Ｎ型基板１、Ｐゲート拡散領域P2、カソード
拡散領域K2からなる第二のチャネルCh2に印加される電
圧の立ち上がりが急な場合、光の入射がない場合でも、
余剰の正孔によって第二のチャネルCh2が導通してしま
う。
なお、Ｎ型基板１の裏面のＮ型拡散領域３がない場合
は、前述のBSF効果がないので、転流特性は向上する
が、フォトダイオードの光感度が低下し、さらにdV/dt
耐量が低下する。この双方の特性を向上することが必要
とされる。dV/dtは一般に100V/μｓ以上（Ta＝100℃）
が要求される。
は、前述のBSF効果がないので、転流特性は向上する
が、フォトダイオードの光感度が低下し、さらにdV/dt
耐量が低下する。この双方の特性を向上することが必要
とされる。dV/dtは一般に100V/μｓ以上（Ta＝100℃）
が要求される。
第３図は前述のＮ型拡散領域３として燐を不純物とし
た場合の、Ｎ型基板（チップ）１の裏面の表面濃度とh
FEとの関係を示すグラフであって不純物濃度が高くなる
に伴なってhFEが上昇することが判る。
た場合の、Ｎ型基板（チップ）１の裏面の表面濃度とh
FEとの関係を示すグラフであって不純物濃度が高くなる
に伴なってhFEが上昇することが判る。
第４図はチップ裏面の燐の表面濃度とdV/dtとの関係
を示すグラフであって、濃度が1016cm-3を超えると測定
限界以上となり、dV/dtは極めて高くなることが示され
る。
を示すグラフであって、濃度が1016cm-3を超えると測定
限界以上となり、dV/dtは極めて高くなることが示され
る。
第５図はチップ裏面の燐の表面濃度と転流特性との関
係を示すグラフであって、表面濃度が高くなるに従って
低い負荷電流で転流が失敗する。
係を示すグラフであって、表面濃度が高くなるに従って
低い負荷電流で転流が失敗する。
（課題を解決するための手段） 本発明はチップの表面に形成されたアノード，カソー
ド,Pゲート等と裏面に形成されたBSF効果を与える層と
よりなり、BSF効果を与える層の不純物濃度をカソード
の不純物濃度より低くチップの不純物濃度よりは高くし
た。
ド,Pゲート等と裏面に形成されたBSF効果を与える層と
よりなり、BSF効果を与える層の不純物濃度をカソード
の不純物濃度より低くチップの不純物濃度よりは高くし
た。
（作用） チップ裏面のN+層の不純物濃度を調節することによ
り、BSF効果が制御され、hFEが最適化され、光感度,dV/
dt耐量が向上される。
り、BSF効果が制御され、hFEが最適化され、光感度,dV/
dt耐量が向上される。
（実施例） 第１図は本発明の一実施例の略断面図であって、第２
図と同一の部分は同一の符号で表わされる。Ｎ型基板１
は例えばＮ型のシリコン単結晶で、不純物濃度1013〜10
15cm-3のものを使用する。Ｎ型基板１の表面のアノード
拡散領域A1,A2と、Ｐゲート拡散領域P1,P2とは硼素を不
純物として同時に形成する。また、Ｐゲート拡散領域P
1,P2の表面の一部にカソード拡散領域K1,K2を燐を不純
物として形成する。これらのパターンは種々の形状が考
えられる。Ｎ型基板１の裏面には、カソード拡散よりは
低い濃度の燐を注入し、全面にわたりＮ型領域２を形成
する。このＮ型領域２の燐濃度は必要とされる半導体素
子に最適のhFE,dV/dt,転流特性を、優先順位に従って得
るように適宜の値が選択される。例えば、1015〜1020cm
-3とされる。電極配線は、Ｎ型基板１の表面に蒸着され
たAl膜を選択エッチングして形成する。hFEの値はＮ型
基板１の比抵抗，厚さ，パターンの形状により変化す
る。
図と同一の部分は同一の符号で表わされる。Ｎ型基板１
は例えばＮ型のシリコン単結晶で、不純物濃度1013〜10
15cm-3のものを使用する。Ｎ型基板１の表面のアノード
拡散領域A1,A2と、Ｐゲート拡散領域P1,P2とは硼素を不
純物として同時に形成する。また、Ｐゲート拡散領域P
1,P2の表面の一部にカソード拡散領域K1,K2を燐を不純
物として形成する。これらのパターンは種々の形状が考
えられる。Ｎ型基板１の裏面には、カソード拡散よりは
低い濃度の燐を注入し、全面にわたりＮ型領域２を形成
する。このＮ型領域２の燐濃度は必要とされる半導体素
子に最適のhFE,dV/dt,転流特性を、優先順位に従って得
るように適宜の値が選択される。例えば、1015〜1020cm
-3とされる。電極配線は、Ｎ型基板１の表面に蒸着され
たAl膜を選択エッチングして形成する。hFEの値はＮ型
基板１の比抵抗，厚さ，パターンの形状により変化す
る。
Ｎ型領域２の形成は、Ｎ型基板１の裏面にイオン注入
法により、所望の濃度の不純物を注入し、全面にわたり
形成する。イオン注入法以外にドープCVD拡散を行った
り、又はウエーハ段階で片面にN+を拡散したウエーハを
使用することもできる。
法により、所望の濃度の不純物を注入し、全面にわたり
形成する。イオン注入法以外にドープCVD拡散を行った
り、又はウエーハ段階で片面にN+を拡散したウエーハを
使用することもできる。
第６図は本発明をラテラルフォトサイリスタに応用し
た場合の一実施例であって、第１図のフォトトライアッ
クを半分に分割したものに相当する。第１図の場合と同
様に、Ｎ型領域２の不純物濃度は、カソード拡散領域K1
の濃度より低くされる。
た場合の一実施例であって、第１図のフォトトライアッ
クを半分に分割したものに相当する。第１図の場合と同
様に、Ｎ型領域２の不純物濃度は、カソード拡散領域K1
の濃度より低くされる。
前述の説明は、不純物として燐を使用した場合につい
て述べているが、As,Li,Bi,Sb等のドナー不純物を使用
することができる。
て述べているが、As,Li,Bi,Sb等のドナー不純物を使用
することができる。
（発明の効果） 本発明によれば、BSF効果を与える層の不純物濃度を
調節して、hFEを最適化することにより、第３図及び第
４図に示されるように、必要な大きさのhFEとdV/dtが得
られ、第５図に示されるように、必要な転流特性が得ら
れる。また、素子の耐圧あるいは動作電圧等により、各
種の制約を受けるチップ表面のパターンのレイアウトと
は関係なく、独立してhFEを設計できる利点がある。
調節して、hFEを最適化することにより、第３図及び第
４図に示されるように、必要な大きさのhFEとdV/dtが得
られ、第５図に示されるように、必要な転流特性が得ら
れる。また、素子の耐圧あるいは動作電圧等により、各
種の制約を受けるチップ表面のパターンのレイアウトと
は関係なく、独立してhFEを設計できる利点がある。
【図面の簡単な説明】 第１図は本発明の一実施例の略断面図、第２図は従来の
フォトトライアックの一例の略断面図、第３図はチップ
裏面の燐表面濃度とhFEの関係の一例を示すグラフ、第
４図はチップ裏面の燐表面濃度とdV/dtとの関係の一例
を示すグラフ、第５図はチップ裏面の燐表面濃度と転流
特性との関係の一例を示すグラフ、第６図はラテラルフ
ォトサイリスタに応用した場合の略断面図である。 １……Ｎ型基板、２……Ｎ型領域、３……Ｎ型拡散領
域、A1,A2……アノード拡散領域、K1,K2……カソード拡
散領域、P1,P2……Ｐゲート拡散領域、T1,T2……端子
フォトトライアックの一例の略断面図、第３図はチップ
裏面の燐表面濃度とhFEの関係の一例を示すグラフ、第
４図はチップ裏面の燐表面濃度とdV/dtとの関係の一例
を示すグラフ、第５図はチップ裏面の燐表面濃度と転流
特性との関係の一例を示すグラフ、第６図はラテラルフ
ォトサイリスタに応用した場合の略断面図である。 １……Ｎ型基板、２……Ｎ型領域、３……Ｎ型拡散領
域、A1,A2……アノード拡散領域、K1,K2……カソード拡
散領域、P1,P2……Ｐゲート拡散領域、T1,T2……端子
Claims (1)
- 【請求項１】Ｎ型の半導体基板の一方の面に形成された
アノード拡散領域およびＰゲート拡散領域と、該Ｐゲー
ト拡散領域に設けられたカソード拡散領域と、前記半導
体基板の他方の面に形成されたBSF効果を与えるＮ型拡
散領域とを備えてなるフォトトライアックにおいて、 前記Ｎ型拡散領域の不純物濃度は、転流特性を向上させ
るため前記カソード拡散領域の不純物濃度より低く、か
つ前記半導体基板の不純物濃度より高いことを特徴とす
るフォトトライアック。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1246697A JP2514095B2 (ja) | 1989-09-22 | 1989-09-22 | フォトトライアック |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1246697A JP2514095B2 (ja) | 1989-09-22 | 1989-09-22 | フォトトライアック |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03108765A JPH03108765A (ja) | 1991-05-08 |
| JP2514095B2 true JP2514095B2 (ja) | 1996-07-10 |
Family
ID=17152286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1246697A Expired - Fee Related JP2514095B2 (ja) | 1989-09-22 | 1989-09-22 | フォトトライアック |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2514095B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7762143B2 (en) | 2006-01-18 | 2010-07-27 | Health Science Technology Transfer Center, Japan Health Sciences Foundation | Penetration-type pipe strain gauge |
| JP2012032330A (ja) * | 2010-08-02 | 2012-02-16 | Japan Health Science Foundation | 貫入型パイプひずみ計 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2615232T3 (es) * | 2011-03-25 | 2017-06-06 | Nippon Steel & Sumitomo Metal Corporation | Tubo de acero soldado con disco de pestaña |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556841A (en) * | 1978-06-28 | 1980-01-18 | Nec Corp | Planar type semiconductor device |
| JPS6031268U (ja) * | 1983-08-09 | 1985-03-02 | 誠和化学株式会社 | 耐風性遮光雨除け装置 |
| JP2953623B2 (ja) * | 1988-04-20 | 1999-09-27 | 富士通株式会社 | プレーナ型サイリスタ |
-
1989
- 1989-09-22 JP JP1246697A patent/JP2514095B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7762143B2 (en) | 2006-01-18 | 2010-07-27 | Health Science Technology Transfer Center, Japan Health Sciences Foundation | Penetration-type pipe strain gauge |
| JP2012032330A (ja) * | 2010-08-02 | 2012-02-16 | Japan Health Science Foundation | 貫入型パイプひずみ計 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03108765A (ja) | 1991-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5252851A (en) | Semiconductor integrated circuit with photo diode | |
| JP3202785B2 (ja) | モノリシック半導体装置及びその製造方法 | |
| US4458158A (en) | IC Including small signal and power devices | |
| US5286655A (en) | Method of manufacturing a semiconductor device of an anode short circuit structure | |
| US8344468B2 (en) | Photovoltaic device with lateral P-I-N light-sensitive diodes | |
| JP3727827B2 (ja) | 半導体装置 | |
| JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
| US20030132498A1 (en) | Photovoltaic device and making of the same | |
| JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
| CN113169169A (zh) | 具有多厚度本征区的pin二极管 | |
| EP0064613B1 (en) | Semiconductor device having a plurality of element units operable in parallel | |
| JP2514095B2 (ja) | フォトトライアック | |
| JP3718223B2 (ja) | 縦の溝を有する高電圧用の半導体デバイス | |
| US4101349A (en) | Integrated injection logic structure fabricated by outdiffusion and epitaxial deposition | |
| US5243216A (en) | Phototransistor | |
| US4166224A (en) | Photosensitive zero voltage semiconductor switching device | |
| EP0064614B1 (en) | Improved emitter structure for semiconductor devices | |
| JP2802459B2 (ja) | フォト・トライアック | |
| US3614555A (en) | Monolithic integrated circuit structure | |
| JP2520319B2 (ja) | フォト・トライアック | |
| JPH07118533B2 (ja) | 半導体素子 | |
| WO2000035018A1 (en) | Sidewall junction for bipolar semiconductor devices | |
| KR950005462B1 (ko) | 싱글칩으로 구성된 4단자 혼성소자 및 그 제조방법 | |
| JPH06503923A (ja) | 高電圧構成素子 | |
| JP3197592B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |