JPH022303B2 - - Google Patents
Info
- Publication number
- JPH022303B2 JPH022303B2 JP55042210A JP4221080A JPH022303B2 JP H022303 B2 JPH022303 B2 JP H022303B2 JP 55042210 A JP55042210 A JP 55042210A JP 4221080 A JP4221080 A JP 4221080A JP H022303 B2 JPH022303 B2 JP H022303B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- signal
- amplification means
- unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 62
- 230000003321 amplification Effects 0.000 claims description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 14
- 230000007613 environmental effect Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
- H04N1/03—Details of scanning heads ; Means for illuminating the original for picture information pick-up with photodetectors arranged in a substantially linear array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Image Input (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光情報信号を光電変換して、電気信号
として出力する光電変換装置に関するものであ
り、特にフアクシミリ、デジタル複写機、レーザ
記録装置等の文字及び画像入力装置等に適した固
体光電変換装置に関する。
として出力する光電変換装置に関するものであ
り、特にフアクシミリ、デジタル複写機、レーザ
記録装置等の文字及び画像入力装置等に適した固
体光電変換装置に関する。
従来の光電変換装置は光電変換機能を有する光
電変換要素（画素）群と、該光電変換要素群から
出力される電気信号を順次時系列に配列された形
で取り出す走査機能をもつ回路とを包含するもの
で、フオトダイオードとMOS・FET（Field
Effect Transistor）を構成要素として包含する
もの（MOS typeと略記する）、或いはCCD
（Charge Coupled Device）やBBD（Backet
Brigade Device）、即ち所謂CTD（Charge
Transfer Device）を構成要素として包含するも
の（CTD typeと略記する）等々各種の方式があ
る。
電変換要素（画素）群と、該光電変換要素群から
出力される電気信号を順次時系列に配列された形
で取り出す走査機能をもつ回路とを包含するもの
で、フオトダイオードとMOS・FET（Field
Effect Transistor）を構成要素として包含する
もの（MOS typeと略記する）、或いはCCD
（Charge Coupled Device）やBBD（Backet
Brigade Device）、即ち所謂CTD（Charge
Transfer Device）を構成要素として包含するも
の（CTD typeと略記する）等々各種の方式があ
る。
而乍ら、これ等MOS typeにしろ、CTD type
にしろ、Si単結晶（Ｃ−Siと略記する）ウエーハ
ー基板を使用する為に、光電変換部の受光面の面
積は、Ｃ−Siウエーハー基板の大きさで限定され
て仕舞う。即ち、現時点に於いては、全領域に於
ける均一性も含めると精々数inch程度の大きさの
Ｃ−Siウエーハー基板を製造され得るに過ぎない
為に、この様なＣ−Siウエーハー基板を使用する
MOS type、或いはCTD typeをその構成要素と
する光電変換装置に於いては、その受光面は、先
のＣ−Siウエーハー基板の大きさを超え得るもの
ではない。
にしろ、Si単結晶（Ｃ−Siと略記する）ウエーハ
ー基板を使用する為に、光電変換部の受光面の面
積は、Ｃ−Siウエーハー基板の大きさで限定され
て仕舞う。即ち、現時点に於いては、全領域に於
ける均一性も含めると精々数inch程度の大きさの
Ｃ−Siウエーハー基板を製造され得るに過ぎない
為に、この様なＣ−Siウエーハー基板を使用する
MOS type、或いはCTD typeをその構成要素と
する光電変換装置に於いては、その受光面は、先
のＣ−Siウエーハー基板の大きさを超え得るもの
ではない。
従つて、受光面がこの様な限られた小面積であ
る光電変換部を有する光電変換装置では、例えば
デイジタル複写機の光情報入力装置として適用す
る場合、縮小倍率の大きい光学系を複写しようと
する原稿と受光面との間に介在させ、該光学系を
介して原稿の光学像を受光面に結像させる必要が
ある。
る光電変換部を有する光電変換装置では、例えば
デイジタル複写機の光情報入力装置として適用す
る場合、縮小倍率の大きい光学系を複写しようと
する原稿と受光面との間に介在させ、該光学系を
介して原稿の光学像を受光面に結像させる必要が
ある。
この様な場合、以下に述べる様に解像度を為め
る上で技術的な限度がある。
る上で技術的な限度がある。
即ち、光電変換装置の解像度が例えば10本／
mm、受光面の長手方向の長さが３cmであるとし、
A4サイズの原稿を複写しようとする場合、受光
面に結像される原稿の光学像は約1/69に縮小さ
れ、A4原稿に対する前記光電変換装置の実質的
な解像度は約1.5本／mmに低下して仕舞う。この
様に実質的な解像度は、複写しようとする原稿の
サイズが大きくなるに従つて、（受光面のサイ
ズ）／（原稿のサイズ）の割合で低下する。
mm、受光面の長手方向の長さが３cmであるとし、
A4サイズの原稿を複写しようとする場合、受光
面に結像される原稿の光学像は約1/69に縮小さ
れ、A4原稿に対する前記光電変換装置の実質的
な解像度は約1.5本／mmに低下して仕舞う。この
様に実質的な解像度は、複写しようとする原稿の
サイズが大きくなるに従つて、（受光面のサイ
ズ）／（原稿のサイズ）の割合で低下する。
従つて、この点を解決するには、この様な方式
に於いては、光電変換装置の解像度を高める製造
技術が要求されるが、先の様な限られた小面積で
の基板を使用して要求される解像度を得るには、
集積密度を極めて高くし且つ構成素子に欠陥がな
い様にして製造しなければならないが、斯かる製
造技術にも自と限度がある。
に於いては、光電変換装置の解像度を高める製造
技術が要求されるが、先の様な限られた小面積で
の基板を使用して要求される解像度を得るには、
集積密度を極めて高くし且つ構成素子に欠陥がな
い様にして製造しなければならないが、斯かる製
造技術にも自と限度がある。
他方光電変換素子を複数配置して、全受光面の
長手方向の長さが複写し得る最大サイズの原稿の
主走査方向の長さと１：１になる様にし、結像さ
れる原稿の光学像を光電変換装置の数に分割して
実質的な解像度の低下を避けようとする方式が提
案されている。
長手方向の長さが複写し得る最大サイズの原稿の
主走査方向の長さと１：１になる様にし、結像さ
れる原稿の光学像を光電変換装置の数に分割して
実質的な解像度の低下を避けようとする方式が提
案されている。
而乍ら斯かる方式に於いても、次に述べる様な
不都合さがある。即ち、光電変換装置を複数配置
すると必然的に各光電変換装置間に受光面の存在
しない境界領域が生じ、全体的に見る場合、受光
面は連続的でなくなつて仕舞い、原稿の結像され
る光学像は分断され、且つ境界領域に相当する部
分は、光電変換装置の受光面に入力されず、複写
されて来る画像は線状に白抜けした或いは線状に
白抜けする部分に相当する部分が除かれて結合さ
れた不完全なものとなる。又、複数の受光面に分
割されて結像された光学像は、各受光面に於いて
各々光学的反転像となつている為、全体像は、原
稿像の光学的反転像とは異なつている。従つて、
受光面に結像された光学像をそのまま再生したの
では元の原稿像を再現することは出来ない。
不都合さがある。即ち、光電変換装置を複数配置
すると必然的に各光電変換装置間に受光面の存在
しない境界領域が生じ、全体的に見る場合、受光
面は連続的でなくなつて仕舞い、原稿の結像され
る光学像は分断され、且つ境界領域に相当する部
分は、光電変換装置の受光面に入力されず、複写
されて来る画像は線状に白抜けした或いは線状に
白抜けする部分に相当する部分が除かれて結合さ
れた不完全なものとなる。又、複数の受光面に分
割されて結像された光学像は、各受光面に於いて
各々光学的反転像となつている為、全体像は、原
稿像の光学的反転像とは異なつている。従つて、
受光面に結像された光学像をそのまま再生したの
では元の原稿像を再現することは出来ない。
この様に、従来の光電変換装置に於いては、そ
の受光面が小さい為に高解像度で情報を再現する
のは極めて困難であつた。
の受光面が小さい為に高解像度で情報を再現する
のは極めて困難であつた。
従つて、長尺化された受光面を有し、且つ解像
性に優れた光電変換部を有する光電変換装置が望
まれている。殊にフアクシミリやデジタル複写機
の光情報入力装置、或いはその他の、原稿に書か
れた文字や像を読取る画像読取装置に適用するも
のとしては、再生される原稿のサイズに略々等し
い受光面を有し、再生像に要求される解像度を低
下させず、原稿を忠実に再生させ得る光電変換部
を具備した光電変換装置が不可欠である。
性に優れた光電変換部を有する光電変換装置が望
まれている。殊にフアクシミリやデジタル複写機
の光情報入力装置、或いはその他の、原稿に書か
れた文字や像を読取る画像読取装置に適用するも
のとしては、再生される原稿のサイズに略々等し
い受光面を有し、再生像に要求される解像度を低
下させず、原稿を忠実に再生させ得る光電変換部
を具備した光電変換装置が不可欠である。
（目 的〕
本目的は上記の諸点に鑑み成されたものであつ
て、その目的とするところは、長尺化された受光
面を有し且つ高解像度化、高感度化された光電変
換部を具備し、極めて軽量化された光電変換装置
を提供することにある。
て、その目的とするところは、長尺化された受光
面を有し且つ高解像度化、高感度化された光電変
換部を具備し、極めて軽量化された光電変換装置
を提供することにある。
本発明の更に別の目的はｎ個の光電変換要素が
一列アレー状とされ、該光電変換要素がｎ個に共
通な電極と、ｎ個の光電変換要素毎に独立して設
けられたｎ個の電極と、前記共通電極と前記独立
電極との間に光電変換層とを有する一次元長尺光
電変換部；入力された光信号に応答して前記ｎ個
の光電変換要素から出力される電気信号を並列に
入力し、直列に出力する走査回路部及びマトリク
ス配線部；とを包含する固体光電変換装置を提供
することである。
一列アレー状とされ、該光電変換要素がｎ個に共
通な電極と、ｎ個の光電変換要素毎に独立して設
けられたｎ個の電極と、前記共通電極と前記独立
電極との間に光電変換層とを有する一次元長尺光
電変換部；入力された光信号に応答して前記ｎ個
の光電変換要素から出力される電気信号を並列に
入力し、直列に出力する走査回路部及びマトリク
ス配線部；とを包含する固体光電変換装置を提供
することである。
本願発明の固体光電変換装置は、シリコン半導
体薄膜からなる光電変換部を有する光電変換素子
の複数と：各光電変換素子毎に電気的に接続さ
れ、該光電変換素子への入射量に応じて該光電変
換素子より出力される信号に応じて増幅された信
号を出力する信号増幅手段の複数と：各光電変換
素子毎に設けられ、各光電変換素子の環境特性を
補償する為のシリコン半導体薄膜を有する補償手
段の複数と：各信号増幅手段毎に設けられ、各信
号増幅手段より出力される信号がクロストークす
るのを防止する為のクロストーク防止手段の複数
と：を具備する光電変換信号出力ユニツトの複数
と、前記複数の信号増幅手段を各ユニツト毎に排
他的に選択するユニツト選択信号を伝送するユニ
ツト駆動配線と、各ユニツトに於ける同位の信号
増幅手段の出力信号を伝送する共通化された信号
出力配線と、が同一基板上に一体的に設けられて
いることを特徴とする。
体薄膜からなる光電変換部を有する光電変換素子
の複数と：各光電変換素子毎に電気的に接続さ
れ、該光電変換素子への入射量に応じて該光電変
換素子より出力される信号に応じて増幅された信
号を出力する信号増幅手段の複数と：各光電変換
素子毎に設けられ、各光電変換素子の環境特性を
補償する為のシリコン半導体薄膜を有する補償手
段の複数と：各信号増幅手段毎に設けられ、各信
号増幅手段より出力される信号がクロストークす
るのを防止する為のクロストーク防止手段の複数
と：を具備する光電変換信号出力ユニツトの複数
と、前記複数の信号増幅手段を各ユニツト毎に排
他的に選択するユニツト選択信号を伝送するユニ
ツト駆動配線と、各ユニツトに於ける同位の信号
増幅手段の出力信号を伝送する共通化された信号
出力配線と、が同一基板上に一体的に設けられて
いることを特徴とする。
以下本発明に於ける走査回路の説明を行う。第
１図に本発明に於ける第１の実施態様例の走査回
路を掲げる。A4短手方向に約８画素／mmの密度
の画像読取りを実現する為に必要な1728（54×32）
の光導電素子S1-0〜S54-31は外部バイアス電源
VB1により給電される。また光導電素子と同一物
質で形成されるかもしくは同一環境特性（例えば
温度、湿度等）を有し前記光導電素子の変化を補
償する特性を持つた補償用素子W1-0〜W54-31は
外部バイアス電源VB2によつて給電される。従つ
て前記光導電素子と補償用素子との接続点電位は
光導電素子への入射光量に対応した環境条件に対
して補償された値を取る事になる。
１図に本発明に於ける第１の実施態様例の走査回
路を掲げる。A4短手方向に約８画素／mmの密度
の画像読取りを実現する為に必要な1728（54×32）
の光導電素子S1-0〜S54-31は外部バイアス電源
VB1により給電される。また光導電素子と同一物
質で形成されるかもしくは同一環境特性（例えば
温度、湿度等）を有し前記光導電素子の変化を補
償する特性を持つた補償用素子W1-0〜W54-31は
外部バイアス電源VB2によつて給電される。従つ
て前記光導電素子と補償用素子との接続点電位は
光導電素子への入射光量に対応した環境条件に対
して補償された値を取る事になる。
選択可能な増巾用MOS（又はMIS）トランジス
タA1-0〜A54〜31の32個毎に共通のドレイン側配
線、例えばブロツク駆動線b1に排他的に電圧を供
給すれば、前記接続点の電位に応じて増巾用
MOS（又はMIS）トランジスタはバイアスされて
いる事になり、各増巾用MOS（又はMIS）トラン
ジスタは個々に対応して接続されている光導電素
子への入射光量に対応したチヤンネル抵抗を持つ
事になる。従つて自動的に個別データ線D0〜D31
上へは光導電素子S1-1〜S1-31への入射光量に対
応した信号電流が出力される事になる。上述の動
作を確保する為には個別データ線D0〜D31は電流
増巾器等の低インピーダンス入力回路へ接続すべ
きは自明の事である。ここで電流分離用ダイオー
ドR1-0〜R54-31は個別データ線に接続された増巾
用MOS（又はMIS）トランジスタ間の信号分離を
（特に非選択時に）確実にする為に設けられてい
る。
タA1-0〜A54〜31の32個毎に共通のドレイン側配
線、例えばブロツク駆動線b1に排他的に電圧を供
給すれば、前記接続点の電位に応じて増巾用
MOS（又はMIS）トランジスタはバイアスされて
いる事になり、各増巾用MOS（又はMIS）トラン
ジスタは個々に対応して接続されている光導電素
子への入射光量に対応したチヤンネル抵抗を持つ
事になる。従つて自動的に個別データ線D0〜D31
上へは光導電素子S1-1〜S1-31への入射光量に対
応した信号電流が出力される事になる。上述の動
作を確保する為には個別データ線D0〜D31は電流
増巾器等の低インピーダンス入力回路へ接続すべ
きは自明の事である。ここで電流分離用ダイオー
ドR1-0〜R54-31は個別データ線に接続された増巾
用MOS（又はMIS）トランジスタ間の信号分離を
（特に非選択時に）確実にする為に設けられてい
る。
また選択可能な増巾素子A1-0〜A54-31が光導電
素子もしくは補償用素子と同じもしくは似た環境
特性（主としてトランジスタスレツシヨルド電圧
等で）を持つならば適当なVB1，VB2の値の選択
によつて増巾素子の環境特性も補償可能な事は明
白であり、特に後述の増巾用素子と光導電性素子
及び補償用素子が同一テクノロジによつて製作さ
れる場合には大きな効果が生まれる。
素子もしくは補償用素子と同じもしくは似た環境
特性（主としてトランジスタスレツシヨルド電圧
等で）を持つならば適当なVB1，VB2の値の選択
によつて増巾素子の環境特性も補償可能な事は明
白であり、特に後述の増巾用素子と光導電性素子
及び補償用素子が同一テクノロジによつて製作さ
れる場合には大きな効果が生まれる。
第２の実施態様例の走査回路を第２図に掲げ
る。第１図に示した第１の例は入射光量の読み出
し精度を多く要求しない場合、もしくは増巾用と
して使用するトランジスタが同一ロツト製品で伝
達特性、特にスレツシヨルド電圧の分布が小さい
場合等には十分な効果が期待でき、回路も簡単で
ある。しかしながら特に高い精度で光量情報を読
み取る場合等には、前記伝達特性の分布が問題に
成る場合がある。第２図に示した例は上記の問題
を解決する為に増巾用トランジスタA1-0〜A54-31
の各ソース回路に抵抗F1-0〜F54-31を挿入し、電
流帰還によつて複合した伝達特性の均一化を実現
した例である。回路動作の設明は増巾用トランジ
スタの動作に電流帰還を利用した負帰還を作用さ
せる事が理解されれば、第１図に示す第１の実施
態様例の走査回路の説明から明らかである。
る。第１図に示した第１の例は入射光量の読み出
し精度を多く要求しない場合、もしくは増巾用と
して使用するトランジスタが同一ロツト製品で伝
達特性、特にスレツシヨルド電圧の分布が小さい
場合等には十分な効果が期待でき、回路も簡単で
ある。しかしながら特に高い精度で光量情報を読
み取る場合等には、前記伝達特性の分布が問題に
成る場合がある。第２図に示した例は上記の問題
を解決する為に増巾用トランジスタA1-0〜A54-31
の各ソース回路に抵抗F1-0〜F54-31を挿入し、電
流帰還によつて複合した伝達特性の均一化を実現
した例である。回路動作の設明は増巾用トランジ
スタの動作に電流帰還を利用した負帰還を作用さ
せる事が理解されれば、第１図に示す第１の実施
態様例の走査回路の説明から明らかである。
本発明に於ける第３の実施態様例の走査回路例
を第３図ａに、その変形例を第３図ｂに掲げる。
これ等の例では前記の電流帰還を実現する素子と
して抵抗の代わりに非線形動作素子であるトラン
ジスタP1-0〜P54-31（図に一部のみを掲載）を用
い、また増巾用トランジスタA1-0〜A54-31のドレ
イン側共通線からの分離手段としてMOS（又は
MIS）トランジスタT1-0〜T54-31を用いており、
特に増巾用トランジスタA1-0〜A54-31、電流帰還
用トランジスタP1-0〜P54-31及び信号分離用トラ
ンジスタT1-0〜T54-31とを同一テクロノジーで製
作される素子で構成する事により容易に集積化出
来るという大きな効果が生まれる。
を第３図ａに、その変形例を第３図ｂに掲げる。
これ等の例では前記の電流帰還を実現する素子と
して抵抗の代わりに非線形動作素子であるトラン
ジスタP1-0〜P54-31（図に一部のみを掲載）を用
い、また増巾用トランジスタA1-0〜A54-31のドレ
イン側共通線からの分離手段としてMOS（又は
MIS）トランジスタT1-0〜T54-31を用いており、
特に増巾用トランジスタA1-0〜A54-31、電流帰還
用トランジスタP1-0〜P54-31及び信号分離用トラ
ンジスタT1-0〜T54-31とを同一テクロノジーで製
作される素子で構成する事により容易に集積化出
来るという大きな効果が生まれる。
更に第３図ａの場合には電流帰還用トランジス
タP1-0〜P54-31への共通ゲートへのバイアス電源
VGよりの給電電圧を変える事により、複合した
伝達特性をプログラム出来る特徴を有する。種々
の共通ゲートバイアス値に対する伝達特性の変化
を第４図に示す。
タP1-0〜P54-31への共通ゲートへのバイアス電源
VGよりの給電電圧を変える事により、複合した
伝達特性をプログラム出来る特徴を有する。種々
の共通ゲートバイアス値に対する伝達特性の変化
を第４図に示す。
以上述べた走査回路では常に光導電素子からの
出力信号を増巾（上記例では電流に変換増巾して
いる）してマトリツクス配線部に信号を送り出し
ている。一般に光導電素子の導電率は可成り低
く、また本発明の光電変換装置の主なる用途であ
るデイジタル複写機、フアクシミリ等で要求され
る長尺化された画像読取り装置への応用に於いて
は広いマトリツクス酸線を要求され、微弱な電気
信号を長い配線も通して処理する事になり、良好
なSN比を期待出来ぬ場合が多い。本発明の大き
な特徴の一つは上例の様に光導電素子の出力信号
を選択する選択素子に増巾作用を持たせており、
上記のマトリツクス配線を低インピーダンスで駆
動出来る事になり、雑音等の悪影響を大きく低減
せしめた事にある。
出力信号を増巾（上記例では電流に変換増巾して
いる）してマトリツクス配線部に信号を送り出し
ている。一般に光導電素子の導電率は可成り低
く、また本発明の光電変換装置の主なる用途であ
るデイジタル複写機、フアクシミリ等で要求され
る長尺化された画像読取り装置への応用に於いて
は広いマトリツクス酸線を要求され、微弱な電気
信号を長い配線も通して処理する事になり、良好
なSN比を期待出来ぬ場合が多い。本発明の大き
な特徴の一つは上例の様に光導電素子の出力信号
を選択する選択素子に増巾作用を持たせており、
上記のマトリツクス配線を低インピーダンスで駆
動出来る事になり、雑音等の悪影響を大きく低減
せしめた事にある。
第５図に本発明の光電変換装置の構成の模式的
説明図を示す。ガラス等の透明な基板５０上に一
列に作られた光導電素子群（素子構造は後述）
SB1〜SB54は、やはり同じ基板上に薄膜技術で形
成された電極配線を通して、集積化された走査回
路I1〜I54（図には一部のみが示される）にワイ
ヤ・ボンデイングに依つて接続されている。また
走査回路I1〜I54からの出力線もやはりワイヤー・
ボンデイングによつて基板５０上に蒸着法で形成
された電極に接続されマトリツクス配線部５１に
導かれ、最終的に出力用電極に連結される。駆動
線b1〜b54等外部制御線もやはり基板５０上の薄
膜電極配線を通して走査回路I1〜I54に導かれる。
本実施例で示されるハイブリツド構造の光電変換
素子も以下の実施例で示されるモノリシツク構造
に於ける光導電素子と同一構造を有するので、そ
の際に詳細に説明される。
説明図を示す。ガラス等の透明な基板５０上に一
列に作られた光導電素子群（素子構造は後述）
SB1〜SB54は、やはり同じ基板上に薄膜技術で形
成された電極配線を通して、集積化された走査回
路I1〜I54（図には一部のみが示される）にワイ
ヤ・ボンデイングに依つて接続されている。また
走査回路I1〜I54からの出力線もやはりワイヤー・
ボンデイングによつて基板５０上に蒸着法で形成
された電極に接続されマトリツクス配線部５１に
導かれ、最終的に出力用電極に連結される。駆動
線b1〜b54等外部制御線もやはり基板５０上の薄
膜電極配線を通して走査回路I1〜I54に導かれる。
本実施例で示されるハイブリツド構造の光電変換
素子も以下の実施例で示されるモノリシツク構造
に於ける光導電素子と同一構造を有するので、そ
の際に詳細に説明される。
第６図に示す実施態様例は第１図に示された走
査回路を全て一枚の基板上に堆積した薄膜技術に
よつて実現した本発明の光電変換装置の例であ
る。第６図ａは平面図、第６図ｂは第６図ａに示
される−′で示される位置での切断面図であ
る。基板３１００上には光電変換部３１０１、補
償用素子部３１０２、及び選択可能な増巾部３１
０３と、図示されていないが紙面右側に位置する
マトリツクス配線部と信号入出力用電極及び電源
供給用電極部が作製されている。マトリツクス配
線部の概略図は第７図で示される一般的なもので
ある。７０〜７４等はスルーホール接続部を、７
５は光電変換部及び走査回路部分に対応する。
査回路を全て一枚の基板上に堆積した薄膜技術に
よつて実現した本発明の光電変換装置の例であ
る。第６図ａは平面図、第６図ｂは第６図ａに示
される−′で示される位置での切断面図であ
る。基板３１００上には光電変換部３１０１、補
償用素子部３１０２、及び選択可能な増巾部３１
０３と、図示されていないが紙面右側に位置する
マトリツクス配線部と信号入出力用電極及び電源
供給用電極部が作製されている。マトリツクス配
線部の概略図は第７図で示される一般的なもので
ある。７０〜７４等はスルーホール接続部を、７
５は光電変換部及び走査回路部分に対応する。
光電変換部３１０１の個別電極３１０５は透明
基板３１００を通過してきたが光が入射可能な様
に蒸着薄膜技術によつてインジウム錫酸化物
（ITO）等の透明導電性材料で形成され、又、該
電極３１０５等の周辺に画素形状の均一化の為に
クロム（Cr）等の遮光用電極３１０７を蒸着技
術とフオト・エツチング技術とで、画素毎に独立
して作製される。更に前記個別電極３１０５上に
は、SiH4ガスとH2ガス混合ガス中でグロー放電
を発生せしめ、SiH4の分解によつて堆積するア
モルフアス水素化シリコン（以後Ａ−Si：Ｈと略
記）の光導電性薄膜を形成し、この膜をフオト・
エツチングにより画素毎にパターニングしてＡ−
Si系光導電素子３１１６を作製する。引き続いて
共通対抗電極３１０８がAl等の金属材料を用い
て蒸着エツチング・プロセスを経た薄膜技術によ
つて形成される。
基板３１００を通過してきたが光が入射可能な様
に蒸着薄膜技術によつてインジウム錫酸化物
（ITO）等の透明導電性材料で形成され、又、該
電極３１０５等の周辺に画素形状の均一化の為に
クロム（Cr）等の遮光用電極３１０７を蒸着技
術とフオト・エツチング技術とで、画素毎に独立
して作製される。更に前記個別電極３１０５上に
は、SiH4ガスとH2ガス混合ガス中でグロー放電
を発生せしめ、SiH4の分解によつて堆積するア
モルフアス水素化シリコン（以後Ａ−Si：Ｈと略
記）の光導電性薄膜を形成し、この膜をフオト・
エツチングにより画素毎にパターニングしてＡ−
Si系光導電素子３１１６を作製する。引き続いて
共通対抗電極３１０８がAl等の金属材料を用い
て蒸着エツチング・プロセスを経た薄膜技術によ
つて形成される。
尚上記グロー放電分解法による蒸着プロセスに
於いてはSiH4／H2ガス中に適当濃度のPH3ガス
もしくはB2H6ガスを混入させる事で広い範囲に
ドーピング量を変化させることが出来、それによ
つて適宜のｎ型導電特性、及びｐ型導電特性をも
つたＡ−Si：Ｈ薄膜を作製する事ができ、又Ａ−
Si層は外気に触れる事なく連続的に各導電型の層
を堆積できる。例えば上記Ａ−Si光導電膜はその
上面及び下面部をＰ原子を高濃度にドープした
n+層で形成する事により電極金属との抵抗性接
触を確保している。従つて以後の説明では各導電
型のＡ一Si層の成膜法は一々触れない。
於いてはSiH4／H2ガス中に適当濃度のPH3ガス
もしくはB2H6ガスを混入させる事で広い範囲に
ドーピング量を変化させることが出来、それによ
つて適宜のｎ型導電特性、及びｐ型導電特性をも
つたＡ−Si：Ｈ薄膜を作製する事ができ、又Ａ−
Si層は外気に触れる事なく連続的に各導電型の層
を堆積できる。例えば上記Ａ−Si光導電膜はその
上面及び下面部をＰ原子を高濃度にドープした
n+層で形成する事により電極金属との抵抗性接
触を確保している。従つて以後の説明では各導電
型のＡ一Si層の成膜法は一々触れない。
補償用素子部３１０２の各素子３１１７は光導
電素子部３１０１の各素子３１１６と同時に作製
されるが補償用素子３１１７は、素子３１１６の
光入射用透明電極３１０５の代わりに遮光用電極
３１０７が設けられている点で光電変換素子３１
１６と異なる。従つて前述の様にVB1，VB2の各
電源よりバイアス電圧供給線３１１５及び３１０
４に与える電圧値を逆極性で同一絶対値を持つ様
に供給する事により両素子に共通で、しかも特に
温度に対して敏感な暗電流をキヤンセルする事が
出来るし、両素子を適当にバランスさせれば増巾
用MIS構造トランジスタ３１１２の伝達特性の補
償も可能となる。
電素子部３１０１の各素子３１１６と同時に作製
されるが補償用素子３１１７は、素子３１１６の
光入射用透明電極３１０５の代わりに遮光用電極
３１０７が設けられている点で光電変換素子３１
１６と異なる。従つて前述の様にVB1，VB2の各
電源よりバイアス電圧供給線３１１５及び３１０
４に与える電圧値を逆極性で同一絶対値を持つ様
に供給する事により両素子に共通で、しかも特に
温度に対して敏感な暗電流をキヤンセルする事が
出来るし、両素子を適当にバランスさせれば増巾
用MIS構造トランジスタ３１１２の伝達特性の補
償も可能となる。
トランジスタ３１１２の選択用ドレイン電極部
３１１１に於いては、Ａ−Si薄膜のエツチング速
度がドープしたＰ原子濃度に依存する事を利用し
てn+層を取り去つており、ドレイン電極形成材
料としてAu等の金属を用いる事によりドレイン
電極３１１１と半導体層３１２０は、第１図
R1-0〜R54-31で示される分離ダイオードとしての
機能を持つシヨツトキー・バリヤ・ダイオードを
形成している。またソース側電極３１１３とｎ型
半導体層３１２０との接触部分にはn+層３１２
１が残されておりオーム性接触を保つている。絶
縁層３１１９はやはりSi3N4，SiO2スパツタ膜等
の絶縁材料で作製され、特に選択電極３１１０
は、光電変換部からの出力線である遮光電極３１
０７との静電結合を小さくする目的で形成されて
いる。
３１１１に於いては、Ａ−Si薄膜のエツチング速
度がドープしたＰ原子濃度に依存する事を利用し
てn+層を取り去つており、ドレイン電極形成材
料としてAu等の金属を用いる事によりドレイン
電極３１１１と半導体層３１２０は、第１図
R1-0〜R54-31で示される分離ダイオードとしての
機能を持つシヨツトキー・バリヤ・ダイオードを
形成している。またソース側電極３１１３とｎ型
半導体層３１２０との接触部分にはn+層３１２
１が残されておりオーム性接触を保つている。絶
縁層３１１９はやはりSi3N4，SiO2スパツタ膜等
の絶縁材料で作製され、特に選択電極３１１０
は、光電変換部からの出力線である遮光電極３１
０７との静電結合を小さくする目的で形成されて
いる。
第８図ａ，ｂに示す光電変換装置は、第２図に
示す電流帰還用抵抗F1-0〜F54-31を挿入した例
で、第８図ａは模式的平面図、第８図ｂは第８図
ａに於ける−′での切断面図である。各部の
配置図は第６図とほぼ同じであり、異なる点は抵
抗体部３２００を設けた点であり、これは適当な
ドーピング量のＡ−Si、又は適当な金属の酸化
物、ホウ化物、窒化物を用いて構成される。抵抗
体部３２００は、絶縁層３２０７の上に適当な抵
抗値を有する抵抗膜３２０４、該抵抗膜３２０４
の両側に設けた電極子３２０５，３２０６及び表
面に設けた絶縁膜３２０８とから成る。電極３２
０５は増幅部３２０３のトランジスタのドレイン
と接続している。
示す電流帰還用抵抗F1-0〜F54-31を挿入した例
で、第８図ａは模式的平面図、第８図ｂは第８図
ａに於ける−′での切断面図である。各部の
配置図は第６図とほぼ同じであり、異なる点は抵
抗体部３２００を設けた点であり、これは適当な
ドーピング量のＡ−Si、又は適当な金属の酸化
物、ホウ化物、窒化物を用いて構成される。抵抗
体部３２００は、絶縁層３２０７の上に適当な抵
抗値を有する抵抗膜３２０４、該抵抗膜３２０４
の両側に設けた電極子３２０５，３２０６及び表
面に設けた絶縁膜３２０８とから成る。電極３２
０５は増幅部３２０３のトランジスタのドレイン
と接続している。
電流帰還素子としてMISトランジスタを、又分
離用素子としてやはりMISトランジスタを採用
し、これ等を薄膜技術で作製した例を第９図ａ，
ｂに示す。第９図ａは平面図、第９図ｂは、第３
図ａの−′での切断面図である。対応する走
査回路は第３図ａで既に動作については説明し
た。この実施態様例の第６図に示した例と部材配
置に於ける異なる点は、選択可能な増巾素子とし
てのMISトランジスタ３３００チヤンネル３３０
５を遮光電極と平行に配し、かつ分離用トランジ
スタ３３０６、及び電流帰還用トランジスタ３３
０７とを独立に設置した点とである。尚増巾用
MISトランジスタ３３００、第６図のそれとの異
なる点は、MISトランジスタ３３００のドレイン
が、電極金属とオーム性接触を保つように設計さ
れている点である。また分離用MISトランジスタ
３３０６のゲートは選択信号に接続され、ドレイ
ン側はトランジスタ電源線VDに接続されている
事を、図への捕足説明としてつけ加えておく。
離用素子としてやはりMISトランジスタを採用
し、これ等を薄膜技術で作製した例を第９図ａ，
ｂに示す。第９図ａは平面図、第９図ｂは、第３
図ａの−′での切断面図である。対応する走
査回路は第３図ａで既に動作については説明し
た。この実施態様例の第６図に示した例と部材配
置に於ける異なる点は、選択可能な増巾素子とし
てのMISトランジスタ３３００チヤンネル３３０
５を遮光電極と平行に配し、かつ分離用トランジ
スタ３３０６、及び電流帰還用トランジスタ３３
０７とを独立に設置した点とである。尚増巾用
MISトランジスタ３３００、第６図のそれとの異
なる点は、MISトランジスタ３３００のドレイン
が、電極金属とオーム性接触を保つように設計さ
れている点である。また分離用MISトランジスタ
３３０６のゲートは選択信号に接続され、ドレイ
ン側はトランジスタ電源線VDに接続されている
事を、図への捕足説明としてつけ加えておく。
以上本発明の実施態様例としては、Ａ−Si：Ｈ
系光導電素子と結晶シリコン集積回路及びマトリ
ツクス配線とを単一基板上に組み上げたハイブリ
ツド方式、及び前記光導電素子、走査回路をＡ−
Si薄膜で形成したモノリシツク方式の例を揚げて
説明したが、本発明はこれ等の実施態様例に限定
されるものではない。
系光導電素子と結晶シリコン集積回路及びマトリ
ツクス配線とを単一基板上に組み上げたハイブリ
ツド方式、及び前記光導電素子、走査回路をＡ−
Si薄膜で形成したモノリシツク方式の例を揚げて
説明したが、本発明はこれ等の実施態様例に限定
されるものではない。
以上実施例で示した如く本発明では従来多数の
光情報を走査し出力する光電変換装置に於いて、
長尺化が精度良く実現可能で、増巾機能を持つ走
査回路を構成する事によつてインピーダンスの高
い光導電素子を広く配置した場合に問題となる雑
音の影響を大きくし低減した光電変換装置を作成
する事を可能ならしめた。
光情報を走査し出力する光電変換装置に於いて、
長尺化が精度良く実現可能で、増巾機能を持つ走
査回路を構成する事によつてインピーダンスの高
い光導電素子を広く配置した場合に問題となる雑
音の影響を大きくし低減した光電変換装置を作成
する事を可能ならしめた。
第１図乃至第３図ａ，ｂは各々、本発明の各実
施態様例に係わる走査回路を説明する為の走査回
路図、第４図は本発明に於ける共通ゲートバイヤ
ス値に対する伝達特性の変化を示す図、第５図及
び第６図ａ，ｂは各々本発明の他の実施態様例を
説明する為の説明図で、第６図ｂは第６図ａの
−′での切断面図、第７図は本発明に於けるマ
トリツクス配線部を説明する為の説明図、第８図
ａ，ｂ及び第９図ａ，ｂは各々、他の本発明の実
施態様例を説明する為の説明図で、第８図ｂは第
８図ａの、第９図ｂは第９図ａの夫々―′で
の切断面図である。
施態様例に係わる走査回路を説明する為の走査回
路図、第４図は本発明に於ける共通ゲートバイヤ
ス値に対する伝達特性の変化を示す図、第５図及
び第６図ａ，ｂは各々本発明の他の実施態様例を
説明する為の説明図で、第６図ｂは第６図ａの
−′での切断面図、第７図は本発明に於けるマ
トリツクス配線部を説明する為の説明図、第８図
ａ，ｂ及び第９図ａ，ｂは各々、他の本発明の実
施態様例を説明する為の説明図で、第８図ｂは第
８図ａの、第９図ｂは第９図ａの夫々―′で
の切断面図である。
Claims (1)
- 【特許請求の範囲】 １ シリコン半導体薄膜からなる光電変換部を有
する光電変換素子の複数と： 各光電変換素子毎に電気的に接続され、該光電
変換素子への入射光量に応じて該光電変換素子よ
り出力される信号に応じて増幅された信号を出力
する信号増幅手段の複数と： 各光電変換素子毎に設けられ、各光電変換素子
の環境特性を補償する為のシリコン半導体薄膜を
有する補償手段の複数と： 各信号増幅手段毎に設けられ、各信号増幅手段
より出力される信号がクロストークするのを防止
する為のクロストーク防止手段の複数と： を具備する光電変換信号出力ユニツトの複数と、 前記複数の信号増幅手段を各ユニツト毎に排他
的に選択するユニツト選択信号を伝送するユニツ
ト駆動配線と、 各ユニツトに於ける同位の信号増幅手段の出力
信号を伝送する共通化された信号出力配線と、 が同一基板上に一体的に設けられていることを特
徴とする固体光電変換装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4221080A JPS56138966A (en) | 1980-03-31 | 1980-03-31 | Photoelectric converter |
| US06/247,752 US4390791A (en) | 1980-03-31 | 1981-03-26 | Solid-state photoelectric transducer |
| DE19813112908 DE3112908A1 (de) | 1980-03-31 | 1981-03-31 | "photoelektrischer wandler auf festkoerperbasis" |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4221080A JPS56138966A (en) | 1980-03-31 | 1980-03-31 | Photoelectric converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56138966A JPS56138966A (en) | 1981-10-29 |
| JPH022303B2 true JPH022303B2 (ja) | 1990-01-17 |
Family
ID=12629650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4221080A Granted JPS56138966A (en) | 1980-03-31 | 1980-03-31 | Photoelectric converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56138966A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4709252A (en) * | 1982-07-16 | 1987-11-24 | The United States Of America As Represented By The Administrator, National Aeronautics And Space Administration | Integrated photo-responsive metal oxide semiconductor circuit |
| JPH0624234B2 (ja) * | 1983-10-25 | 1994-03-30 | 松下電器産業株式会社 | １次元光電変換装置 |
| US5366921A (en) * | 1987-11-13 | 1994-11-22 | Canon Kabushiki Kaisha | Process for fabricating an electronic circuit apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132223A (ja) * | 1974-09-13 | 1976-03-18 | Hitachi Ltd | |
| JPS5271945A (en) * | 1975-12-12 | 1977-06-15 | Hitachi Ltd | Photoelectric converter |
| JPS5469396A (en) * | 1977-11-15 | 1979-06-04 | Nippon Telegr & Teleph Corp <Ntt> | Functional element array |
| JPS54139342A (en) * | 1978-04-20 | 1979-10-29 | Canon Inc | Information processing unit |
-
1980
- 1980-03-31 JP JP4221080A patent/JPS56138966A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132223A (ja) * | 1974-09-13 | 1976-03-18 | Hitachi Ltd | |
| JPS5271945A (en) * | 1975-12-12 | 1977-06-15 | Hitachi Ltd | Photoelectric converter |
| JPS5469396A (en) * | 1977-11-15 | 1979-06-04 | Nippon Telegr & Teleph Corp <Ntt> | Functional element array |
| JPS54139342A (en) * | 1978-04-20 | 1979-10-29 | Canon Inc | Information processing unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56138966A (en) | 1981-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390791A (en) | Solid-state photoelectric transducer | |
| EP0535569B1 (en) | Circuit for driving an array | |
| US4532536A (en) | Photo-electric transducer | |
| JPH03231560A (ja) | 光電変換装置 | |
| US4714836A (en) | Photosensitive pixel with exposed blocking element | |
| US6583456B2 (en) | Image sensor with light receiving elements of differing areas and image reader both having semiconductor device | |
| JPS62145866A (ja) | センサ装置、光導電型センサの駆動方法及び駆動装置 | |
| US4459488A (en) | Photoelectric converting apparatus for delivering a compensated signal | |
| US4788445A (en) | Long array photoelectric converting apparatus with insulated matrix wiring | |
| JP3135309B2 (ja) | 光電変換装置及び情報処理装置 | |
| JPH022301B2 (ja) | ||
| JPS58221562A (ja) | 原稿読取装置 | |
| US4746804A (en) | Photosensitive pixel with exposed blocking element | |
| JPH022303B2 (ja) | ||
| JPH0730084A (ja) | ２次元密着型イメージセンサ | |
| JPH0337744B2 (ja) | ||
| JPH0337743B2 (ja) | ||
| JPH022302B2 (ja) | ||
| JPH0337742B2 (ja) | ||
| JPH022300B2 (ja) | ||
| JPH0337741B2 (ja) | ||
| JPS61189065A (ja) | イメ−ジセンサ | |
| US4916326A (en) | Long array photoelectric converting apparatus with reduced crosstalk | |
| JPH07109423B2 (ja) | 画像読取装置 | |
| JPH06216360A (ja) | イメージセンサ |