JPH07109423B2

JPH07109423B2 - 画像読取装置

Info

Publication number: JPH07109423B2
Application number: JP2111692A
Authority: JP
Inventors: 守信江; 一宏逆井
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1990-05-01
Filing date: 1990-05-01
Publication date: 1995-11-22
Anticipated expiration: 2010-11-22
Also published as: JPH0413359A; US5170129A

Description

【発明の詳細な説明】（産業上の利用分野）本発明はファクシミリやイメージスキャナ等の読み取り
部として用いられる画像読取装置の画像読み取り部分に
関し、特に原稿画像の微小区域毎の明暗情報に対応して
光電変換素子で発生する電荷を検出するに際し、高感度
化を図ることができる電気検出方法及び電荷検出回路に
関するものである。

（従来の技術）原稿に密着して原稿画像を読み取る画像読取装置は、複
数の光電変換素子をライン上に配置した光電変換素子ア
レイと、これを駆動する駆動ICとから構成される。光電
変換素子アレイの各光電変換素子に発生した電荷は、各
光電変換素子を順次選択する駆動IC内のスイッチにより
１本の出力線に時系列的に抽出されるようになってい
る。

前記光電変換素子アレイは、例えば、アモルファスシリ
コン（ａ−Si）を金属電極と透明導電膜とで挟んで複数
の光電変換素子を形成して受光部とし、原稿画像から反
射光に依存した光電荷を検出するように構成されてい
る。画像読取装置の１ビット分の簡易等価回路を示すと
第７図のようになる。

その動作について説明すると、フォトダイオードPDに原
稿画像の微小区域の明暗情報を含んだ反射光が照射する
と、この反射光に基づいて光電流Ipによる光電荷が発生
し、この電荷が受光素子容量ＣP及び配線容量ＣLに蓄積
され、それにともない増幅器Ａの入力線の電圧Vaが変化
する。この電圧Vaを増幅器Ａにより高入力インピーダン
スで検出し、出力をアナログスイッチSWの開閉により各
ビット毎に順次出力線Toutへ伝え時系列信号とする。信
号検出後増幅器の入力線はリセットスイッチRSにより接
地されて電荷を放電しリセット状態とする。従って、増
幅器Ａの入力線の電圧Vaは配線容量ＣLの容量値が小さ
いほど大きな値となり、信号検出精度が高くなるという
性質がある。

また、上述の画像読取装置によると、各光電変換素子70
を個々に駆動するため多数の駆動用ICチップを必要とす
るので、駆動用ICチップの数を軽減して低価格化を図る
マトリックス駆動型の画像読取装置が提案されている。

このマトリックス駆動型の画像読取装置は、第８図に示
すように、ｎ個の光電変換素子70を１ブロックとするＫ
個の光電変換素子ブロック群と、光電変換素子70に1:1
に対応して設けたスイッチング素子Tknとから構成さ
れ、各スイッチング素子Tknは共通信号線80（ｎ本）に
接続されている。前記スイッチング素子Tknはゲート線G
kに加えられるゲートパルスによりブロック群毎に導通
状態になり、数ビットが同時に共通信号線80に接続され
て並列処理を行なうようになっている。

すなわち、第１のブロックの着目して説明すると、スイ
ッチング素子T11〜T1nが非導通状態のときに原稿画像の
微小区域の明暗情報を含んだ反射光が照射すると、この
反射光に基づいて光電流Ipによる光電荷が発生し、この
電荷が受光素子容量Cp及びスイッチング素子Tknのドレ
インとゲート電極間のオーバーラップ容量ＣGDに配分し
て蓄積される。スイッチング素子T11〜T1nが導通状態と
なることにより前記電荷は、スイッチング素子Tknのド
レインとゲート電極間のオーバーラップ容量ＣGS及び配
線容量ＣL1〜ＣLn及び前記受光素子容量Cp及びオーバー
ラップ容量ＣGDで再配分される。従って、電荷を充分に
配線容量ＣLに転送させるためには、受光素子容量Cp及
びオーバーラップ容量ＣGS,CGDに対して配線容量ＣLが
十分大きいことが必要である。そして、前記配線容量Ｃ
Lに貯蔵された電荷により各共通信号線80の電位の変化
を駆動IC81内のアナログスイッチSWnを順次閉じること
により増幅器A1〜Anを介して順次出力線Toutへ伝え、こ
の電位を時系列的に検出するものである。この動作が各
ブロック毎に行われ、原稿の１ラインの画像信号を得
る。

（発明が解決しようとする課題）前者の画像読取装置の電位検出方法によると、上述した
ように配線容量ＣLの容量値が小さいほど信号検出精度
が高くなるが、次のような理由で容量値を小さくするこ
とができなかった。すなわち、フォトダイオードPDで光
電流が流れるには、フォトダイオードPD両端の逆バイア
ス電圧ＶBが十分大きい必要があり、配線容量ＣLの容量
値が小さいと、当初印加した逆バイアス電圧ＶBは配線
容量ＣLの両端電位の上昇に伴って減じられ、実効的な
フォトダイオードPDの逆バイアス電圧ＶBの減少により
光電流が供給できなくなる。ただし、逆バイアス電圧Ｖ
Bが光電流に悪影響を及ぼすまでの間は、配線容量ＣLの
容量値は小さいほど両端電位を大きくすることができ
る。

また後者のマトリックス駆動型の画像読取装置では、ス
イッチング素子Tknを介して配線容量ＣLに電荷を転送貯
蔵している。従って、電荷の転送効率をよくするために
はＣLを（ＣP＋ＣGD）に対して十分大きくする必要があ
り、配線容量ＣLの両極間電位は光電変換素子70側の数
分〜数百分の１程度に減少してしまう。そのため、駆動
IC81内で利得をもたせて感度向上を図っているが、その
際に駆動IC81内でのオフセットノイズやランダムノイズ
が生じSN比が悪くなるという問題点があった。

本発明は上記実情に鑑みてなされたもので、両端電位を
検出するコンデンサの容量を可変とすることにより、検
出電位を実効的に増加させ信号検出精度の向上を図るこ
とができる電荷検出方法及び電荷検出回路を提供するこ
とを目的とする。

（課題を解決するための手段）上記従来例の問題点を解消するため本発明は、複数の光
電変換素子から成る光電変換素子ブロックを複数ブロッ
ク並べて光電変換素子アレイを構成し、前記各光電変換
素子に第１のスイッチング素子を接続し、前記第１のス
イッチング素子をオン・オフ制御することにより前記各
ブロック毎に光電変換素子から画像信号を読み出すマト
リクス駆動型の画像読取装置であって、次の構成を含む
ことを特徴としている。

各ブロックの同一位置の各光変換素子に対して共通とな
るように、第２のスイッチング素子を介して接続される
可変容量コンデンサを設ける。

前記可変容量コンデンサの容量値を変化させる容量変化
手段を設ける。

そして、可変容量コンデンサの容量値をある値に設定し
た状態で光電変換素子からの電荷をブロック毎に注入
し、注入された電荷を保持したまま前記容量値のみを変
化させ、各可変容量コンデンサの両極間に生じる電位を
順次シリアルに読み出すようにしている。

（作用）本発明によれば、ブロック毎に光電変換素子から画像信
号を読み出す際に、可変容量コンデンサの容量値を大き
くした状態において電荷を蓄積できるので、電荷転送の
効率の向上を図ることができる。また、第２のスイッチ
ング素子により光電変換素子側と可変容量コンデンサ側
とを電気的に分離し、注入された電荷を保持したまま容
量値のみを変化させることができる。従って、可変容量
コンデンサの容量値を小さくした状態においてコンデン
サ両極間の電位を検出できるので、検出電位を高く設定
することができ、高感度な画像信号を得ることができ
る。

（実施例）本発明の一実施例について図面を参照しながら説明す
る。

第１図は本発明をマトリックス駆動型の画像読取装置に
適用した場合の等価回路図である。

光電変換素子アレイを構成する各ビットの光電変換素子
70は、それぞれスイッチング素子（第２のスイッチング
素子）S1nを介してそれぞれ可変容量コンデンサＣEXTに
接続している。図中、第８図と同様の構成をとる部分に
ついては同一符号を付している。

スイッチング素子S1n及び可変容量コンデンサＣEXTは、
それぞれ薄膜トランジスタや積層構造で形成され、光電
変換素子70やスイッチング素子（第１のスイッチング素
子）Tknと同じ製造プロセスで製造できるようにしてい
る。

可変容量コンデンサＣEXTは、外部より信号を与えるこ
とにより容量を２通りに変化させることができるコンデ
ンサで、その具体的な構造を第２図を参照しながら説明
する。すなわち、可変容量コンデンサＣEXTは、金属電
極21,絶縁層22,半導体層23,金属電極24を順次積層し、
絶縁層22側の金属電極21にパルス電圧が印加するように
構成されている。金属電極21,24としては、Au,Cr,Mo,T
i,Ta等の抵抗値が低く、また積層構造に形成する際のフ
ォトリソ工程において劣化しないように、温度や薬品に
ついて安定な金属若しくはSnO₂,ITO等の酸化物導電体で
構成する。絶縁層22は、SiNx,SiOx,TaOx,TaONx等の酸化
物や窒化物材料で構成する。半導体層23は、アモルファ
スシリコンを主材料としてドーピング不純物を含むｐ型
若しくはｎ型の半導体，ゲルマニウムやカーバイドを含
むアモルファスシリコン半導体，又はゲルマニウムやカ
ーバイドを薄い層で積層した構造で構成されている。

上記のように構成することにより、金属電極21に金属電
極24よりプラス側の電圧（例えば5V）を印加すること
で、絶縁層22と半導体層23界面に電子の蓄積層が形成さ
れ、金属電極24から半導体層23を経てその界面までが低
抵抗層となる。したがって、金属電極21,24間の容量
は、絶縁層22の厚み分だけの容量C1となる。一方、金属
電極21に金属電極24よりもマイナス側の電圧（例えば−
5V）を印加することで、逆に絶縁層22,半導体層23の界
面の半導体側には電子が空乏化して高抵抗となってしま
う。十分空乏化すると、金属電極21,24間の容量は絶縁
層22部と半導体層23部とを直列に接続した容量値C2とな
る。容量値C2は容量値C1より小さくなるため、金属電極
21の電位変化に応じて可変容量コンデンサＣEXTの容量
値を変化させることができる。

また、スイッチング素子S1nは、一旦可変容量コンデン
サＣEXTに転送された電荷が可変容量コンデンサＣEXTの
容量値を小さくすることにより、スイッチング素子Tkn
のゲート，ソース電極間のオーバーラップ容量ＣGSに電
荷が再配分しないように設けたもので、スイッチング素
子Tknと可変容量コンデンサＣEXT側とを分離させて、可
変容量コンデンサＣEXTに蓄積された電荷を保持したま
ま容量値を変化させるものである。

可変容量コンデンサＣEXTを用いた検出回路の詳細な構
成を第３図に示す。

この検出回路は、可変容量コンデンサＣEXTと、可変容
量コンデンサＣEXTの金属電極21側に接続し、金属電極2
1の電位を制御する電圧回路31と、金属電極21と金属電
極24との間に接続し、可変容量コンデンサＣEXTの電荷
をリセットするスイッチRSと、入力側を可変容量コンデ
ンサＣEXTの金属電極24に接続した等倍増幅器DA1と、該
等倍増幅器DA1の出力と可変容量コンデンサＣEXTの金属
電極21の電位差を差動増幅する差動増幅器DA2と、前記
したスイッチS1とから構成されている。可変容量コンデ
ンサＣEXTに蓄積された電荷が可変容量コンデンサＣEXT
の容量値の変化に応じてその両端電位に変化を生じさせ
る。金属電極21の電位変化分を取り除くため、前記両端
電位を差動増幅器DA2で増幅して検出するように構成し
ている。

次に第１図及び第３図に示した検出回路の動作を第４図
のタイミングチャートを参照しながら説明する。第４図
は光電変換素子の１ビットに対応したタイミングチャー
オートである。

ゲートパルスGk及びスイッチングパルスS1nの印加によ
ってスイッチング素子Tknを導通状態として光電変換素
子70群と可変容量コンデンサＣEXT群とを接続する。ス
イッチングパルスS1nのパルス幅はゲートパルスGkのパ
ルス幅より広く設定し、スイッチング素子Tknが閉状態
のときにはスイッチング素子SW1nが閉状態となるように
なっている。

ゲートパルスGkの印加によりスイッチング素子Tknが導
通状態になると、容量が大きい状態（容量値C1）となっ
ている可変容量コンデンサＣEXTに電荷が転送蓄積され
飽和状態となる。

次にスイッチング素子S1nを開状態として光電変換素子7
0側と可変容量コンデンサＣEXT側とを遮断し、この状態
で容量変化用パルスを金属電極21に印加し可変容量コン
デンサＣEXTの容量を容量値C2（C2＜C1）に変化させ
る。可変容量コンデンサＣEXT側の回路はスイッチング
素子Tkn側と遮断されているので、スイッチング素子Tkn
のオーバーラップ容量ＣGSに電荷が配分されることなく
可変容量コンデンサＣEXT内の電荷を保ったまま可変容
量コンデンサＣEXTの容量を変化させることができ、そ
の両端の電位が変化する。この電位を信号として差動増
幅器DA2で検出する。

そして、入力リセット信号の印加により可変容量コンデ
ンサＣEXTの残留電荷を除去する。

第５図は本発明の他の実施例を示す等価回路図であり、
マトリックス駆動型の画像読取装置に適用した場合の１
ビットを示している。第８図と同様の構成部分について
は同一の符号を付している。すなわち、光電変換素子70
の１ビット毎に多数のコンデンサＣLn（ｎ個）から成る
コンデンサＣLnの集合体で形成されタ可変容量コンデン
サＣEXTを接続したものである。各コンデンサＣLnは、
それぞれの両端部間に接続される複数の各スイッチS2n
により並列に接続できるように構成されている。また、
隣接するコンデンサＣLn同士を斜めに接続する各スイッ
チS3nにより、各コンデンサＣLnが直列に接続できるよ
うに構成されている。従って、各スイッチS2n又は各ス
イッチS3nを閉じることにより、コンデンサＣLnの集合
体を並列又は直列に接続できるようにし、コンデンサＣ
Lnの集合体で形成された可変容量コンデンサＣEXTの容
量値を２通りに設定することができるようになってい
る。また、光電変換素子70側のスイッチング素子Ｔは端
部のコンデンサＣL1に接続され、並列接続から直列接続
に変わる際のＰ点での電位変化を防ぎ、スイッチング素
子Ｔ側に電荷が移動しないようにしている。

また、可変容量コンデンサＣEXTはICチップ内に構成す
るようにしているが、これに限定されるものではない。

次に第５図に示した検出回路の動作を第６図のタイミン
グチャートを参照しながら説明する。第６図は光電変換
素子70の１ビットに対応したタイミングチャートであ
る。

ゲートパルスの印加によってスイッチング素子Ｔを閉状
態にし、光電変換素子70と可変容量コンデンサＣEXTと
を接続する。このとき可変容量コンデンサＣEXT内の各
コンデンサＣLnは、S2制御パルス及びS3制御パルスによ
りスイッチS2が閉状態、スイッチS3が開状態となってお
り、各コンデンサＣLnが並列に接続される。各コンデン
サＣLnの容量が同一（容量値Ｃ）とすると、可変容量コ
ンデンサＣEXTの総容量は容量値（ｎ×Ｃ）になってい
る。

ゲートパルスの印加によりスイッチング素子Ｔが閉状態
になると、容量値nCとなっている可変容量コンデンサＣ
EXTに電荷が転送蓄積され飽和状態となる。

次にS2制御パルスによりスイッチS2を開状態とし、更に
S3制御パルスによりスイッチS3を閉状態とすると、各コ
ンデンサＣLnは直列に接続された状態となり、可変容量
コンデンサＣEXTの総容量は容量値（C/n）になる。この
際、各コンデンサＣLnで電荷の再配分が行われるが、ス
イッチング素子Ｔ側をコンデンサＣLn群の端部のコンデ
ンサＣL1に接続したので、コンデンサＣL1の両端の電位
が変化せずスイッチング素子Ｔ側に電荷が逆流しないよ
うになっている。よって、第１図のようなスイッチング
素子Ｔ側と可変容量コンデンサＣEXT側との接続を遮断
するスイッチング素子（第１図におけるS1n）を必要と
しない。

従って、可変容量コンデンサＣEXT内で電荷を保持した
まま可変容量コンデンサＣEXTの総容量を変化させたこ
とができ、バッファアンプＡ側の電位が変化し、この電
位を信号として検出することができる。

本実施例によれば、スイッチS2,S3及びコンデンサ群か
ら成る可変容量コンデンサＣEXTをICチップ内に形成
し、このICチップを実装するようにしたので、薄膜製造
プロセスを複雑にすることなく歩留りの低下を防ぐこと
ができる。

（発明の効果）本発明によれば、マトリクス駆動型の画像読取装置に可
変容量コンデンサを適用したことにより、電荷転送の効
率の向上を図りながら高感度な画像信号を得ることがで
きる。

【図面の簡単な説明】

第１図は本発明を画像読取装置に応用した場合の簡易等
価回路図、第２図は第１図の可変容量コンデンサの断面
説明図、第３図は第１図の画像読取装置の１ビットを示
す等価回路図、第４図は第１図及び第３図の画像読取装
置を駆動するための１ビット分に対応したタイミングチ
ャート図、第５図は本発明の画像読取装置に応用した場
合の他の実施例を示す１ビット分の等価回路図、第６図
は第５図の画像読取装置を駆動するための１ビット分に
対応したタイミングチャート図、第７図及び第８図は従
来の画像読取装置の等価回路図である。 21……金属電極 22……絶縁層 23……半導体層 24……金属電極 70……光電変換素子 81……駆動IC Tkn……スイッチング素子（第１のスイッチング素子） S1n……スイッチング素子（第２のスイッチング素子）ＣEXT……可変容量コンデンサ DA2……差動増幅器

Claims

【特許請求の範囲】

【請求項１】複数の光電変換素子から成る光電変換素子
ブロックを複数ブロック並べて光電変換素子アレイを構
成し、前記各光電変換素子に第１のスイッチング素子を
接続し、前記第１のスイッチング素子をオン・オフ制御
することにより前記各ブロック毎に光電変換素子から画
像信号を読み出すマトリクス駆動型の画像読取装置であ
って、各ブロックの同一位置の各光変換素子に対して共通とな
るよう第２のスイッチング素子を介して接続される可変
容量コンデンサと、前記可変容量コンデンサの容量値を変化させる容量変化
手段と、を有し、可変容量コンデンサの容量値をある値に設定した状態で
光電変換素子からの電荷をブロック毎に注入し、注入さ
れた電荷を保持したまま前記容量値のみを変化させ、各
可変容量コンデンサの両極間に生じる電位を順次シリア
ルに読み出すことを特徴とする画像読取装置。