JPH0380385B2

JPH0380385B2 -

Info

Publication number: JPH0380385B2
Application number: JP57077889A
Authority: JP
Inventors: Fujio Okumura
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1982-05-10
Filing date: 1982-05-10
Publication date: 1991-12-24
Also published as: JPS58195373A

Description

【発明の詳細な説明】本発明は固体光電変換装置に関し、特にフアク
シミリ等の原稿読取装置の小型化、低価格化のた
めに、そのセンサ部に使用される密着型イメージ
センサに関する。

近年フアクシミリ等の原稿読取装置において、
小型化と低価格化を目的として、原稿面と１対１
に対応し光学系の小型化が計れる密着型イメージ
センサの開発が盛んになつている。これを実現す
る方法として数種のイメージセンサが考案されて
いるが、これらのイメージセンサは駆動方法の点
から蓄積型と非蓄積型に大別される。前者はフオ
トダイオード等の光電変換素子に一行走査する時
間中に光によつて発生した電荷を蓄積し、これを
読取るもので、電荷を蓄積するため暗と明の信号
比も大きく、特に光応答が高速であるという長所
を持つている。現在のところサチコン膜を使つた
もの、あるいは非晶質シリコン膜を使つたもの等
が発表されている。後者は電荷の蓄積を行わず、
単に光導電体としての性質を利用し原稿面で反射
された光の強弱をセンサ素子の抵抗の変化として
検出するもので、光の２次電流を利用するため光
応答が遅いという欠点を持つている。

しかし、いざセンサを駆動することになると、
現在のところ蓄積型のイメージセンサにはシフト
レジスタをアナログスイツチアレイの機能を備え
た専用ICが必要であるという大きな欠点がある。
一方非蓄積型イメージセンサでは、電極の一方に
整流性接触を持たせることによつてマトリツクス
型の駆動が可能であり、スイツチ数が少くてす
み、専用ICが不要であり、コストの点で非常に
有利である。この蓄積型イメージセンサの欠点を
解決する方法としてこのICに相当する部分を同
一基板上に作り込んだ薄膜トランジスタによつて
構成してしまうことが考えられるが、これは次の
２つの理由のため現在のところこの応用で発表さ
れた例はない。一つは一般に薄膜トランジスタの
移動度が単結晶で作られたトランジスタに比べ非
常に小さく、応答速度が遅いことで、そのために
高速のスイツチングができないことである。もう
一つは、大面積にわたつて薄膜トランジスタを再
現性よく均一にしかも集積化して作ることが難し
いことである。また、比較的高速な薄膜トランジ
スタアレイと蓄積型イメージセンサアレイを同一
基板上に作ると、プロセスが非常に複雑になつて
しまうということも２次的な理由として上げられ
る。

本発明の目的は上記の事情に鑑みてなされたも
ので、上記欠点を除去せしめ、蓄積型のイメージ
センサアレイと薄膜トランジスタアレイを用い、
ICが不要でかつ高速な固体光電変換装置を提供
することにある。

上記目的を達成するため、本発明の固体光電変
換装置においては、基板上に蓄積型イメージセン
サアレイと薄膜トランジスタアレイを対にして設
け、該薄膜トランジスタアレイを同数の素子から
なるブロツクに分割し、これをさらに奇数ブロツ
ク群、偶数ブロツク群に分け、それぞれの群にお
ける、それぞれのブロツクごとに対応する薄膜ト
ランジスタを接続してなる２つの配線群によつて
１ブロツク中の薄膜トランジスタと同数の検出回
路とこれを走査する走査回路からなる２つの読読
回路に接続し、奇数ブロツク、偶数ブロツクのス
イツチングを交互に行い、１つのブロツクにおけ
る信号の検出は同時に行うことを特徴とする。

以下、本発明の基本構成といくつかの実示例を
図示しながら、本発明の固体光電変換装置の原理
及び効果を説明する。

第１図は本発明の固体光電変換装置の基本構成
を示している。第１図ａにおいて１は１〜ｎまで
の各ブロツクを順次スイツチングするブロツク駆
動回路、２は蓄積型イメージセンサアレイと薄膜
トランジスタアレイの１つのブロツクを示してお
り、その具体的な構成は第１図ｂに示す通りであ
る。１ブロツクは図に示すようにｍ個のセンサ素
子と薄膜トランジスタ素子の対からなり、ブロツ
クはｎ個あるため全体のビツト数をｎ×ｍ個であ
る。３，４はそれぞれｍ個の検出回路とこれを走
査する走査回路等からなる読取装置で、３は奇数
ブロツク用、４は偶数ブロツク用である。５はセ
ンサに電圧を印加するための電源であるが、ここ
をグランドにして、この電源を３，４の読取回路
に含める方法もある。６，７は各ブロツクのそれ
ぞれ対応するビツトつまり各ブロツクのそれぞれ
ｊ番目のビツトから出る信号線を共通に結びこれ
を読取回路に接続する共通配線群で、６は奇数ブ
ロツク用、７は偶数ブロツク用である。また８は
各ブロツクの薄膜トランジスタの共通ゲートから
ブロツク駆動回路１に至る配線群である。第１図
ｂにおいて９は蓄積型イメージセンサの共通電
極、１０は蓄積型イメージセンサの１ビツトの等
価回路を示しており、図に示すように１ブロツク
中にｍ個のセンサ素子がアレイになつておりＳ
（ｉ，ｊ）はｉブロツクのｊ番目のセンサ素子を
示している。１１は薄膜トランジスタであり、図
に示すようにセンサ１ビツトに対し１個ずつ直列
に接続されており、ゲートは共通にして配線１２
によつてブロツク駆動回路１に接続されている。
この配線１２がｎ本まとまつたものが配線群８で
ある。また１３は読取回路３または４に至る配線
群であり、それぞれＳ（１，ｊ），Ｓ（３，ｊ），Ｓ
（５，ｊ）…あるいはＳ（２，ｊ），Ｓ（４，ｊ）Ｓ
（６，ｊ）…のビツトから出ている配線を共通に
した配線群が６，７である。

動作の概略を第２図を用いて説明する。第２図
は１〜４ブロツクまでのブロツク駆動回路による
スイツチングと読取回路の検出と走査のタイミン
グの一例を示したものである。まずブロツク駆動
回路１によつてブロツク１の薄膜トランジスタア
レイがON状態となり、１ビツト目からｍビツト
目までのセンサ素子に蓄積された信号電荷の検出
が、読取回路３のｍ個の検出回路で始まる。薄膜
トランジスタは図に示すように遅い応答速度を持
つているのでブロツクのスイツチング時間はこの
ことを計算に入れて設定されなければならない。
ここで薄膜トランジスタがほぼ定常状態となつて
ブロツク１の信号検出が完了する。次にブロツク
１のスイツチングパルスがOFFし、ブロツク２
のスイツチングが始まつて今後は読取回路４によ
るブロツク２の信号検出が始まり、この間に読取
回路３は先に検出回によつて検出したブロツク１
の１〜ｍビツトの信号の走査を行う。以下２つの
読取り回路は検出と走査を交互にくり返し、ｎブ
ロツクまでの信号を読取つていく。

このように１ブロツク中の薄膜トランジスタの
スイツチングを同時に行い信号電荷を一旦移動さ
せるという操作を行うことによつて応答速度の遅
い薄膜トランジスタを使用しても実効的に走査速
度を上げることができる。たとえば応答速度が
100μsecの薄膜トランジスタをスイツチとして用
い、１ブロツク10ビツトとすると、個々の薄膜ト
ランジスタをスイツチングして行つたのでは10ビ
ツトスイツチングするために、OFFの時間も考
えて2msecかかるところを20分の１の100μsecで
行うことができ逆に考えればトランジスタの応答
速度を20倍速くしたのと同じ効果を得ることがで
きる。またこの場合走査回路の走査用スイツチの
スイツチング速度は約10μsecでよい。これは本発
明の方法を用いない場合の時間とほぼ同じであ
る。

ここで、スイツチの特性にばらつきがあつた場
合のことを考える。ON、OFFのスレシホールド
電圧のばらつきの問題はゲート電圧を適当にとる
ことによつて解決できるので、主な問題点はON
抵抗とそれに起因する応答速度である。しかし電
荷蓄積型の読取動作では信号は電荷であり、薄膜
トランジスタのON抵抗にばらつきがあつても、
信号電荷がすべて検出回路に入れば問題はなく、
応答速度のみが問題となる。本発明の装置及び方
法を用いれば、応答速度の遅い薄膜トランジスタ
を用いても速いスイツチングが可能であり、しか
も１ブロツク中の素子数ｍを適当な値にすること
ができるため、ある程度応答速度のばらつきを予
想してｍの値を決めておけばこの問題も解決する
ことが可能である。したがつて本発明によれば、
歩留りよく固体光電変換装置を得ることができ
る。

第３図は別の動作タイミング例で、第３図ａ，
ｂとも薄膜トランジスタが完全にOFFしてから
走査を開始してしる。これは薄膜トランジスタの
スイツチングに伴う雑音を考慮したもので、この
雑音の主なものは薄膜トランジスタのゲートとソ
ースあるいはドレイン間の容量を通したスイツチ
ングパルスのフイードスルーや、ON−OFFに伴
うチヤネル電荷の変動によるもので、ON時と
OFF時にそれぞれ逆相の雑音が生じるため完全
にOFFすればこれを打消すことができる。第３
図ａは読取回路の走査時間が１ブロツクの走査時
間と同じで薄膜トランジスタの応答速度が１ブロ
ツクの走査時間の半分の場合で、第３図ｂは、走
査回路のスイツチング速度を速くしたもので、雑
音を考慮しても走査時間を短くすれば第２図の場
合に近づけることができる。

次に読取回路の検出回路と走査回路について３
つの実施例とスイツチングのタイミングチヤート
を図示しながら動作を説明する。第４図は読取回
路の３つの実施例を示している。第４図ａにおい
て１４はリセツト可能な積分器、１５はスイツチ
ング用FETを示している。また１，２，…ｍは
それぞれのブロツクの１番目からｍ番目の信号線
に対応している。積分器のリセツト及びFETの
スイツチングは読取回路内の駆動回路によつて行
われるものとする。この実施例の場合検出回路は
積分器であり、蓄積型イメージセンサ上の信号電
荷をこの積分器で積分し、これをスイツチング用
FETを順次ONさせることによつて読取る。その
後積分器にリセツトをかければ読取回路は初期状
態に戻る。この様子を第５図ａに示す。第４図ｂ
において１６は信号電荷蓄積用コンデンサ、１７
はリセツト用FET、１８はスイツチング用FET、
１９は積分器もしくはバツフアアンプであり、１
９が積分器の場合、信号電荷蓄積用コンデンサに
蓄積された電荷はすべて積分器に流れ込むため１
７のリセツト用FETは必要ない。第５図ｂは１
９が積分器の場合のタイミングチヤートを示して
おり、リセツトパルスは該積分器に入る。動作は
第５図ａの場合に比べ積分器が１個であるため積
分器のリセツトが１ビツトごとに必要なことと、
前述したようにリセツト用FETが不要で全ビツ
ト同時にリセツトすることがないという点が異る
だけで基本的にはほとんど同じである。また１９
がバツフアアンプの場合のタイミングは第５図ａ
と同じである。第４図ｃにおいて２０は検出回路
であり、その構成は２１の読出し抵抗とプトアン
プからなる初段の検出悪、２２のサンプルホール
ド回路、２３のコンパレータ、２４のTTLや
CMOSレベルへの変換器である。２５はパラレ
ルシリアル変換型のシフトレジスタからなる走査
回路である。この実施例では上記検出回路によつ
て信号を白黒２値のレベルに変換するところまで
行い、この２値化された信号をシフトレジスタで
走査する。また、この後の信号処理系の構成によ
つては、シフトレジスタによる走査を行なわず、
１ブロツクの信号をブロツクごとに処理するよう
なことも可能である。例えば１ブロツクの素子数
を８とし、８ビツトマイクロプロセツサを用いて
ブロツクごとに信号処理を行えばこの後の信号処
理回路を簡単にすることができる。

次に蓄積型イメージセンサ素子と薄膜トランジ
スタの部分の一実施例を第６図に示す。この実施
例はセンサ、トランジスタともに非晶質シリコン
をその材料に用いたもので、２６はガラス基板、
２７はSnO₂やITOなどの透明共通電極、２８は
Cr等の金属でできた遮部で副走査方向のセンサ
の開口部の長さを決めている。２９は厚さ100〜
200Å程度のSi₃N₄膜、３０はボロンや酸素等を
ドーピングして高抵抗化した膜厚２〜3μmの非晶
質シリコン膜、３１はボロンをドービングした膜
厚0.2〜0.4μmのＰ型の非晶質シリコン膜で、２
９，３１が電荷注入阻止の役目をするブロツキン
グ層、３０が光によつて電荷を発生させる層であ
り２９〜３１で蓄積型イメージセンサをなしてい
る。３２はセンサの上部個別電極と薄膜トランジ
スタのドレイン電極とを兼ねたＡ電極、３３は
Ａのソース電極、３４は膜厚１〜2μm程度のノ
ンドープの非晶質シリコン膜、３５は膜厚0.1〜
0.5μmのSi₃N₄膜で薄膜トランジスタの絶縁層で
ある。３６はＡのゲート電極であり３３〜３６
で薄膜トランジスタを形成している。３７は薄膜
トランジスタに光が入射するのを防ぐ遮光膜で、
もし装置の構造上、素子のある方の面からも光が
入るのなら薄膜トランジスタの上にもつけなくて
はならない。これは薄膜トランジスタに使用した
非晶質シリコンが光導電性を持つためである。３
８は原稿からの光である。

この実施例のように本発明の固体光電変換装置
のセンサ部と薄膜トランジスタの部分は同一基板
上に同じ材料で形成することもでき、また製造方
法によつては同一の製造装置で連続的に膜を形成
することもでき、生産性、信頼性よくまた安価に
製造することが可能である。他の例としては蓄積
型イメージセンサとしてサチコンやcdsあるいは
cdse等を使つたもの、薄膜トランジスタとして同
じくcds、cdse等を材料として用いたものやSiの
蒸着で形成した多結晶Siあるいは非晶質シリコン
をレーザーアニールして多結晶化したものを材料
として用いたものでもよい。

以上のごとく本発明によれば、高感度で高速な
蓄積型イメージセンサを用い、しかも専用IC不
要の駆動回路を有する固体光電変換装置が得ら
れ、フアクシミリ装置の高速化、小型化、低価格
に有用である。

【図面の簡単な説明】

第１図ａ，ｂは本発明の固体光電変換装置の基
本構成、第２図、第３図ａ，ｂは読取のタイミン
グチヤート、第４図ａ，ｂ，ｃは読取回路部の３
つの実施例、第５図ａ，ｂは読取回路の走査のタ
イミング例、第６図は蓄積型イメージセンサと薄
膜トランジスタの一実施例を示している。１……ブロツク駆動回路、２……蓄積型イメー
ジセンサと薄膜トランジスタアレイの１ブロツ
ク、３，４……読取回路、５……電源、６，７…
…共通配線群、８……配線群、９……共通電極、
１０……蓄積型イメージセンサ素子、１１……薄
膜トランジスタ、１２……共通ゲート、１３……
配線群、１４……積分器、１５，１８……スイツ
チング用FET、１６……信号電荷蓄積用コンデ
ンサ、１７……リセツト用FET、１９……バツ
フアアンプまたは積分器、２０……検出回路、２
１……初段検出回路、２２……サンプルホールド
回路、２３……コンパレータ、２４……レベル変
換器、２５……シフトレジスタ、２６……ガラス
基板、２７……共通電極、２８……遮光膜、２９
……Si₃N₄膜、３０……高抵抗非晶質シリコン
膜、３１……Ｐ型非晶質シリコン膜、３２……ド
レイン電極を兼ねたセンサの上部個別電極、３３
……ソース電極、３４……非晶質シリコン膜、３
５……Si₃N₄膜、３６……ゲート電極、３７……
遮光膜、３８……信号光。

Claims

【特許請求の範囲】１蓄積型で動作する一次元あるいは二次元のイ
メージセンサにおいて各光電変換素子ごとに直列
に薄膜トランジスタを設け、該薄膜トランジスタ
を、それぞれ同じ個数からなるブロツクに分割
し、同一ブロツク中の薄膜トランジスタのゲート
を共通にしたセンサ部を具備し、奇数番目のブロ
ツク群と偶数番目のブロツク群においてそれぞれ
のブロツクごとに対応する薄膜トランジスタを接
続してなる２つの配線群によつて、１ブロツクの
素子数と同数の検出回路とその出力を走査する走
査回路からなる奇数ブロツク用と偶数ブロツク用
の２つの読取回路を接続し、奇数ブロツク、偶数
ブロツクの薄膜トランジスタ群のスイツチングを
交互に行い、１つのブロツクにおける信号の検出
は同時に行うことを特徴とする固体光電変換装
置。２光電変換素子は電極を除く素子の構成が光の
入射する側から、Si₃N₄膜、高抵抗非晶質シリコ
ン膜、Ｐ型非晶シリコン膜からなる特許請求の範
囲第１項記載の固体光電変換装置。３薄膜トランジスタは、材料として非晶質シリ
コンを用い、絶縁膜としてSi₃N₄膜かSiO₂膜を用
いる特許請求の範囲第１項記載の固体光電変換装
置。４検出回路は積分器やサンプルホールド回路で
あり、走査回路はアナログスイツチである読取回
路を有する特許請求の範囲第１項記載の固体光電
変換装置。