JPH022300B2 - - Google Patents
Info
- Publication number
- JPH022300B2 JPH022300B2 JP55042207A JP4220780A JPH022300B2 JP H022300 B2 JPH022300 B2 JP H022300B2 JP 55042207 A JP55042207 A JP 55042207A JP 4220780 A JP4220780 A JP 4220780A JP H022300 B2 JPH022300 B2 JP H022300B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion device
- solid
- signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 73
- 230000003321 amplification Effects 0.000 claims description 27
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 15
- 238000003860 storage Methods 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000002265 prevention Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 238000009825 accumulation Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 241000519995 Stachys sylvatica Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- -1 boride Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
- H04N1/03—Details of scanning heads ; Means for illuminating the original for picture information pick-up with photodetectors arranged in a substantially linear array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Image Input (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光情報信号を光電変換して電気信号と
して出力する光電変換装置に関するものであり、
特にフアクシミリ、デジタル複写機、レーザ記録
装置等の文字及び画像入力装置等に適した固体化
された光電変換装置に関する。
して出力する光電変換装置に関するものであり、
特にフアクシミリ、デジタル複写機、レーザ記録
装置等の文字及び画像入力装置等に適した固体化
された光電変換装置に関する。
従来の光電変換装置は光電変換機能を有する光
電変換要素（画素）群と、該光電変換要素群から
出力される電気信号を順次時系列に配列された形
で出力する操作機能をもつ回路とを包含するもの
で、フオトダイオードとMOS・FET（Field
Effect Transitor）を構成要素として包含するも
の（MOS typeと略記する）、あるいはCCD
（Charge Coupled Device）やBBD（Backet
Brigade Device）、即ち所謂CTD（Charge
Transter Device）を構成要素として包含するも
の（CTD typeと略記する）等々各種の方式があ
る。
電変換要素（画素）群と、該光電変換要素群から
出力される電気信号を順次時系列に配列された形
で出力する操作機能をもつ回路とを包含するもの
で、フオトダイオードとMOS・FET（Field
Effect Transitor）を構成要素として包含するも
の（MOS typeと略記する）、あるいはCCD
（Charge Coupled Device）やBBD（Backet
Brigade Device）、即ち所謂CTD（Charge
Transter Device）を構成要素として包含するも
の（CTD typeと略記する）等々各種の方式があ
る。
而乍ら、これ等MOS typeにしろCTD typeに
しろSi単結晶（Ｃ―Siと略記する）ウエーハー基
板を使用する為に、光電変換部の受光面の面積
は、Ｃ―Siウエーハー基板の大きさで限定されて
仕舞う。即ち、現時点に於いては、全領域に於け
る均一性も含めると精々数inch程度大きさのＣ―
Siウエーハー基板が製造され得るに過ぎない為
に、この様なＣ―Siウエーハー基板を使用する
MOS type或いはCTD typeの光電変換装置に於
いては、その受光面は、先のＣ―Siウエーハー基
板の大きさを超え得るものではない。
しろSi単結晶（Ｃ―Siと略記する）ウエーハー基
板を使用する為に、光電変換部の受光面の面積
は、Ｃ―Siウエーハー基板の大きさで限定されて
仕舞う。即ち、現時点に於いては、全領域に於け
る均一性も含めると精々数inch程度大きさのＣ―
Siウエーハー基板が製造され得るに過ぎない為
に、この様なＣ―Siウエーハー基板を使用する
MOS type或いはCTD typeの光電変換装置に於
いては、その受光面は、先のＣ―Siウエーハー基
板の大きさを超え得るものではない。
従つて、受光面がこの様な限られた小面積であ
る光電変換部を有する光電変換装置では、例えば
デジタル複写機の光情報入力装置として適用する
場合、縮小倍率の大きい光学系を複写しようとす
る原稿と受光面との間に介在させ、該光学系を介
して原稿の光学像を受光面に結像させる必要があ
る。
る光電変換部を有する光電変換装置では、例えば
デジタル複写機の光情報入力装置として適用する
場合、縮小倍率の大きい光学系を複写しようとす
る原稿と受光面との間に介在させ、該光学系を介
して原稿の光学像を受光面に結像させる必要があ
る。
この様な場合、以下に述べる様に解像度を高め
る上で技術的な限度がある。
る上で技術的な限度がある。
即ち、光電変換部の解像度が例えば10本／mm、
受光面の長手方向の長さが３cmであるとし、A4
サイズを複写しようとする場合、受光面に結像さ
れる原稿の光学像は約１／69に縮小され、A4原
稿に対する前記光電変換部の実質的な解像度は約
1.5本／mmに低下して仕舞う。この様に実質的な
解像度は、複写しようとする原稿のサイズが大き
くなるに従つて、（受光面のサイズ）／（原稿の
サイズ）の割合で低下する。
受光面の長手方向の長さが３cmであるとし、A4
サイズを複写しようとする場合、受光面に結像さ
れる原稿の光学像は約１／69に縮小され、A4原
稿に対する前記光電変換部の実質的な解像度は約
1.5本／mmに低下して仕舞う。この様に実質的な
解像度は、複写しようとする原稿のサイズが大き
くなるに従つて、（受光面のサイズ）／（原稿の
サイズ）の割合で低下する。
従つて、この点を解決するには、この様な方式
に於いては、光電変換部の解像度を高める製造技
術が要求されるが、先の様な限られた小面積の基
板を使用して要求される解像度を得るには、集積
密度を極めて高くし且つ構成要素に欠陥がない様
にして製造しなければならないが、斯かる製造技
術にも自づと限度がある。
に於いては、光電変換部の解像度を高める製造技
術が要求されるが、先の様な限られた小面積の基
板を使用して要求される解像度を得るには、集積
密度を極めて高くし且つ構成要素に欠陥がない様
にして製造しなければならないが、斯かる製造技
術にも自づと限度がある。
他方光電変換装置を複写配置して、全受光面の
長手方向の長さが複写し得る最大サイズの原稿の
主走査方向の長さと、１：１になる様にし、結像
される原稿の光学像を光電変換装置の数に分割し
て実質的な解像度の低下を避け様とする方式が提
案されている。
長手方向の長さが複写し得る最大サイズの原稿の
主走査方向の長さと、１：１になる様にし、結像
される原稿の光学像を光電変換装置の数に分割し
て実質的な解像度の低下を避け様とする方式が提
案されている。
而乍ら、斯かる方式に於いても、次に述べる様
な不都合さがある。即ち、光電変換装置を複数配
置すると必然的に各光電変換装置間に受光面の存
在しない境界領域が生じ、全体的に見る場合受光
面は連続的でなくなつ仕舞い、原稿の結像される
光学像は分断され、且つ境界領域に相当する部分
は、光電変換装置の受光面に入力されず、複写さ
れて来る画像は線状に白抜けした或いは線状に白
抜けする部分に相当する部分が除かれて結合され
た不完全なものとなる。又、複数の受光面に分割
されて結像された光学像は、各受光面に於いて
各々光学的反転像となつている為、全体像は、原
稿像の光学的反転像とは異つている。従つて、受
光面に結像された光学像をそのまま再生したので
は元の原稿像を再現することは出来ない。
な不都合さがある。即ち、光電変換装置を複数配
置すると必然的に各光電変換装置間に受光面の存
在しない境界領域が生じ、全体的に見る場合受光
面は連続的でなくなつ仕舞い、原稿の結像される
光学像は分断され、且つ境界領域に相当する部分
は、光電変換装置の受光面に入力されず、複写さ
れて来る画像は線状に白抜けした或いは線状に白
抜けする部分に相当する部分が除かれて結合され
た不完全なものとなる。又、複数の受光面に分割
されて結像された光学像は、各受光面に於いて
各々光学的反転像となつている為、全体像は、原
稿像の光学的反転像とは異つている。従つて、受
光面に結像された光学像をそのまま再生したので
は元の原稿像を再現することは出来ない。
このように、従来の光電変換部に於いては、こ
の受光面が小さい為に高解像度で情報を再現する
のは極めて困難であつた。
の受光面が小さい為に高解像度で情報を再現する
のは極めて困難であつた。
従つて、長尺化された受光面を有し、且つ解像
性に優れた光電変換部を有する光電変換装置が望
まれている。殊にフアクシミリやデジタル複写機
の光情報入力装置、或いはその他の、原稿に書か
れた文字や像を読取る画像読取装置に適用するも
のとしては、再生される原稿のサイズに略々等し
い受光面を有し、再生像に要求される解像度を低
下させず、原稿を忠実に再生させ得る光電変換部
を具備した光電変換装置が不可欠である。
性に優れた光電変換部を有する光電変換装置が望
まれている。殊にフアクシミリやデジタル複写機
の光情報入力装置、或いはその他の、原稿に書か
れた文字や像を読取る画像読取装置に適用するも
のとしては、再生される原稿のサイズに略々等し
い受光面を有し、再生像に要求される解像度を低
下させず、原稿を忠実に再生させ得る光電変換部
を具備した光電変換装置が不可欠である。
本発明の目的とするところは、従来の光電変換
装置の改良を計ることである。
装置の改良を計ることである。
本発明の別の目的とするところは、長尺化され
た受光面を有し且つ高解像度化、高感度化された
光電変換部を具備し、極めて軽量化された固体化
光電変換装置を提供することにある。
た受光面を有し且つ高解像度化、高感度化された
光電変換部を具備し、極めて軽量化された固体化
光電変換装置を提供することにある。
本願発明の固体光電変換装置は光電変換素子の
複数と：各光電変換素子毎に電気的に接続され、
該光電変換素子への入射光量に応じて該光電変換
素子より出力される信号を蓄積する為の信号蓄積
手段の複数と：各信号蓄積手段毎に電気的に接続
され、該信号蓄積手段を信号蓄積状態から初期状
態に復帰させる為の初期化手段の複数と：各信号
蓄積手段毎に電気的に接続され、該信号蓄積手段
に蓄積されている信号に応じて増幅された信号を
出力する信号増幅手段の複数と：各信号増幅手段
毎に設けられ、対応する信号増幅手段による信号
の伝達特性を各信号増幅手段相互間で規格化する
為の規格化手段の複数と：各信号増幅手段毎に設
けられ、各信号増幅手段より出力される信号がク
ロストークするのを防止する為のクロストーク防
止手段の複数と：を具備する光電変換信号出力ユ
ニツトの複数と、前記複数の信号増幅手段を各ユ
ニツト毎に排他的に選択するユニツト選択信号を
伝送するユニツト駆動配線と、各ユニツトに於い
て各初期化手段を制御する為の制御信号を伝送す
る共通化された制御配線と、各ユニツトに於ける
同位の信号増幅手段の出力信号を伝送する共通化
された信号出力配線と、が同一基板上に一体的に
設けれていることを特徴とする。
複数と：各光電変換素子毎に電気的に接続され、
該光電変換素子への入射光量に応じて該光電変換
素子より出力される信号を蓄積する為の信号蓄積
手段の複数と：各信号蓄積手段毎に電気的に接続
され、該信号蓄積手段を信号蓄積状態から初期状
態に復帰させる為の初期化手段の複数と：各信号
蓄積手段毎に電気的に接続され、該信号蓄積手段
に蓄積されている信号に応じて増幅された信号を
出力する信号増幅手段の複数と：各信号増幅手段
毎に設けられ、対応する信号増幅手段による信号
の伝達特性を各信号増幅手段相互間で規格化する
為の規格化手段の複数と：各信号増幅手段毎に設
けられ、各信号増幅手段より出力される信号がク
ロストークするのを防止する為のクロストーク防
止手段の複数と：を具備する光電変換信号出力ユ
ニツトの複数と、前記複数の信号増幅手段を各ユ
ニツト毎に排他的に選択するユニツト選択信号を
伝送するユニツト駆動配線と、各ユニツトに於い
て各初期化手段を制御する為の制御信号を伝送す
る共通化された制御配線と、各ユニツトに於ける
同位の信号増幅手段の出力信号を伝送する共通化
された信号出力配線と、が同一基板上に一体的に
設けれていることを特徴とする。
第１図に本発明に於ける第１の実施態様例の走
査回路を掲げる。A4短手方向に約８画素／mmの
密度での画像読み取りを実現する為に必要な1728
（＝54×32）の光電変換素子S1-0〜S54-34外部バ
イアス電源VBにより給電されている。従つて、
電荷蓄積手段としてのコンデンサC1-0〜C54-31に
は各光電素子への入射光量に応じた速度で電荷が
蓄積されていく。結果的に前記コンデンサC1-0〜
C54-31の選択可能な増幅手段としてのMOSトラ
ンジスタA1-0〜A54-31のゲートへの接続点電位
は、一定の電荷蓄積時間に対して入射光量に対応
した値を持つ事になる。第１図に示す走回路では
電荷蓄積用コンデンサは回路的にはむしろ光導電
素子とともに低周波濾波回路としての効果が期待
される。増幅用MOSトランジスタの32本毎に共
通なドレイン側配線、例えばブロツク駆動線b1に
排他的に電圧を供給すれば、前記接続点の電位に
応じて増幅用MOS（又はMIS）トランジスタA1-0
〜A1-31はバイアスされている事に成り、各増幅
用MOS（又はMIS）トランジスタは個々に接続さ
れている光導電素子への入射光量に対応したチヤ
ンネル抵抗を持つ事になる。従つて自動的に個別
データ線D0〜D31上へは光導電素子S1-0〜S1-31へ
の入射光量に対応した信号電流が出力される事に
なる。上述の動作を確保する為には個別データ線
D0〜D31は電流増幅器等の低インピーダンス入力
回路へ接続すべきは自明の事である。ここで電流
分離用ダイオードR1-0〜R54-31は個別データ線D0
〜D31に接続された増幅用MOS（又はMIS）トラ
ンジスタA1-0〜A54-31間の分離を（特に非選択時
に）確実にする為に設けられている。さて引き続
いて今度は駆動線b2にやはり排他的に電圧を供給
した時初期化手段としての放電用MOS（又は
MIS）トランジスタQ1-0〜Q1-31は導通状態とな
り第１の光導電素子群S1-0〜S1-31に属する蓄積
用コンデンサC1-0〜C1-31に蓄積された電荷は前
記トランジスタQ1-0〜Q1〜31を通して放電される
事になる。
査回路を掲げる。A4短手方向に約８画素／mmの
密度での画像読み取りを実現する為に必要な1728
（＝54×32）の光電変換素子S1-0〜S54-34外部バ
イアス電源VBにより給電されている。従つて、
電荷蓄積手段としてのコンデンサC1-0〜C54-31に
は各光電素子への入射光量に応じた速度で電荷が
蓄積されていく。結果的に前記コンデンサC1-0〜
C54-31の選択可能な増幅手段としてのMOSトラ
ンジスタA1-0〜A54-31のゲートへの接続点電位
は、一定の電荷蓄積時間に対して入射光量に対応
した値を持つ事になる。第１図に示す走回路では
電荷蓄積用コンデンサは回路的にはむしろ光導電
素子とともに低周波濾波回路としての効果が期待
される。増幅用MOSトランジスタの32本毎に共
通なドレイン側配線、例えばブロツク駆動線b1に
排他的に電圧を供給すれば、前記接続点の電位に
応じて増幅用MOS（又はMIS）トランジスタA1-0
〜A1-31はバイアスされている事に成り、各増幅
用MOS（又はMIS）トランジスタは個々に接続さ
れている光導電素子への入射光量に対応したチヤ
ンネル抵抗を持つ事になる。従つて自動的に個別
データ線D0〜D31上へは光導電素子S1-0〜S1-31へ
の入射光量に対応した信号電流が出力される事に
なる。上述の動作を確保する為には個別データ線
D0〜D31は電流増幅器等の低インピーダンス入力
回路へ接続すべきは自明の事である。ここで電流
分離用ダイオードR1-0〜R54-31は個別データ線D0
〜D31に接続された増幅用MOS（又はMIS）トラ
ンジスタA1-0〜A54-31間の分離を（特に非選択時
に）確実にする為に設けられている。さて引き続
いて今度は駆動線b2にやはり排他的に電圧を供給
した時初期化手段としての放電用MOS（又は
MIS）トランジスタQ1-0〜Q1-31は導通状態とな
り第１の光導電素子群S1-0〜S1-31に属する蓄積
用コンデンサC1-0〜C1-31に蓄積された電荷は前
記トランジスタQ1-0〜Q1〜31を通して放電される
事になる。
放電用トランジスタQ1-0〜Q1-31の共通ゲート
線を第２の光導電素子群S2-0〜S2-31に属する増
幅用トランジスタA2-0〜A2-31のドレイン側共通
線と接続して駆動する事は本発明の光電変換装置
への外部機器から制御線本数を減ずる利益がある
が、駆動電圧の相違、駆動タイミングの設定等の
問題により別個に駆動する場合も容易に類推でき
る。
線を第２の光導電素子群S2-0〜S2-31に属する増
幅用トランジスタA2-0〜A2-31のドレイン側共通
線と接続して駆動する事は本発明の光電変換装置
への外部機器から制御線本数を減ずる利益がある
が、駆動電圧の相違、駆動タイミングの設定等の
問題により別個に駆動する場合も容易に類推でき
る。
また増幅用トランジスタA1-0〜A54-31のスレツ
シヨルド電圧等の伝達特性を考慮して放電用トラ
ンジスタQ1-0〜Q54-31の共通ソース線を別個にバ
イアス電源からの給電で行うならば素子設計の巾
を拡げる効果を生む事も明らかである。
シヨルド電圧等の伝達特性を考慮して放電用トラ
ンジスタQ1-0〜Q54-31の共通ソース線を別個にバ
イアス電源からの給電で行うならば素子設計の巾
を拡げる効果を生む事も明らかである。
本発明の第２の実施態様例の走査回路を第２図
に掲げる。第１図に示した第１の例は入射光量の
読み出し精度を多く要求しない場合、もしくは増
幅用として使用するトランジスタが同一ロツト製
品で伝達特性、特にスレツシヨルド電圧の分布が
小さい場合には十分な効果が期待でき、回路構成
も簡単である。しかしながら特に高い精度で光量
情報を読み取る場合等には前記伝達特性の分布が
問題に成る場合がある。第２図に示した例は上記
の問題を解決する為に増幅用トランジスタA1-0
〜A54-31の各々のソース規格化手段としての抵抗
を接続し、電流帰還によつて、複合した伝達特性
の均一化を実現した例である。回路動作の説明は
増幅用トランジスタA1-0〜A54-31の動作に電流帰
還を利用した負帰還を作用させる事が理解されれ
ば第１の例の走査回路の説明から明らかである。
に掲げる。第１図に示した第１の例は入射光量の
読み出し精度を多く要求しない場合、もしくは増
幅用として使用するトランジスタが同一ロツト製
品で伝達特性、特にスレツシヨルド電圧の分布が
小さい場合には十分な効果が期待でき、回路構成
も簡単である。しかしながら特に高い精度で光量
情報を読み取る場合等には前記伝達特性の分布が
問題に成る場合がある。第２図に示した例は上記
の問題を解決する為に増幅用トランジスタA1-0
〜A54-31の各々のソース規格化手段としての抵抗
を接続し、電流帰還によつて、複合した伝達特性
の均一化を実現した例である。回路動作の説明は
増幅用トランジスタA1-0〜A54-31の動作に電流帰
還を利用した負帰還を作用させる事が理解されれ
ば第１の例の走査回路の説明から明らかである。
本発明に於ける第３の実施態様例の走査回路を
第３図ａに、その変形例を第３図ｂに掲げる。こ
れ等の例では前記の電流帰還を実現する規格化手
段の素子として抵抗の代わりに非線形動作素子
P1-0〜P54-31（図に一部のみを掲載）を用い、ま
た増幅用トランジスタのドレイン側共通線からの
分離手段としてMOS（又はMIS）トランジスタを
用いており、特に増幅用トランジスタA1-0〜
A54-31（図には一部のみを記載）、放電用トランジ
スタQ1-0〜Q54-31（図には一部のみを記載）及び
分離用トランジスタT1-0〜T54-31（図には一部の
みを記載）とを同一テクノロジーで製作される素
子で構成する事により容易に集積化出来るという
大きな効果が生まれる。
第３図ａに、その変形例を第３図ｂに掲げる。こ
れ等の例では前記の電流帰還を実現する規格化手
段の素子として抵抗の代わりに非線形動作素子
P1-0〜P54-31（図に一部のみを掲載）を用い、ま
た増幅用トランジスタのドレイン側共通線からの
分離手段としてMOS（又はMIS）トランジスタを
用いており、特に増幅用トランジスタA1-0〜
A54-31（図には一部のみを記載）、放電用トランジ
スタQ1-0〜Q54-31（図には一部のみを記載）及び
分離用トランジスタT1-0〜T54-31（図には一部の
みを記載）とを同一テクノロジーで製作される素
子で構成する事により容易に集積化出来るという
大きな効果が生まれる。
殊に第３図ａの例の場合には電流帰還用トラン
ジスタP1-0〜PA54-31へ給電するため共通ゲート
バイアスVGの電圧を変える事により複合して伝
達特性をプログラム出来る特徴を有する。種々の
共通ゲートバイアスVG値に対する伝達特性の変
化を第４図に示す。
ジスタP1-0〜PA54-31へ給電するため共通ゲート
バイアスVGの電圧を変える事により複合して伝
達特性をプログラム出来る特徴を有する。種々の
共通ゲートバイアスVG値に対する伝達特性の変
化を第４図に示す。
以上述べた走査回路では常に光導電素子からの
出力を増幅（上記例では電流に変換増幅してい
る）してマトリツクス配線部から信号を送り出し
ている。一般に光導電素子の導電率は可成り低
く、また本発明の光電変換装置の主なる用途であ
るデイジタル複写機、フアクシミリ等で要求され
る長尺化された画像読み取り装置への応用に於い
ては、広いマトリツクス配線を要求される為に微
弱な電気信号を長い配線を通して処理する事にな
り良好なSN比を期待出来ぬ場合が多い。本発明
に於ける大きな特徴の一つはこれまでの例の様に
光導電素子の出力端子に接続される選択素子に増
幅作用を持たせており、上記のマトリツクス配線
を低いインピーダンスと見なして各素子を駆動出
来る事になり雑音等の悪影響を大きく低減せしめ
た事にある。
出力を増幅（上記例では電流に変換増幅してい
る）してマトリツクス配線部から信号を送り出し
ている。一般に光導電素子の導電率は可成り低
く、また本発明の光電変換装置の主なる用途であ
るデイジタル複写機、フアクシミリ等で要求され
る長尺化された画像読み取り装置への応用に於い
ては、広いマトリツクス配線を要求される為に微
弱な電気信号を長い配線を通して処理する事にな
り良好なSN比を期待出来ぬ場合が多い。本発明
に於ける大きな特徴の一つはこれまでの例の様に
光導電素子の出力端子に接続される選択素子に増
幅作用を持たせており、上記のマトリツクス配線
を低いインピーダンスと見なして各素子を駆動出
来る事になり雑音等の悪影響を大きく低減せしめ
た事にある。
第５図に本発明の光電変換装置の構成の部分を
説明する為の模式的説明図を示す。ガラス等の透
明な基板５０上に一列に作られた光導電素子群
（素子構造は後述）SB1〜SB54（図にはSB15まで
しか示されていない）は、やはり同じ基板５０上
に薄膜技術で形成された電極配線、及びコンデン
サ群CB1〜CB54（図にはCB15までしか示していな
い）を通して集積化された走査回路I1〜I52（図に
はI15までしか示されていない）にワイヤ・ボン
デイングに依つて接続されている。また走査回路
I1〜I54からの出力線もやはりワイヤ・ボンデイン
グによつて基板上に蒸着技術によつて設けた電極
に接続されマトリツクス配線部５１に導かれ、最
終的に出力用電極に導かれる。駆動線b1〜b54等
外部制御線もやはり基板５０上の電極配線を通し
て走査回路の設けてある基板に導かれる。この実
施態様で示されるハイブリツド構造の光電変換装
置に於けるも光電変換素子は以下の実施態様例で
示されるモノリシツク構造に於ける光変換装置の
光電変換素子と同一構造を有すのでその際に詳細
に説明される。
説明する為の模式的説明図を示す。ガラス等の透
明な基板５０上に一列に作られた光導電素子群
（素子構造は後述）SB1〜SB54（図にはSB15まで
しか示されていない）は、やはり同じ基板５０上
に薄膜技術で形成された電極配線、及びコンデン
サ群CB1〜CB54（図にはCB15までしか示していな
い）を通して集積化された走査回路I1〜I52（図に
はI15までしか示されていない）にワイヤ・ボン
デイングに依つて接続されている。また走査回路
I1〜I54からの出力線もやはりワイヤ・ボンデイン
グによつて基板上に蒸着技術によつて設けた電極
に接続されマトリツクス配線部５１に導かれ、最
終的に出力用電極に導かれる。駆動線b1〜b54等
外部制御線もやはり基板５０上の電極配線を通し
て走査回路の設けてある基板に導かれる。この実
施態様で示されるハイブリツド構造の光電変換装
置に於けるも光電変換素子は以下の実施態様例で
示されるモノリシツク構造に於ける光変換装置の
光電変換素子と同一構造を有すのでその際に詳細
に説明される。
第６図に示す構造の実施態様例は第１図に示さ
れた走査回路のものを全て真空堆積薄板技術によ
つて一枚の基板上に実現した本発明の光電変換装
置の例である。第６図ａは平面図、第６図ｂは、
第６図ａに示されるＸ―X′で示される位置での
切断面図である。基板上には光電変換部６０１、
電荷蓄積部６０２、選択可能な増幅部６０３、及
び放電部６０４と不図示ではあるが紙面右側に位
置するところにマトリツクス配線部と信号入出力
電極及び電源供給電極が設けなれている。マトリ
ツクス配線部の概略図は第７図で示される一般的
なものであつて７０〜７４等はスルーホール接続
部を７５は光電変換部及び走査回路部に対応す
る。
れた走査回路のものを全て真空堆積薄板技術によ
つて一枚の基板上に実現した本発明の光電変換装
置の例である。第６図ａは平面図、第６図ｂは、
第６図ａに示されるＸ―X′で示される位置での
切断面図である。基板上には光電変換部６０１、
電荷蓄積部６０２、選択可能な増幅部６０３、及
び放電部６０４と不図示ではあるが紙面右側に位
置するところにマトリツクス配線部と信号入出力
電極及び電源供給電極が設けなれている。マトリ
ツクス配線部の概略図は第７図で示される一般的
なものであつて７０〜７４等はスルーホール接続
部を７５は光電変換部及び走査回路部に対応す
る。
光電変換部は６０１の個別電極６０５として透
明基板６００を通過してきた光が入射可能な様に
インジウム錫酸化物（ITO）等の透明導電性材料
を使用して蒸着法で形成したものと画素形状の均
一化の為にクロム（Cr）等の遮光用電極材料で
蒸着法で形成した電極６０７とをフオト・エツチ
ングした画素毎に独立して作製されている。更に
前記個別電極６０５上に、例えばSiH4ガスとH2
ガスの混合ガス中でグロー放電を発生せしめ
SiH4の分解によつて堆積するアモルフアス水水
化シリコン（以後Ａ―Si：Ｈ）と略記）の光導電
性薄膜を形成し、フオトエツチングにより画素毎
のＡ―Si：Ｈ光導電膜６０６を作製する。引き続
いて共通対抗電極６０８がAl等の金属材料によ
つて（蒸着、エツチングのプロセスを経て）薄膜
技術によつて配線される。
明基板６００を通過してきた光が入射可能な様に
インジウム錫酸化物（ITO）等の透明導電性材料
を使用して蒸着法で形成したものと画素形状の均
一化の為にクロム（Cr）等の遮光用電極材料で
蒸着法で形成した電極６０７とをフオト・エツチ
ングした画素毎に独立して作製されている。更に
前記個別電極６０５上に、例えばSiH4ガスとH2
ガスの混合ガス中でグロー放電を発生せしめ
SiH4の分解によつて堆積するアモルフアス水水
化シリコン（以後Ａ―Si：Ｈ）と略記）の光導電
性薄膜を形成し、フオトエツチングにより画素毎
のＡ―Si：Ｈ光導電膜６０６を作製する。引き続
いて共通対抗電極６０８がAl等の金属材料によ
つて（蒸着、エツチングのプロセスを経て）薄膜
技術によつて配線される。
尚、上記グロー放電分解法による堆積膜形成プ
ロセスに於いてSiH4／H2ガス中に適当な濃度の
PH3ガスもしくはB2H6ガスを混入させる事でｎ
型導電特性、又はｐ型導電特性をもつたＡ―Si：
Ｈ薄膜を作製する事もでき、外気に触れる事なく
連続的に各導電型のＡ―Si：Ｈ膜を形成できる。
例えば上記Ａ―Si：Ｈ光導電膜はその上面部及び
下面部をＰ原子を高濃度にドープしたn+層で形
成する事により電極金属とのオーム接触を確保し
ている。従つて、以後の説明では各導電型のＡ―
Si：Ｈ膜の成膜法は一々触れない。
ロセスに於いてSiH4／H2ガス中に適当な濃度の
PH3ガスもしくはB2H6ガスを混入させる事でｎ
型導電特性、又はｐ型導電特性をもつたＡ―Si：
Ｈ薄膜を作製する事もでき、外気に触れる事なく
連続的に各導電型のＡ―Si：Ｈ膜を形成できる。
例えば上記Ａ―Si：Ｈ光導電膜はその上面部及び
下面部をＰ原子を高濃度にドープしたn+層で形
成する事により電極金属とのオーム接触を確保し
ている。従つて、以後の説明では各導電型のＡ―
Si：Ｈ膜の成膜法は一々触れない。
さて電荷蓄積部６０２はスパツタリング法等で
形成されたSiO2又はSi3N4から成る膜をパター
ン・エツチングすることで形成された蒸着薄膜６
１８をはさんで接地電極６０９を薄膜形成法で配
線する事によつて作られたコンデンサで構成され
る。
形成されたSiO2又はSi3N4から成る膜をパター
ン・エツチングすることで形成された蒸着薄膜６
１８をはさんで接地電極６０９を薄膜形成法で配
線する事によつて作られたコンデンサで構成され
る。
増幅用薄膜トランジスタ６１２はMIS（金属―
絶縁物―半導体）構造を持つ。遮光用に作られた
電極６０７は電荷蓄積部６０２に蓄積された電荷
により発生する電位を該MIS構造トランジスタの
ゲートに供給する。
絶縁物―半導体）構造を持つ。遮光用に作られた
電極６０７は電荷蓄積部６０２に蓄積された電荷
により発生する電位を該MIS構造トランジスタの
ゲートに供給する。
増幅用薄膜トランジスタ６１２及び放電用トラ
ンジスタ６１５の半導体部を構成する半導体薄膜
はＡ―Si：Ｈが用いられる。
ンジスタ６１５の半導体部を構成する半導体薄膜
はＡ―Si：Ｈが用いられる。
トランジスタ６１２の選択用ドレイン電極部６
１１はSi薄膜のエツチング速度がドープしたＰ原
子濃度に依存する事を利用してn+層が取り去ら
れ、ドレイン選択電極６１０の材料としてAl等
の金属を用いる事により、第１図に於いてR11-0
〜R54-31で示される分離ダイオードとしての機能
を持つシヨツトキー・バリヤ・ダイオードを形成
している。またソス側電極６１３の接触部分は
n+層が残されておりオーム接触を保つている。
絶縁層６１９はやはりSi3N4，SiO2等のスパツタ
膜等の絶縁膜で構成され、特にドレイン選択電極
６１０と光電変換部からの出力線である遮光電極
６０７との静電結合を小さくする目的で形成され
ている。
１１はSi薄膜のエツチング速度がドープしたＰ原
子濃度に依存する事を利用してn+層が取り去ら
れ、ドレイン選択電極６１０の材料としてAl等
の金属を用いる事により、第１図に於いてR11-0
〜R54-31で示される分離ダイオードとしての機能
を持つシヨツトキー・バリヤ・ダイオードを形成
している。またソス側電極６１３の接触部分は
n+層が残されておりオーム接触を保つている。
絶縁層６１９はやはりSi3N4，SiO2等のスパツタ
膜等の絶縁膜で構成され、特にドレイン選択電極
６１０と光電変換部からの出力線である遮光電極
６０７との静電結合を小さくする目的で形成され
ている。
放電部６０４を構成するMIS構造トランジスタ
６１５はドレイン側電極、ソース側電極（それぞ
れ６１４，６１６）を共にオーム接触を保つべく
Siを母体としたn+層を介して接続される。ドレイ
ン電極６１４及びソース電極６１６との間のSi膜
のn+層はフオトエツチングによつて除去される。
６１５はドレイン側電極、ソース側電極（それぞ
れ６１４，６１６）を共にオーム接触を保つべく
Siを母体としたn+層を介して接続される。ドレイ
ン電極６１４及びソース電極６１６との間のSi膜
のn+層はフオトエツチングによつて除去される。
第８図ａ，ｂに示す光電変換装置は第２図にそ
の回路図を示す様に電流帰還用抵抗F1-0〜F54-31
を挿入した実施態様例で第８図は模式的平面図、
第８図ｂは第８図ａに於けるＸ―X′での切断面
図である。各部の配置は第６図の場合とほぼ同じ
であり、異なる点は抵抗体８００を設けた点であ
り、これは適当なドーピング量のＡ―Si（非結晶
シリコン）を用いてもよいし、適当な金属の酸化
物、ホウ化物、窒化物等を用いて構成されてもよ
い。
の回路図を示す様に電流帰還用抵抗F1-0〜F54-31
を挿入した実施態様例で第８図は模式的平面図、
第８図ｂは第８図ａに於けるＸ―X′での切断面
図である。各部の配置は第６図の場合とほぼ同じ
であり、異なる点は抵抗体８００を設けた点であ
り、これは適当なドーピング量のＡ―Si（非結晶
シリコン）を用いてもよいし、適当な金属の酸化
物、ホウ化物、窒化物等を用いて構成されてもよ
い。
電流帰還素子としてMISトランジスタを用いた
例を第９図ａ，ｂに示す。対応する走査回路図は
第３図ａに示してある。この実施態様例に於いて
も第６図に示した各部の配置と多くの点で同様で
あり、放電用トランジスタ９０５に平行な位置に
電流帰還用としてのMISトランジスタ９００を、
また電荷蓄積９０６と増幅用MISトランジスタ９
０４との間に分離用素子として同じくMISトラン
ジスタ９０１とを形成た点が異なるだけである。
尚、第６図に示す増幅用MISトランジスタ６１２
と第９図に示す増幅用トランジスタ９０４とが異
なる点はMISトランジスタ９０４のドレインが電
極金属とオーム接触を保つように設計されている
点である。また分離用MISトランジスタ９０１の
ゲートは９０７は選択信号線biの入力線９０２に
接続され、更にドレイン側はトランジスタ電源線
VD９０３に接続されている事を図への補足説明
としてつけ加えておく。
例を第９図ａ，ｂに示す。対応する走査回路図は
第３図ａに示してある。この実施態様例に於いて
も第６図に示した各部の配置と多くの点で同様で
あり、放電用トランジスタ９０５に平行な位置に
電流帰還用としてのMISトランジスタ９００を、
また電荷蓄積９０６と増幅用MISトランジスタ９
０４との間に分離用素子として同じくMISトラン
ジスタ９０１とを形成た点が異なるだけである。
尚、第６図に示す増幅用MISトランジスタ６１２
と第９図に示す増幅用トランジスタ９０４とが異
なる点はMISトランジスタ９０４のドレインが電
極金属とオーム接触を保つように設計されている
点である。また分離用MISトランジスタ９０１の
ゲートは９０７は選択信号線biの入力線９０２に
接続され、更にドレイン側はトランジスタ電源線
VD９０３に接続されている事を図への補足説明
としてつけ加えておく。
以上本発明の実施態様例としてはＡ―Si：Ｈ系
光導電素子と結晶シリコン集積回路及びマトリツ
クス配線とを単一基板上に組み上げたハイブリツ
ド方式、及び前記光導電素子、走査回路をＡ―Si
薄膜で形成したモノリシツク方式の例を掲げて説
明したが、本発明はこれ等実施態様に限定される
ものではない。
光導電素子と結晶シリコン集積回路及びマトリツ
クス配線とを単一基板上に組み上げたハイブリツ
ド方式、及び前記光導電素子、走査回路をＡ―Si
薄膜で形成したモノリシツク方式の例を掲げて説
明したが、本発明はこれ等実施態様に限定される
ものではない。
以上実施例で示した如く本発明では従来多数の
光情報を走査し出力する光電変換装置に於て、長
尺化が精度良く実現可能で、増幅機能を持つ走査
回路を構成する事によつてインピーダンスの高い
光導電素子を広く配置した場合に問題となる雑音
の影響を大きく低減した光電変換装置を作成する
事を可能ならしめる。
光情報を走査し出力する光電変換装置に於て、長
尺化が精度良く実現可能で、増幅機能を持つ走査
回路を構成する事によつてインピーダンスの高い
光導電素子を広く配置した場合に問題となる雑音
の影響を大きく低減した光電変換装置を作成する
事を可能ならしめる。
第１図乃至第３図ａ，ｂは、各々、本発明の各
実施態様例に係わる走査回路を説明する為の走査
回路図、第４図は、本発明に於ける共通ゲートバ
イアス値に対する伝達特性の変化を示す図、第５
図及び第６図ａ，ｂは各々本発明の実施態様例の
１つを説明する為の模式的説明図で、第６図ａは
平面図、第６図ｂは第６図ａのXX′での断面図、
第７図は本発明に於けるマトリツクス配線部を説
明する為の説明図、第８図ａ，ｂ及び第９図ａ，
ｂは各々他の本発明の実施態様例を説明する為の
説明図で、第８図ｂは、第８図ａの、第９図ｂは
第９図ａの夫々XX′での切断面図である。
実施態様例に係わる走査回路を説明する為の走査
回路図、第４図は、本発明に於ける共通ゲートバ
イアス値に対する伝達特性の変化を示す図、第５
図及び第６図ａ，ｂは各々本発明の実施態様例の
１つを説明する為の模式的説明図で、第６図ａは
平面図、第６図ｂは第６図ａのXX′での断面図、
第７図は本発明に於けるマトリツクス配線部を説
明する為の説明図、第８図ａ，ｂ及び第９図ａ，
ｂは各々他の本発明の実施態様例を説明する為の
説明図で、第８図ｂは、第８図ａの、第９図ｂは
第９図ａの夫々XX′での切断面図である。
Claims (1)
- 【特許請求の範囲】 １ 光電変換素子の複数と： 各光電変換素子毎に電気的に接続され、該光電
変換素子への入射光量に応じて該光電変換素子よ
り出力される信号を蓄積する為の信号蓄積手段の
複数と： 各信号蓄積手段毎に電気的に接続され、該信号
蓄積手段を信号蓄積状態から初期状態に復帰させ
る為の初期化手段の複数と： 各信号蓄積手段毎に電気的に接続され、該信号
蓄積手段に蓄積されている信号に応じて増幅され
た信号を出力する信号増幅手段の複数と： 各信号増幅手段毎に設けられ、対応する信号増
幅手段による信号の伝達特性を各信号増幅手段相
互間で規格化する為の規格化手段の複数と： 各信号増幅手段毎に設けられ、各信号増幅手段
より出力される信号がクロストークするのを防止
する為のクロストーク防止手段の複数と： を具備する光電変換信号出力ユニツトの複数と、 前記複数の信号増幅手段を各ユニツト毎に排他
的に選択するユニツト選択信号を伝送するユニツ
ト駆動配線と、 各ユニツトに於いて各初期化手段を制御する為
の制御信号を伝送する共通化された制御配線と、 各ユニツトに於ける同位の信号増幅手段の出力
信号を伝送する共通化された信号出力配線と、 が同一基板上に一体的に設けられていることを特
徴とする固体光電変換装置。 ２ 前記光電変換素子の半導体部がシリコン半導
体薄膜で構成されている特許請求の範囲第１項に
記載の固体光電変換装置。 ３ 前記シリコン半導体薄膜がアモルフアスシリ
コンで構成されている特許請求の範囲第２項に記
載の固体光電変換装置。 ４ 前記信号蓄積手段がコンデンサである特許請
求の範囲第１項に記載の固体光電変換装置。 ５ 前記初期化手段がトランジスタである特許請
求の範囲第１項に記載の固体光電変換装置。 ６ 前記トランジスタがMOS構造を有する特許
請求の範囲第５項に記載の固体光電変換装置。 ７ 前記トランジスタがMIS構造を有する特許請
求の範囲第５項に記載の固体光電変換装置。 ８ 前記信号増幅手段がトランジスタである特許
請求の範囲第１項に記載の固体光電変換装置。 ９ 前記トランジスタがMOS構造を有する特許
請求の範囲第８項に記載の固体光電変換装置。 １０ 前記トランジスタがMIS構造を有する特許
請求の範囲第８項に記載の固体光電変換装置。 １１ 前記クロストーク防止手段がダイオードで
ある特許請求の範囲第１項に記載の固体光電変換
装置。 １２ 前記トランジスタの半導体部がシリコン薄
膜で構成されている特許請求の範囲第５項に記載
の固体光電変換装置。 １３ 前記トランジスタの半導体部がシリコン薄
膜で構成されている特許請求の範囲第８項に記載
の固体光電変換装置。 １４ 前記規格化手段がトランジスタである特許
請求の範囲第１項に記載の固体光電変換装置。 １５ 前記トランジスタがMOS構造を有する特
許請求の範囲第１４項に記載の固体光電変換装
置。 １６ 前記トランジスタがMIS構造を有する特許
請求の範囲第１４項に記載の固体光電変換装置。 １７ 前記規格化手段が抵抗である特許請求の範
囲第１項に記載の固体光電変換装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4220780A JPS56138963A (en) | 1980-03-31 | 1980-03-31 | Photoelectric converter |
| US06/247,752 US4390791A (en) | 1980-03-31 | 1981-03-26 | Solid-state photoelectric transducer |
| DE19813112908 DE3112908A1 (de) | 1980-03-31 | 1981-03-31 | "photoelektrischer wandler auf festkoerperbasis" |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4220780A JPS56138963A (en) | 1980-03-31 | 1980-03-31 | Photoelectric converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56138963A JPS56138963A (en) | 1981-10-29 |
| JPH022300B2 true JPH022300B2 (ja) | 1990-01-17 |
Family
ID=12629563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4220780A Granted JPS56138963A (en) | 1980-03-31 | 1980-03-31 | Photoelectric converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56138963A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59138374A (ja) * | 1983-01-28 | 1984-08-08 | Canon Inc | フオトセンサ |
| JP6132283B2 (ja) | 2013-05-17 | 2017-05-24 | Ｎｌｔテクノロジー株式会社 | 増幅回路および増幅回路を用いたイメージセンサ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132223A (ja) * | 1974-09-13 | 1976-03-18 | Hitachi Ltd | |
| JPS5271945A (en) * | 1975-12-12 | 1977-06-15 | Hitachi Ltd | Photoelectric converter |
| JPS5366115A (en) * | 1976-11-26 | 1978-06-13 | Hitachi Ltd | Solid image pickup equipment |
| JPS5469396A (en) * | 1977-11-15 | 1979-06-04 | Nippon Telegr & Teleph Corp <Ntt> | Functional element array |
| JPS54139342A (en) * | 1978-04-20 | 1979-10-29 | Canon Inc | Information processing unit |
-
1980
- 1980-03-31 JP JP4220780A patent/JPS56138963A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132223A (ja) * | 1974-09-13 | 1976-03-18 | Hitachi Ltd | |
| JPS5271945A (en) * | 1975-12-12 | 1977-06-15 | Hitachi Ltd | Photoelectric converter |
| JPS5366115A (en) * | 1976-11-26 | 1978-06-13 | Hitachi Ltd | Solid image pickup equipment |
| JPS5469396A (en) * | 1977-11-15 | 1979-06-04 | Nippon Telegr & Teleph Corp <Ntt> | Functional element array |
| JPS54139342A (en) * | 1978-04-20 | 1979-10-29 | Canon Inc | Information processing unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56138963A (en) | 1981-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390791A (en) | Solid-state photoelectric transducer | |
| EP0535569B1 (en) | Circuit for driving an array | |
| US4461956A (en) | Solid-state photoelectric converter | |
| JPH022304B2 (ja) | ||
| US4819082A (en) | Manuscript reading device | |
| US4495409A (en) | Photosensor with diode array | |
| EP0260824B1 (en) | Circuit for a photosensitive pixel with exposed blocking element | |
| US6583456B2 (en) | Image sensor with light receiving elements of differing areas and image reader both having semiconductor device | |
| EP0576040B1 (en) | Photoelectric converter | |
| US4876585A (en) | Contact type image sensor with separate charge transfer device | |
| US4459488A (en) | Photoelectric converting apparatus for delivering a compensated signal | |
| US4788445A (en) | Long array photoelectric converting apparatus with insulated matrix wiring | |
| JP3135309B2 (ja) | 光電変換装置及び情報処理装置 | |
| JPH022301B2 (ja) | ||
| JP3154850B2 (ja) | 光電変換装置及びその製造方法 | |
| JPH022300B2 (ja) | ||
| JPH0337744B2 (ja) | ||
| JPH0337743B2 (ja) | ||
| JPH022302B2 (ja) | ||
| EP0296603A2 (en) | Photoelectric converter | |
| JPH022303B2 (ja) | ||
| JPH0337741B2 (ja) | ||
| JPH0337742B2 (ja) | ||
| US4916326A (en) | Long array photoelectric converting apparatus with reduced crosstalk | |
| JPH08181821A (ja) | 光電変換装置 |