JPH0337741B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光情報信号を光電変換して電気信号と
して出力する光電変換装置に関するものであり、
特にフアクシミリ、デジタル複写機、レーザ記録
装置等の文字及び画像入力装置等に適した固体光
電変換装置に関する。

〔従来の技術及び発明が解決しようとする課題〕

従来の光電変換装置は光電変換機能を有する光
電変換要素（画素）群と、該光電変換要素群から
出力される電気信号を順次時系列に配列された形
で出力する走査機能をもつ回路とを包含するもの
で、フオトダイオードとMOS・FET（Field
Effect Transistor）を構成要素として包含する
もの（「MOSタイプ」と略記する）、或いはCCD
（Charge Coupled Device）やBBD（Backet
Brigade Device）、すなわち所謂CTD（Charge
Transfer Device）を構成要素として包含するも
の（「CTDタイプ」と略記する）等々各種の方式
がある。

而乍ら、これ等MOSタイプにしろCTDタイプ
にしろSi単結晶（Ｃ−Siと略記する）ウエーハー
基板を使用する為に、光電変換分の受光面の面積
は、Ｃ−Siウエーハー基板の大きさで限定されて
仕舞う。即ち、現時点に於いては、全領域に於け
る均一性を含めると精々数インチ程度の大きさの
Ｃ−Siウエーハー基板が製造され得るに過ぎない
為に、この様なＣ−Siウエーハー基板を使用する
MOSタイプ或いはCTDタイプをその構成要素と
する光電変換装置に於いては、その受光面は、先
のＣ−Siウエーハー基板の大きさを越え得るもの
ではない。

従つて、受光面がこの様な限られた小面積であ
る光電変換部を有する光電変換装置では、例えば
デイジタル複写機の光情報入力装置として適用す
る場合、縮小倍率の大きい光学系を複写しようと
する原稿と受光面との間に介在させ、該光学系を
介して原稿の光学像を受光面に結像させる必要が
ある。

この様な場合、以下に述べる様に解像度を高め
る上で技術的な限度がある。

即ち、光電変換装置の解像度が例えば10本／
mm、受光面の長手方向の長さが３cmであるとし、
A4サイズの原稿を複写しようとする場合、受光
面に結像される原稿の光学像は約1/69に縮小さ
れ、A4原稿に対する前記光電変換装置の実質的
な解像度は約1.5本／mmに低下して仕舞う。この
様に実質的な解像度は、複写しようとする原稿の
サイズが大きくなるに従つて、（受光面のサイ
ズ）／（原稿のサイズ）の割合で低下する。

従つて、この点を解決するには、この様な方式
に於いては、光電変換装置の解像度を高める製造
技術が要求されるが、先の様な限られた小面積の
基板を使用して要求される解像度を得るには、集
積密度を極めて高くし且つ構成素子に欠陥がない
様にして製造しなければならないが、斯かる製造
技術にも自づと限度がある。

他方光電変換装置を複写配置して、全受光面の
長手方向の長さが複写し得る最大サイズの原稿の
主走査方向の長さと１：１になる様にし、結像さ
れる原稿の光学像を光電変換装置の数に分割して
実質的な解像度の低下を避けようとする方法が提
案されている。

而乍ら、斯かる方式に於いても、次に述べる様
な不都合さがある。即ち、光電変換装置を複数配
置すると必然的に各光電変換装置間に受光面の存
在しない境界領域が生じ、全体的に見る場合、受
光面は連続的でなくなつて仕舞い、原稿の結像さ
れる光学像は分断され、且つ境界域に相当する部
分は、光電変換装置に入力されず、複写されて来
る画像は線状に白抜けした或いは線状に白抜けす
る部分に相当する部分が除かれて結像された不完
全なものとなる。又、複数の受光面に分割されて
結像された光学像は、各受光面に於いて各々光学
的反転像となつている為、全体像は原稿像の光学
的反転像とは異なつている。従つて、受光面に結
像された光学像をそのまま再生したのでは元の原
稿像を再現することは出来ない。

この様に、従来の光電変換部を具備した光電変
換装置に於いては、その受光面が小さい為に高解
像度で情報を再現するのは極めて困難であつた。
従つて、長尺化された受光面を有し、且つ解像性
に優れた光電変換部を有する光電変換装置が望ま
れている。殊にフアクシミリやデジタル複写機の
光情報入力装置、或いはその他の、原稿に書かれ
た文字や像を読取る画像読取装置に適用するもの
としては、再生される原稿のサイズに相等しい受
光面を有し、再生像に要求される解像度を低下さ
せず、原稿を忠実に再生させ得る光電変換部を具
備した光電変換装置が不可欠である。

〔発明の目的〕

本発明は上記の諸点に鑑み成されたものであつ
て、その目的とするところは、長尺化された受光
面を有し且つ高解像度化、高感度化された光電変
換部を具備し、極めて軽量化された固体光電変換
装置を提供することにある。

本発明の別の目的は、増幅手段に多結晶シリコ
ンを利用して長尺化が容易で且つ高速動作や高増
幅率の固体光電変換装置を提供することにある。

更に本発明の他の目的は各要子の特性のバラツ
キを補償し且つ素子同士の干渉の影響を防止でき
る長尺化に適した低雑音の固体光電変換装置を提
供することにある。

上述した目的はダイオード構造を有する光電変
換素子の複数と：各光電変換素子毎に電気的に接
続され、該光電変換素子への入射光量に応じて該
光電変換素子より出力される信号を蓄積する為の
信号蓄積手段の複数と：各信号蓄積手段毎に電気
的に接続され、該信号蓄積手段に蓄積されている
信号に応じて増幅された信号を出力する信号増幅
手段としての半導体層が多結晶シリコンからなる
半導体素子の複数と：各信号増幅手段毎に設けら
れ、対応する信号増幅手段による信号の伝達特性
を各信号増幅手段相互間で規格化する為の規格化
手段の複数と：各信号増幅手段毎に設けられ、各
信号増幅手段より出力される信号がクロストーク
するのを防止する為のクロストーク防止手段の複
数と：を具備する光電変換信号出力ユニツトの複
数と、前記複数の信号増幅手段を各ユニツト毎に
排他的に選択するユニツト選択信号を伝送するユ
ニツト駆動配線と、各ユニツトに於ける同位の信
号増幅手段の出力信号を伝送する共通化された信
号出力配線と、読み取りの際に各光電変換素子を
逆バイアスし、該信号蓄積手段に蓄積された電荷
を放電させ初期化する際に各光電変換素子を順バ
イアスする制御信号を各ユニツトに於いて共通に
伝送する制御配線と、が同一基板上に一体的に設
けられていることを特徴とする固体光電変換装置
により達成される。

特に、光電変換層を非晶質シリコンにて形成す
れば光吸収係数に基づき光電変換能の優れたもの
になる。

更に、本発明の好適な実施態様例に於いては、
前記光電変換素子を構成する構成要素としての光
電変換機能を有する半導体部は、非晶質シリコン
（以後「Ａ−Si」と略記する）の半導体薄膜、又
は、多結晶シリコン（以後「poly−Si」と略記す
る）の半導体薄膜で構成される。殊に、本発明に
於いては、前記信号増幅手段の半導体部がpoly−
Siの半導体薄膜で構成されることから、前記光電
変換素子の半導体部も好ましくはpoly−Siの半導
体薄膜で構成するのが生産性・量産性のより一層
の向上と信頼性の向上から望ましいものである。

〔実施態様例の説明〕

以下本発明に於ける走査回路の説明を行う。第
１図に本発明の基礎となる走査回路を掲げる。
A4短手方向に約８画素／mmの密度での画像読み
取りを実現する為に必要な1728（＝54×32）の光
電変換素子S_1-0〜S_54-31は制御線g₁〜g₅₄より給電
されている。従つて、信号蓄積手段としての電荷
蓄積用のコンデンサC_1-0〜C_54-31には各光電変換
素子への入射光量に応じた速度で電荷が蓄積され
ていく。結果的に前記コンデンサC_1-0〜C_54-31の
選択可能な信号増幅手段としての増幅用MOSト
ランジスタA_1-0〜A_54-31のゲートへの接続点電位
は、一定の電荷蓄積時間に対しては入射光量に対
応した値を持つ事になる。本例の走査回路では電
荷蓄積用コンデンサは回路的にはむしろ、光電変
換素子内部抵抗とともに低周波濾波回路としての
効果が期待されている。増幅用MOSトランジス
タの32本毎に共通なドレイン側配線、例えばブロ
ツク駆動線b₁に排他的に電圧を供給すれば、前記
接続点の電位に応じて増幅用MOS（又はMIS）ト
ランジスタA_1-0〜A_1-31はバイアスされている事
に成り、各増幅用MOS（又はMIS）トランジスタ
は個々に接続されている光電変換素子への入射光
量に対応したチヤンネル抵抗を持つ事になる。従
つて自動的に個別データ線D₀〜D₃₁上へは光電素
子S_1-0〜S_1-31への入射光量に対応した信号電流
が出力される事になる。上述の動作を確保する為
には個別データ線D₀〜D₃₁は電流増幅器等の低イ
ンピーダンス入力回路へ接続すべきは白明の事で
ある。ここでクロストーク防止手段としての電流
分離用ダイオードR_1-0〜R_54-31は個別データ線D₀
〜D₃₁に接続された増幅用MOS（又はMIS）トラ
ンジスタ間の信号分離を（特に非選択時に）確実
にする為に設けられている。

さて引き続いて今度は第２の光電変換素子群
S_2-0〜S_2-31からの出力を選択する為にb₂に電圧
を排他的に供給している間に、ダイオード構造を
持つた光電変換素子群S_1-0〜S_1-31は順にバイア
スになる様に制御線ｇに電圧を供給する事によつ
て、電荷蓄積用コンデンサC_1-0〜C_1-31は放電さ
れた事になる。放電完了後ダイオードを逆バイア
スする様な電圧をg₁に供給しつづければ、各蓄積
コンデンサは各光電変換素子への入射量に応じた
速度で電荷の蓄積が始まる事になる。

走査回路の第１の実施態様例を第２図に掲げ
る。第１図に示した第１の例は入射光量の読み出
し精度を多く要求しない場合、もしくは増幅用と
して使用するトランジスタが同一ロツト製品で伝
達特性、特にスレツシヨルド電圧の分布が小さい
場合等には十分な効果が期待でき、回路も簡単で
ある。しかしながら特に高い精度で光量情報を読
み取る場合等には前記伝達特性の分布が問題に成
る場合がある。第２図に示した例は上記の問題を
解決する為に増幅用トランジスタA_1-0〜A_5-31の
各ソース回路に規格化手段としての抵抗を挿入
し、電流帰還によつて複合した伝達特性の均一化
を実現した例である。回路動作の説明は増幅用ト
ランジスタの動作に電流帰還を利用した負帰還を
作用させる事が理解されれば、第１図の走査回路
の説明から明らかである。

本発明に於ける第２の実施態様例の走査回路例
を第３図ａに、その変形例を第３図ｂに掲げる。
この例では前記の電流帰還を実現する素子として
抵抗の代わりに非線形動作素子P_1-0〜P_54-31（図
に一部のみを掲載）を用い、また増幅用トランジ
スタA_1-0〜A_54-31（一部のみ図示）のドレイン側
共通線からの分離手段としてMOS（又はMIS）ト
ランジスタT_1-0〜T_54-31（一部のみ図示）を用い
ており、特に増幅用トランジスタA_1-0〜A_54-31、
放電用トランジスタQ_1-0〜Q_54-31（一部のみ図示）
及び分離用トランジスタT_1-0〜T_54-31とを同一テ
クノロジーで製作される素子で構成する事により
容易に集積化出来るという大きな効果が生まれ
る。

更に第３図ａの場合には電流帰還用トランジス
タP_1-0〜P_54-31への共通ゲートへのバイアス電源
V_Gからの給電電圧を変える事により複合した伝
達特性をプログラム出来る特徴を有する。種々の
共通ゲートバイアス値に対する伝達特性の変化を
第４図に示す。

以上述べた走査回路では常に光電変換素子出力
を増幅（上記例では電流に変換増幅している）し
てマトリツクス配線上に信号を送り出している。
一般にダイオード逆バイアスを用いた光電変換素
子の導電率は可成り低く、また本光電変換装置の
主なる用途であるデイジタル複写機、フアクシミ
リ等で要求される長尺化された画像読み取り装置
への応用に於いては、広いマトリツクス配線を要
求され、微弱な電気信号を長い配線を通して処理
する事になり、良好なSN比を期待出来ぬ場合が
多い。本発明の多きな特徴の一つは上例の様に光
電変換素子の出力信号を選択する選択素子を増幅
作用を持たせており、上記のマトリツクス配線を
低インピーダンスで駆動出来る事になり雑音等の
悪影響を大きく低減せしめた事にある。

第５図に本発明の光電変換装置の素子構成の模
式的説明図を示す。ガラス等の透明な基板５０上
に一列に作られた光電変換素子群（素子構造は後
述）SB₁〜SB₅₄（一部のみ図示）は、やはり同じ
基板上に薄膜技術で形成された電極配線及びコン
デンサ群CB₁〜CB₅₄（一部のみ図示）を通して集
積化された走査回路基板I₁〜I₅₄（一部のみ図示）
にワイヤ・ボンデイングに依つて接続されてい
る。また走査回路I₁〜I₅₄からの出力線もやはりワ
イヤ・ボンデイングによつて基板上に蒸着技術で
形成された電極に接続されマトリツクス配線部５
１に導かれ、最終的に出力用電極に導かれる。駆
動線b₁〜b₅₄等外部制御線もやはり基板上の蒸着
薄膜技術によつて形成した電極配線を通して走査
回路I₁〜I₅₄に導かれる。本実施例で示されるハイ
ブリツト構造の光電変換素子も以下の実施例で示
されるモノリシツク構造に於ける光電変換素子と
同一構造を有するので、その際に詳細に説明され
る。

第６図ａは第１図に示す走査回路の構成を示す
平面図、第６図ｂはそのＸ−X′線による断面図
であり、薄膜技術によつて一枚の基板上に構成さ
れている例を示す。基板上には光電変換部２３０
１、電荷蓄積部２３０２、選択可能な増幅部２３
０３と、図示されていないが紙面右側に位置する
マトリツクス配線部と信号入出力電極及び電源供
給電極が作製されている。マトリツクス配線部の
概略図は第７図で示される一般的なものである。
７０〜７４等はスルーホール接続部を、７５は光
導電部及び走査回路部分に対応する。

光電変換部２３０１の個別電極２３１４は透明
基板２３００を通過してきた光が入射可能な様に
蒸着薄膜技術によつてインジウム錫酸化物
（ITO）等の透明導電性材料で形成され、該電極
２３１４の周辺に画素形状の均一化の為にクロム
（Cr）等で遮光用電極２３０７を蒸着技術とフオ
ト・エツチング技術とで画素毎に独立して作製さ
れている。

更に前記個別電極２３１４上にはSiH₄ガス、
H₂ガス、及びB₂H₆ガスとの混合気体中でグロー
放電を発生せしめ、SiH₄、B₂H₆の分解によつて
堆積するｐ型導電性を有するアモルフアス水素化
シリコン（以後「Ａ−Si：Ｈ」と略記）層、更に
SiH₄ガス、H₂ガス混合気体中で上記グロー放電
分解法を用いて真性半導体特性をもつたＡ−Si：
Ｈ層を、SiH₄ガス、H₂ガス及びPH₃ガス中で同
様にグロー放電分解法によつてｎ型導電性を有す
るＡ−Si：Ｈ層を順次連続的に堆積する事により
PIN構造半導体２３１５のホトダイオードを作成
する。引き続いてAl等の金属薄膜を蒸着後フオ
トエツチングにより画素毎に分離した型でホトダ
イオード動作をする光電変換素子の上部電極２３
１６を形成し、該電極２３１６に接続し、Al等
の金属薄膜を用いて構成される放電制御線２３０
８（g₁〜g₅₄に対応する）が設けられる。ｎ型Ａ
−Si：Ｈ層と上部電極２３１６との間には、これ
等にオーム接触するn⁺層が設けられる。

尚、上記の如くグロー放電分解法に於いては
SiH₄、H₂ガス中にB₂H₆もしくはPH₃を適当濃度
で混入させる事により広い範囲でドーピング量を
変化出来、ｐ型あるいはｎ型導電性をもつたＡ−
Si薄膜を作製する事ができ、又、Ａ−Si：Ｈ層は
外気に触れる事なく連続的に各導電型の層を堆積
できる大きな特徴を有する。

従つて、以後の説明では各導電型のＡ−Si層の
成膜法は一々触れない。

さて電荷蓄積部２３０２はスパツタリング法等
で形成されたSiO₂又はSi₃N₄蒸着薄膜をパターン
エツチングして電極２３０７上に形成した絶縁膜
２３１８をはさんで接地電極２３０９を薄膜技術
で設ける事によつて作られたコンデンサで構成さ
れる。

増幅用薄膜トランジスタ２３１２はMIS（金属
−絶縁物−半導体）構造を持ち、poly−Si半導体
薄膜で半導体部が構成される。遮光用に作られた
電極２３０７は電荷蓄積部２３０２に蓄積された
電荷により発生する電位を該MIS構造トランジス
タのゲートに供給する。トランジスタ２３１２の
選択用ドレイン電極部２３１１に於いてはpoly−
Si薄膜のエツチング速度がドープしたＰ原子濃度
に依存する事を利用してn⁺層が取り去られてお
り、ドレイン電極２３１１の形式材料としてAu
等の金属を用いる事により、第１図R_1-0〜R_54-31
で示される分離ダイオードとしての機能を持つシ
ヨツトキー・バリヤ・ダイオードを形成してい
る。またソース側電極２３１３の下にはn⁺層２
３１７が残されておりオーム性接触を保つてい
る。絶縁層２３１９はやはりSi₃N₄、SiO₂のスパ
ツタ膜等の絶縁材料で作製され、特に選択電極２
３１０は光電変換部からの出力線である遮光電極
２３０７との静電結合を小さくする目的で形成さ
れている。

第８図ａ，ｂに示す例は第２図に示す電流帰還
用抵抗F_1-0〜F_54-31を挿入した例である。各部の
配置は第６図の例とほぼ同じである。異なる点は
抵抗体２４００を設けた点であり、これは適当な
ドーピング量のＡ−Si：Ｈ又はpoly−Si、或いは
適当な金属の酸化物、ホウ化物、窒化物等の材料
を用いて構成することが出来る。

第８図ａ，ｂに於いて、２４０１は光電変換
部、２４０２は電荷蓄積部、２４０３は増幅部で
ある。

電流帰還素子としてのMISトランジスタを、又
信号分離用素子としてのMISトランジスタを薄膜
技術で作製した例を第９図ａ，ｂに示す。対応す
る走査回路は第３図で既に動作については説明し
た。この本実施例に於いては第６図に示した部材
配置と異なる点は、選択可能な増巾素子としての
MISトランジスタ２５００のチヤンネル２５０３
を遮光電極２５０４と平行に配し、かつ分離用ト
ランジスタ２５０１、及び電流帰還用トランジタ
３３０７とを独立に配置したことである。尚増巾
用MISトランジスタ２５００が第６図ａ，ｂのそ
れと異なる点は、MISトランジスタ２５００のド
レインが電極金属と抵抗性接触を保つように設計
されていることである。また分離用MISトランジ
スタ２５０１のゲートは選択信号線b₁の入力線と
共用して、更にドレイン側はトランジスタ電源線
V_Dと共用して使われる事を図への補足説明とし
てつけ加えておく。

以上本発明の好適な実施態様例としては、Ａ−
Si：Ｈ又はpoly−Siからなる光導電薄層でその半
導体部を構成した光導電素子とpoly−Siでその半
導体部を構成した増幅手段を含む集積化走査回路
及びマトリツクス配線とを単一基板上に組み上げ
たハイブリツド方式、及び前記光導電素子、走査
回路をモノリシツク方式で形成した例を掲げて説
明したが、本発明はこれ等の実施態様例に限定さ
れるものではない。

〔効果〕

以上実施例で示した如く本発明では従来多数の
光情報を走査し出力する光電変換装置に於いて、
長尺化が精度良く実現可能で、機能を持つ走査回
路を構成する事によつてインピーダンスの高い光
電変換素子を広く配置した場合に問題となる雑音
の影響を大きく低減した光電変換装置を作製する
事を可能ならしめた。そして本発明によれば素子
毎のバラツキや干渉等のない低雑音の信号出力を
高応答性をもつて実現できる。

【図面の簡単な説明】

第１図は走査回路図、第２図乃至第３図ａ，ｂ
は各々、本発明の各実施態様例に係わる走査回路
を説明する為の走査回路図、第４図は本発明に於
ける共通ゲートバイアス値に対する伝達特性の変
化を示す図、第５図及び第６図ａ，ｂは本発明の
基礎となる構成を説明する為の説明図で、第６図
ｂは第６図ａのＸ−X′での切断面図、第７図は
本発明に於けるマトリツクス配線部を説明する為
の説明図、第８図ａ，ｂ及び第９図ａ，ｂは各々
本発明の実施態様例を説明する為の説明図で、第
８図ｂは第８図ａの、第９図ｂは第９図ａの夫々
Ｘ−X′での切断面図である。 ２３０１……光電変換部、２３０２……電荷蓄
積部、２３０３……増幅部、２３０７……遮光用
電極、２３０８……放電制御電極、２３１６……
電極。

Claims (1)

1. 【特許請求の範囲】 １ ダイオード構造を有する光電変換素子の複数
   と： 各光電変換素子毎に電気的に接続され、該光電
   変換素子への入射光量に応じて該光電変換素子よ
   り出力される信号を蓄積する為の信号蓄積手段の
   複数と： 各信号蓄積手段毎に電気的に接続され、該信号
   蓄積手段に蓄積されている信号に応じて増幅され
   た信号を出力する信号増幅手段としての半導体層
   が多結晶シリコンからなる半導体素子の複数と： 各信号増幅手段毎に設けられ、対応する信号増
   幅手段による信号の伝達特性を各信号増幅手段相
   互間で規格化する為の規格化手段の複数と： 各信号増幅手段毎に設けられ、各信号増幅手段
   より出力される信号がクロストークするのを防止
   する為のクロストーク防止手段の複数と： を具備する光電変換信号出力ユニツトの複数と、 前記複数の信号増幅手段を各ユニツト毎に排他
   的に選択するユニツト選択信号を伝送するユニツ
   ト駆動配線と、 各ユニツトに於ける同位の信号増幅手段の出力
   信号を伝送する共通化された信号出力配線と、 読み取りの際に各光電変換素子を逆バイアス
   し、該信号蓄積手段に蓄積された電荷を放電させ
   初期化する際に各光電変換素子を順バイアスする
   制御信号を各ユニツトに於いて共通に伝送する制
   御配線と、 が同一基板上に一体的に設けられていることを特
   徴とする固体光電変換装置。 ２ 前記光電変換素子は非晶質シリコンからなる
   光電変換層を具備することを特徴とする特許請求
   の範囲第１項に記載の固体光電変換装置。