JP5032750B2 - Ａｆセンサ及びそれを用いたカメラ - Google Patents

Description

本発明は、ＡＦセンサ及びそれを用いたカメラに関する。

図５は、従来のカメラに用いられる位相差検出方式と呼ばれるオートフォーカス用の焦点検出装置を示す図である（下記特許文献１参照）。

同図において、カメラの撮影レンズ５０２により被写体１を撮影する。基準部光束と参照部光束の２つの被写体光束が、撮影レンズ５０２の２つの部分に各々入射し、コンデンサレンズ５０３及びセパレータレンズ５０４を経て複数の光電変換素子が一列に配置された固体撮像装置としての受光素子５０５の基準部５０６と参照部５０７とに結像する。上記セパレータレンズ５０４上の２つの領域の被写体に対する視差により、それぞれの像がずれるので、このずれ量を検出して、撮影レンズ５０２の位置を前後に移動させることにより、結像した２つの被写体像の像間隔が所定の値になり合焦状態となる。

一方、カメラ本体の画像を得るための固体撮像装置として、従来、例えば、下記特許文献２や下記特許文献３のように同一半導体基板上に形成された画素領域を複数に分割し、画素からの出力信号を順次又は同時に読み出す手段が、デジタルカメラやデジタルカムコーダ用の撮像素子において提案されていた。

図６は、上記従来の本体の画像を得るための固体撮像装置を示す図である。

同図において、画素６０５はフォトダイオード等の光電変換素子を有し、これらを２次元状に配列することで被写体を撮像する撮像領域を形成している。前記撮像領域は水平方向又は垂直方向に複数配置され、分割方法は例えば、下記特許文献３では上下（垂直方向）左右（水平方向）に等しく４分割しており、赤（Ｒ）、青（Ｂ）、緑１（Ｇ１）、緑２（Ｇ２）の色フィルタ用に分割している。垂直方向に複数に配列された画素に対してパルス信号を垂直方向に駆動させるための垂直シフトレジスタ６０６ａ，６０６ｂを有する。

６１０ａは、Ｒ撮像領域６０１、Ｇ１撮像領域６０２に配列されている画素６０５から読み出された電荷等を蓄積するラインメモリ、６１０ｂは、Ｇ２撮像領域６０３、Ｂ撮像領域６０４に配列されている画素６０５から読み出された電荷等を蓄積するラインメモリ、６１１ｃ〜６１１ｆは、それぞれラインメモリ６１０ａ，６１０ｂに保持された電荷等のうちＲ撮像領域６０１、Ｇ１撮像領域６０２、Ｇ２撮像領域６０３、Ｂ撮像領域６０４からの読み出されたものを順次外部の処理回路へ出力する水平シフトレジスタである。

ここで、Ｒ撮像領域６０１に配列されている画素６０５から読み出されて、ラインメモリ６１０ａで蓄積されている増幅信号は、水平シフトレジスタ６１１ｃで生成される制御信号に応じて処理回路へ出力される。Ｇ１撮像領域６０２に配列されている画素６０５から読み出されて、ラインメモリ６１０ａで蓄積されている増幅信号は、水平シフトレジスタ６１１ｄで生成される制御信号に応じて処理回路へ出力される。

同様に、Ｇ２撮像領域６０３に配列されている画素６０５からの信号は、水平シフトレジスタ６１１ｅで生成される制御信号に応じて処理回路へ出力され、Ｂ撮像領域６０４に配列されている画素６０５からの信号は、水平シフトレジスタ６１１ｆで生成される制御信号に応じて処理回路へ出力される。

全ての画素６０５に対して、２つの垂直シフトレジスタ６０６ａ，６０６ｂと４つの水平シフトレジスタ６１１ｃ〜６１１ｆとを備えることによって、各撮像領域６０１〜６０４の対応する位置に配置されている画素６０５から読み出された各電荷等を処理回路へ出力する際に、並列に出力され時間差が生じないようにしている。

このように、少なくとも縦方向の撮像領域の信号は同時に並列に出力されるが、通常、撮像領域が例えば画素ピッチが５μｍとして水平方向に６４０画素、垂直方向に４８０画素配列されていると、隣接する撮像領域は３．２ｍｍ間隔又は２．４ｍｍ間隔で配列されることとなり、出力回路の配置も遠く離されて配置される。
特開平１１−３３７８１５号公報 特開平０５−０２２６６７号公報 特開２００２−１３５７９５号公報

従来の位相差検出型オートフォーカスを行うオートフォーカス用固体撮像装置においては、ライン型のセンサで構成されることが多く、ライン型のオートフォーカス用固体撮像装置は構成される画素数が少なかった。このため、光電変換信号を、上記従来のカメラ本体の画像を得るための固体撮像装置のようにわざわざ複数のチャンネルを設けて並列に読み出すことがなかった。そのため撮像領域の分割方法についても言及されたことはなかった。更に、画素数が増大した場合に高速で読み出すためには１ライン毎１画素毎の読出しとなるため限界があった。特にエリア型のオートフォーカス用固体撮像装置においてはライン型と比較して著しく画素数が増大しているために大きな課題となっていた。

従来のように複数の出力回路を互いに遠く離されて配置された場合、出力信号のチャンネル間の精度が問題となり実用化できなかった。

特に、位相差検出型のオートフォーカスセンサは、撮像領域の基準部と参照部とのペア性が重視され、画素配置だけではなく信号ラインの引き回しも基準部と参照部とで同じように配置しなければならない。従来のエリア型の撮像素子ように複数の出力回路を互いに遠く離されて配置された場合、出力信号のチャンネル間の精度が問題となり実用化できなかった。

また、仮に並列に読み出すための複数の出力回路を設置したとしても増幅回路を駆動させるための消費電流が問題となり実用化できなかった。

そこで、本発明は、位相差検出型のオートフォーカス用固体撮像装置において、２つの撮像領域の読み出しを高速化し、かつ半導体プロセス工程において出力回路の相対精度を上げることを目的としている。

本発明のＡＦセンサは、光電変換素子を有する画素がそれぞれ複数配列された基準部と参照部を有し、位相差を検出するＡＦセンサにおいて、前記基準部と参照部から出力される信号を個別のチャンネルの出力回路に出力し、前記各出力回路は、互いに隣接して配置され、前記各出力回路は、前記基準部及び参照部の画素からの出力を基準電圧でクランプするクランプ回路を有し、前記各出力回路に含まれる各クランプ回路に対して前記基準電圧を供給するバイアス供給回路を共通化し、前記各出力回路は、基準部又は参照部の一方に配列された遮光画素の黒レベル信号を出力する回路として兼用されることを特徴とする。

本発明によれば、撮像領域を基準部と参照部とに２分割し、それぞれの読出しチャンネルとして出力回路を個別に設けることによって、２チャンネルで同時に読み出すことが可能となり画像信号の読出しに要する時間が１／２となって高速化することができた。また、２つの出力回路を隣接配置することで、出力回路に必要なバイアス線を共通化でき、低消費電力、高精度なＡＦセンサが実現できた。

始めに、本発明における実施の形態の概要を述べる。

オートフォーカス用固体撮像装置において、位相差検出によりオートフォーカスを行うための撮像領域が基準部（以下、「Ａ像領域」）と参照部（以下、「Ｂ像領域」）とに分割され、撮像領域は光電変換を行う光電変換素子で構成された複数の画素から成り、画素は水平方向又は垂直方向に配列されている。実施形態１では、複数の画素が水平方向及び垂直方向に配列されたエリア型であり、実施形態２では、一方向に配列されたライン型である。

実施形態１においては、撮像領域における画素から出力された光電変換信号を読み出したい所望の列を選択するための水平駆動回路を具備し、光電変換信号を垂直方向へ転送するための垂直転送回路と、垂直転送回路を順次駆動するための垂直シフトレジスタを具備する。水平駆動回路、垂直転送回路及び水平シフトレジスタは少なくとも分割された撮像領域に対応する数だけ具備している。

複数の水平駆動回路は順次又は並列に駆動することを特徴とする。複数の垂直シフトレジスタは順次又は並列に駆動することを特徴とする。Ａ像領域に対応する垂直転送回路から出力された信号を増幅し出力するための出力回路（Ａ像用）とＢ像領域に対応する垂直転送回路から出力された信号を増幅し出力するための出力回路（Ｂ像用）とを具備することを特徴とする。

また、両実施形態とも、撮像領域における遮光画素は面積縮小のためＡ像領域又はＢ像領域の一方にのみ配列されている。

更に、出力回路に一定電圧を供給するためのバイアス回路が少なくとも１つ備えられ、バイアス回路から一定電圧を供給するためのバイアス線は、Ａ像用出力回路とＢ像用出力回路とで共通化されている。また、Ａ像用出力回路とＢ像用出力回路とは半導体プロセス工程において相対精度を上げるのに有利なように互いに隣接して配置される。

［実施形態１］
次に、本発明の実施の形態について図面を参照して説明する。

図１は、本発明における実施形態１のエリア型センサを示す模式図である。

同図において、オートフォーカス用固体撮像装置は、ＣＭＯＳプロセス等によって同一半導体基板上に形成されている。１０１及び１０２はフォトダイオード等の光電変換素子で構成される画素１２０を含む撮像領域である。画素は２次元的なアレイに配置されており、位相差検出をしてオートフォーカスを行うための撮像領域１０１はＡ像領域（基準部）、撮像領域１０２はＢ像領域（参照部）とに分割されている。Ａ像領域において複数の画素によって光電変換された信号は中央を境に２分割して水平に左方向及び右方向へ読み出すための水平駆動回路１０３，１０４を具え、互いに独立に制御できる垂直シフトレジスタ１１１，１１２によって駆動される垂直転送回路１０７，１０８とを具えている。黒レベル信号出力のために遮光されたＯＢ（Optical Black）画素はＡ像領域に水平方向に配列されている。

また、Ｂ像領域において複数の画素によって光電変換された信号は中央を境に２分割して水平に左方向及び右方向へ読み出すための水平駆動回路１０５，１０６を具え、互いに独立に制御できる垂直シフトレジスタ１１３，１１４によって駆動される垂直転送回路１０９，１１０とを具えている。

次に動作について説明する。被写体からの光信号を画素１２０によって光電変換する。簡略化のために画素は３×４のアレイに配置しているが、実際には更に多くの数の画素で構成されている。水平駆動回路１０５，１０６によって列の駆動を選択することができ、所望の列の光電変換信号が出力される。いまＡ像領域における所望の列を水平駆動回路１０３によって選択した場合、前記所望の列の画素信号が水平方向へ左側に出力される。垂直シフトレジスタ１１１によって読み出したい開始の領域（行）を選択し、順次垂直転送回路１０７に読出しパルスを出力し、画素信号が順次垂直転送回路１０７を介して出力される。

また、Ａ像領域において前記選択した列とは別の列を水平駆動回路１０４によって選択した場合は、選択した列の画素信号が水平方向へ右側に出力され、垂直シフトレジスタ１１２によって垂直シフトレジスタ１１１とは異なった領域の読み出したい開始の領域を選択し、順次垂直転送回路１０８に読出しパルスを出力し、画素信号が順次垂直転送回路１０８を介して出力される。このとき垂直シフトレジスタ１１１と垂直シフトレジスタ１１２とは同時には動作しない。

一方、Ｂ像領域における所望の列を水平駆動回路１０５によって選択した場合、所望の列の画素信号が水平方向へ左側に出力され、垂直シフトレジスタ１１３によって読み出したい開始の領域を選択し、順次垂直転送回路１０９に読出しパルスを出力し、画素信号が順次垂直転送回路１０９を介して出力される。また、Ｂ像領域において前記選択した列とは別の列を水平駆動回路１０６によって選択した場合は、選択した列の画素信号が水平方向へ右側に出力され、垂直シフトレジスタ１１４によって読み出したい開始の領域を選択し、順次垂直転送回路１１０に読出しパルスを出力し、画素信号が順次垂直転送回路１１０を介して出力される。

このとき垂直シフトレジスタ１１３と垂直シフトレジスタ１１４とは同時には動作しないが、垂直シフトレジスタ１１１と垂直シフトレジスタ１１３とは同時に動作し、垂直シフトレジスタ１１２と垂直シフトレジスタ１１４とは同時に動作する。

Ａ像領域から垂直転送回路１０７を介して出力された信号はＡ像用出力回路１１６によって増幅されて出力端子１１８から出力される。また、Ａ像領域から垂直転送回路１０８を介して出力された信号もＡ像用出力回路１１６によって増幅されて出力端子１１８から出力される。

一方、Ｂ像領域から垂直転送回路１０９を介して出力された信号は、Ｂ像用出力回路１１７によって増幅されて出力端子１１９から出力される。また、Ｂ像領域から垂直転送回路１１０を介して出力された信号もＢ像用出力回路１１７によって増幅されて出力端子１１９から出力される。

いま、Ａ像領域から垂直転送回路１０７を介して出力された信号がＡ像用出力回路１１６によって増幅されて出力端子１１８から１チャンネル出力されている。それと同時にＢ像領域から垂直転送回路１０９を介して出力された信号はＢ像用出力回路１１７によって増幅されて出力端子１１９から１チャンネル出力されて読み出された。Ａ像領域の出力信号とＢ像領域の出力信号とを同時に２チャンネルで読み出すことができたため、読出し時間が１／２に短縮され高速化することができた。

図２は、出力回路１１６及び出力回路１１７を構成する増幅回路の模式図である。

Ａ像用出力回路１１６とＢ像用出力回路１１７とは相対的な精度が要求されるため同じ回路配置構成である。Ｖinに入力された信号を演算増幅器ｏｐａｍｐ１でバッファし、容量Ｃに電荷信号として蓄積する。ＣＬＭＰパルスでオン又はオフするＭＯＳトランジスタを介して一定電圧Ｖref基準でクランプした信号に演算増幅器ｏｐａｍｐ２を用いてＲ_１及びＲ_２によってゲイン（Ｒ_１＋Ｒ_２）／Ｒ_１倍された増幅信号をＶoutから出力するものである。

一定電圧Ｖrefは、図１におけるバイアス回路１１５において発生させ、バイアス線１２１によってＡ像用出力回路１１６とＢ像用出力回路１１７とに供給される。これらの出力回路１１６，１１７各々に必要な一定電圧を発生させるためのバイアス回路と一定電圧を供給させるためのバイアス線を共通化することで低消費電力化することができた。更に、これらの出力回路１１６，１１７とを互いに隣接して配置することで製造における相対ばらつきが小さく抑えられて高精度な出力を得ることができた。

黒レベル出力するためのＯＢ画素（遮光画素）信号出力はＡ像領域から出力される。ＯＢ信号が出力されるタイミングでスイッチ１２２がオンし、前記スイッチ１２２を介して前記ＯＢ画素信号はＡ像用出力回路１１６及びＢ像用出力回路１１７に入力される。それぞれの出力回路で前記ＯＢ画素信号は増幅されて出力端子１１８及び出力端子１１９より出力される。ＯＢ画素信号出力を兼用することによって片方のＯＢ画素配列が不要となり、チップ面積が縮小することができた。

なお、本実施形態においては、Ａ像領域とＢ像領域の各々を２分割したエリアとしているが、各領域を１つのエリアとして回路構成してもよい。

［実施形態２］
図３は、本発明の実施形態２におけるライン型センサを示す模式図である。

同図において、オートフォーカス用固体撮像装置は、ＣＭＯＳプロセス等によって同一半導体基板上に形成されている。３０１及び３０２はフォトダイオード等の光電変換素子で構成される画素３１３を含む撮像領域である。画素は１次元的なライン状に配置されており、位相差検出をしてオートフォーカスを行うための撮像領域３０１はＡ像領域（基準部）、撮像領域３０２はＢ像領域（参照部）とに分割されている。Ａ像領域において複数の画素によって光電変換された信号は、垂直シフトレジスタ３０５によって駆動される垂直転送回路３０３とを具えている。また、Ｂ像領域において複数の画素によって光電変換された信号は、垂直シフトレジスタ３０６によって駆動される垂直転送回路３０４とを具えている。

次に動作について説明する。被写体からの光信号を画素３１３によって光電変換する。簡略化のために画素は１×４のラインに配置しているが、実際には更に多くの数の画素で構成されている。いま、Ａ像領域における画素から光電変換された画素信号が出力されるとして、垂直シフトレジスタ３０５によって読み出したい開始の領域（行）を選択し、順次垂直転送回路３０３に読出しパルスを出力し、画素信号が順次垂直転送回路３０３を介して出力される。一方、Ｂ像領域において複数の画素によって光電変換された信号は、垂直シフトレジスタ３０６によって読み出したい開始の領域を選択し、順次垂直転送回路３０４に読出しパルスを出力し、画素信号が順次垂直転送回路３０４を介して出力される。このとき垂直シフトレジスタ３０５と垂直シフトレジスタ３０６とは同時に動作する。

Ａ像領域から垂直転送回路３０３を介して出力された信号はＡ像用出力回路３０９によって増幅されて出力端子３１１から出力される。一方、Ｂ像領域から垂直転送回路３０４を介して出力された信号はＢ像用出力回路３１０によって増幅されて出力端子３１２から出力される。いま、Ａ像領域から垂直転送回路３０３を介して出力された信号がＡ像用出力回路３０９によって増幅されて出力端子３１１から１チャンネル出力されている。それと同時にＢ像領域から垂直転送回路３０４を介して出力された信号はＢ像用出力回路３１０によって増幅されて出力端子３１２から１チャンネル出力されて読み出された。Ａ像領域の出力信号とＢ像領域の出力信号とを同時に２チャンネルで読み出すことができたため、読出し時間が１／２に短縮され高速化することができた。

Ａ像用出力回路３０９及びＢ像用出力回路３１０を構成する増幅回路は実施形態１と同様であり、模式図も図２示す通りである。Ａ像用出力回路３０９とＢ像用出力回路３１０とは相対的な精度が要求されるため同じ回路配置構成である。Ｖinに入力された信号を演算増幅器ｏｐａｍｐ１でバッファし、容量Ｃに電荷信号として蓄積する。ＣＬＭＰパルスでオン又はオフするＭＯＳトランジスタを介して一定電圧Ｖref基準でクランプした信号に演算増幅器ｏｐａｍｐ２を用いてＲ_１及びＲ_２によってゲイン（Ｒ_１＋Ｒ_２）／Ｒ_１倍された増幅信号をＶoutから出力するものである。

一定電圧Ｖrefは、図３におけるバイアス回路３０８において発生させ、バイアス線３１４によってＡ像用出力回路３０９とＢ像用出力回路３１０とに供給される。これらの出力回路３０９，３１０各々に必要な一定電圧を発生させるバイアス回路と一定電圧を供給するためのバイアス線を共通化することで低消費電力化することができた。更に、これらの出力回路３０９，３１０を互いに隣接して配置することで製造における相対ばらつきが小さく抑えられて高精度な出力を得ることができた。

なお、本実施形態においても、黒レベル出力するためのＯＢ画素が、例えばＡ像領域の先頭３ｂｉｔに配置される。

［実施形態３］
図４は、本発明を用いたＴＴＬ−ＳＩＲ（Through The Lens―２次結像位相差検出）型オートフォーカスシステムを搭載した一眼レフカメラの光学系概略図を示す図である。

同図において、４０は被写体像をフィルム上やイメージセンサ上に一時結像させるための撮影レンズ、４１はファインダスクリーン４２へ光を反射させるためのクイックリターンミラーであり、光を数１０％透過するハーフミラーとなっている。４３はＡＦ系へ光を導くためのサブミラー、４４は本発明のオートフォーカス用固体撮像装置、４５はＡＦセンサ上に被写体像を再結像させるための二次結像レンズ（メガネレンズ）、４６はＡＦセンサ４４へ光を導く反射ミラー、４７はフォーカルプレーンシャッタ、４８はフィルム又はイメージセンサ、４９は光線の主軸を示している。

本実施形態において、実施形態１又は実施形態２に記載のオートフォーカス用固体撮像装置を用いることで、従来以上のオートフォーカススピードを有する一眼レフカメラの実現が可能となった。

本実施形態はアナログカメラ、デジタルカメラを問わず、ＴＴＬ−ＳＩＲ型ＡＦカメラであれば、本発明が適用できることは明らかである。

本発明の実施形態１におけるエリア型センサを示す模式図 本発明の実施形態１における出力回路ブロックを構成する回路図 本発明の実施形態２におけるライン型センサを示す模式図 本発明の実施形態３におけるオートフォーカスシステムを搭載した一眼レフカメラの光学系概略図 従来のカメラに用いられる位相差検出方式と呼ばれるオートフォーカス用の焦点検出装置を示す図 従来の本体の画像を得るための固体撮像装置を示す図

符号の説明

１０１，１０２…撮像領域
１０３，１０４，１０５，１０６…水平駆動回路
１０７，１０８，１０９，１１０…垂直転送回路
１１１，１１２，１１３，１１４…垂直シフトレジスタ
１１５…バイアス回路
１１６…Ａ像用出力回路
１１７…Ｂ像用出力回路
１１８…Ａ像用出力端子
１１９…Ｂ像用出力端子
１２１…バイアス配線
１２２…スイッチ

Claims (5)

1. 光電変換素子を有する画素がそれぞれ複数配列された基準部と参照部を有し、位相差を検出するＡＦセンサにおいて、
   前記基準部と参照部から出力される信号を個別のチャンネルの出力回路に出力し、前記各出力回路は、互いに隣接して配置され、前記各出力回路は、前記基準部及び参照部の画素からの出力を基準電圧でクランプするクランプ回路を有し、前記各出力回路に含まれる各クランプ回路に対して前記基準電圧を供給するバイアス供給回路を共通化し、前記各出力回路は、基準部又は参照部の一方に配列された遮光画素の黒レベル信号を出力する回路として兼用されることを特徴とするＡＦセンサ。
2. 前記複数の画素は、ラインセンサ又はエリアセンサとして配列されていることを特徴とする請求項１に記載のＡＦセンサ。
3. 前記複数の画素はエリアセンサとして配列されており、前記基準部と参照部の各撮像領域のそれぞれに対して、水平駆動回路、垂直転送回路及び垂直シフトレジスタを具備することを特徴とする請求項１に記載のＡＦセンサ。
4. 前記複数の画素はラインセンサとして配列されており、前記基準部と参照部のそれぞれに対して、垂直転送回路及び垂直シフトレジスタを具備することを特徴とする請求項１に記載のＡＦセンサ。
5. 請求項１乃至４のいずれか１項に記載のＡＦセンサを具備することを特徴とするカメラ。

Images