以下、本発明による固体撮像装置について、図面を参照して説明する。
−第1の実施の形態−
図1は、本発明の第1の実施の形態による固体撮像装置を示す概略構成図である。図2は、図1中の画素11を示す回路図である。図3は、図1中の垂直駆動回路16を示す回路図である。図4は、図1中の読み出し回路19を示す回路図である。図5は、図1中の垂直シフトレジスタ回路14を示す回路図である。
本実施の形態による固体撮像装置は、デジタルカメラ等に搭載され、撮影レンズからの入射光束によって結像される被写体像を撮像するために用いられる。さらに、オートフォーカス時には、予め設定された焦点検出領域に対応する部分に配列された焦点検出用画素により、撮影レンズの異なる位置を通過した光束による一対の像のずれ量を検出して、瞳分割方式の位相差検出を行う。
本実施の形態による固体撮像装置は、図1に示すように、CMOS型のイメージセンサ2と、タイミングジェネレータ3と、制御回路4とを備えている。タイミングジェネレータ3は、後述するように、イメージセンサ2の各部に駆動パルス等を供給する。また、制御回路4は、後述するように、垂直シフトレジスタ回路14及び水平シフトレジスタ回路18に制御信号CONV1〜CONVj,CONH1〜CONHkを供給する。
イメージセンサ2は、図1に示すように、複数の画素11がn行m列に2次元マトリクス状に配列された光電変換部10と、垂直走査回路を構成している垂直シフトレジスタ回路14及び垂直駆動回路16と、水平走査回路を構成している水平シフトレジスタ回路18と、読み出し回路19とを備えている。
光電変換部10の各画素11は、入射光を光電変換して入射光に応じた信号を生成する。なお、光電変換部10には、画素11として、後述するように、被写体像を撮像するための信号を出力する通常の撮像用画素と、オートフォーカス時の焦点検出に用いるための信号を出力する焦点検出用画素とがある。
本実施の形態では、各画素11は、図2に示すように、選択トランジスタTaと、ソースフォロアの増幅トランジスタTbと、リセットトランジスタTcと、転送トランジスタTdと、フォトダイオードPDとから構成されている。これらのトランジスタTa〜Tdは、NチャネルMOSトランジスタであるものとする。よって、トランジスタTa,Tc,Tdは、そのゲートがHレベルとなると、オンする。なお、図2において、Vccは電源である。
本実施の形態では、各画素11は、当該画素が撮像用画素及び焦点検出用画素のいずれであっても、図2に示す回路構成を有している。なお、撮像用画素では、フォトダイオードPDによる受光面の全体に対して、光束を通過させるための開口部が設けられている。これに対して、焦点検出用画素では後述するように、フォトダイオードPDによる受光面の一部分に対してのみ開口部が設けられており、それ以外の部分は遮光されている。
図1及び図2に示すように、画素11の選択トランジスタTaのゲートは、行毎に選択線20に共通に接続されている。画素11のリセットトランジスタTcのゲートは、行毎にリセット線21に共通に接続されている。画素11の転送トランジスタTdのゲートは、行毎に転送線22に共通に接続されている。画素11の増幅トランジスタTbのソースは、列毎に垂直信号線32−1〜32−mに共通に接続されている。図1に示すように、垂直信号線32−1〜32−mには、ソースフォロワ読み出し用定電流源33−1〜33−mが接続されている。なお、図2に示す画素11は、n行目でかつ1列目の画素11を示している。
画素11の各行の選択線20には選択パルスφsel1〜φselnが、画素11の各行のリセット線21にはリセットパルスφrst1〜φrstnが、画素11の各行の転送線22には転送パルスφtx1〜φtxnが、それぞれ画素行駆動パルスとして、垂直駆動回路16から供給される。画素行駆動パルスが供給された行の各画素11は、対応する垂直信号線32−1〜32−mへの信号読み出し動作を行う。
垂直シフトレジスタ回路14は、タイミングジェネレータ3から垂直スタートパルスφSTV及び2相のクロック信号φV1、φV2を駆動パルスとして受け取るとともに、制御回路4から制御信号CONV1〜CONVjを受け取り、これらに従って、行を選択する期間及びタイミングをHレベルによって規定する信号として、画素11の行毎に、垂直シフトパルスφSV1〜φSVnを出力する。垂直シフトレジスタ回路14の構成については、後に詳述する。
垂直駆動回路16は、図3に示すように、画素11の行毎に設けられた単位回路60で構成されている。各単位回路60は、アンドゲート61と、レベルシフト回路62と、ナンドゲート63と、アンドゲート64とから構成されている。各単位回路60は、前述した選択パルスφsel1〜φselnの元になる選択パルスφSEL、前述したリセットパルスφrst1〜φrstnの元になるリセットパルスφRST、及び、転送パルスφtx1〜φtxnの元になる転送パルスφTXを、駆動パルスとしてタイミングジェネレータ3から受ける。
各単位回路60は、アンドゲート61によって、垂直シフトレジスタ回路14からの垂直シフトパルスφSV1〜φSVnのうちの同一行の垂直シフトパルスと転送パルスφTXとのアンドを取って、その出力のレベルをレベルシフト回路62で必要なレベルに変えることで、その行の画素行駆動パルスを構成する転送パルス(例えば、その行が2行目ならば、φtx2)を作成し、これをその行の転送線22に供給する。また、各単位回路60は、ナンドゲート63によって、垂直シフトレジスタ回路14からの垂直シフトパルスφSV1〜φSVnのうちの同一行の垂直シフトパルスとリセットパルスφRSTとのナンドを取ることで、その行の画素行駆動パルスを構成するリセットパルス(例えば、その行が2行目ならば、φrst2)を作成し、これをその行のリセット線21に供給する。また、各単位回路60は、アンドゲート64によって、垂直シフトレジスタ回路14からの垂直シフトパルスφSV1〜φSVnのうちの同一行の垂直シフトパルスと選択パルスφSELとのアンドを取ることで、その行の画素行駆動パルスを構成する選択パルス(例えば、その行が2行目ならば、φsel2)を作成し、これをその行の選択線20に供給する。
水平シフトレジスタ回路18は、タイミングジェネレータ3から水平スタートパルスφSTH及び2相のクロック信号φH1、φH2を駆動パルスとして受け取るとともに、制御回路4から制御信号CONH1〜CONHkを受け取り、これらに従って、列を選択する期間及びタイミングを規定する信号として、水平シフトパルスφSH1〜φSHmを出力する。
読み出し回路19は、例えば特開平8−293591号公報の図5に開示された固体撮像装置で採用されている読み出し回路と同一である。簡単に説明すると、読み出し回路19は、図4に示すように、信号出力線38、暗出力線39、出力アンプ38a,39a、光信号用クロックライン41a、暗出力用クロックライン42a、水平読出し選択用MOSトランジスタTHS1,THS2,THS3,THD1,THD2,THD3、暗光信号転送用MOSトランジスタTS1,TS2,TS3、暗出力転送用MOSトランジスタTD1,TD2,TD3、光信号出力蓄積用コンデンサCS1,CS2,CS3、暗出力蓄積用コンデンサCD1,CD2,CD3などを有している。CHS,CHD,は、それぞれ信号出力線38,暗出力線39の寄生容量を示している。読み出し回路19は、タイミングジェネレータ3から供給される駆動パルスφRH,φTS,φTDに従って作動する。
ここで、垂直シフトレジスタ回路14の構成について、図5を参照して詳述する。説明の便宜上、図5では、画素11の行数nが9であるものとしているが、これに限定されるものではないことは言うまでもない。
本実施の形態では、垂直シフトレジスタ回路14は、縦続接続されたn段(図5では、9段)の単位回路70を備えている。各段の単位回路70の出力が、画素11の行毎の垂直シフトパルスφSV1〜φSVnである。例えば、2段目の単位回路70の出力は、画素11の2行目の垂直シフトパルスφSV2である。
各段の単位回路70は、クロック信号φV1,φV2に従うシフト動作によって、当該単位回路70に対する入力信号に対応する信号を当該単位回路からの出力信号として伝達する第1の動作モードと、クロック信号φV1,φV2とは無関係に直ちに、当該単位回路70に対する入力信号に対応する信号を当該単位回路70からの出力信号として伝達する第2の動作モードとを、選択的に行い得るように構成されている。
本実施の形態では、各段の単位回路70は、図5に示すように、前記入力信号が入力される入力部aと、前記出力信号が出力される出力部fと、一方の相のクロック信号φV1が入力されるクロック入力部bと、他方の相のクロック信号φV2が入力されるクロック入力部cと、クロック信号φV1の反転信号が入力されるクロック入力部dと、クロック信号φV2の反転信号が入力されるクロック入力部eとを有している。
単位回路70の構成の一例を図6に示している。図6に示す例では、単位回路70は、クロックドインバータを使用したダイナミック型のD型フリップフロップとして構成され、入力部aから出力部fにかけて順次縦続接続されたクロックドインバータ71,72で構成されている。図6中のC1,C2は寄生容量である。
図7は、図6に示す単位回路70の構成の更に具体的な構成を示す回路図である。図7において、図6中の要素と同一又は対応する要素には同一符号を付している。本例では、クロックドインバータ71は、図7に示すように、電源Vccと接地との間に直列接続されたPチャネルMOSFETQ1,Q2及びNチャネルMOSFETQ3,Q4で構成されている。同様に、クロックドインバータ72は、電源Vccと接地との間に直列接続されたPチャネルMOSFETQ5,Q6及びNチャネルMOSFETQ7,Q8で構成されている。Q4,Q8,Q1,Q5の各ゲートがクロック入力部b,c,d,eにそれぞれ接続され、Q2,Q3のゲートが共通して入力部aに接続され、Q6,Q7のゲートが共通してQ2,Q3との間の接続中点に接続され、Q6,Q7との間の接続中点が出力部fに接続されている。
図6及び図7に示す例では、クロック入力部b,dに一方の相のクロック信号φV1及びその反転信号をそれぞれ入力させるとともに、クロック入力部c,eに他方の相のクロック信号φV2及びその反転信号をそれぞれ入力させると、単位回路70は、クロック信号φV1,φV2に従うシフト動作によって、当該単位回路70に対する入力信号(入力部aに入力する信号)に対応する信号を当該単位回路からの出力信号(出力部fから出力する信号)として伝達する第1の動作モードを行うことになる。一方、クロック入力部b,cをHレベルにするとともにクロック入力部d,eをLレベルにすると、単位回路70は、クロックドインバータ71,72がそれぞれ単なるインバータとして作動して、クロック信号φV1,φV2とは無関係に直ちに、当該単位回路70に対する入力信号(入力部aに入力する信号)に対応する信号を当該単位回路70からの出力信号(出力部fから出力する信号)として伝達する第2の動作モードを行うことになる。
単位回路70の構成の他の各例を図8乃至図10にそれぞれ示している。図8に示す例では、単位回路70は、トランスミッションゲートを使用したダイナミック型のD型フリップフロップとして構成され、入力部aから出力部fにかけて順次縦続接続されたトランスミッションゲート73、インバータ74、トランスミッションゲート75及びインバータ76で構成されている。図8中のC3,C4は寄生容量である。
図9に示す例では、単位回路70は、クロックドインバータを使用したスタティック型のD型フリップフロップとして構成され、入力部aから出力部fにかけて順次縦続接続されたクロックドインバータ77、インバータ78、クロックドインバータ79及びインバータ80と、インバータ78に逆並列接続されたクロックドインバータ81と、インバータ80に逆並列接続されたクロックドインバータ82で構成されている。
図10に示す例では、単位回路70は、トランスミッションゲートを使用したスタティック型のD型フリップフロップとして構成され、入力部aから出力部fにかけて順次縦続接続されたトランスミッションゲート83、インバータ84、トランスミッションゲート85及びインバータ86と、インバータ87及びトランスミッションゲート88の直列回路からなる第1の帰還回路であってインバータ84に並列接続された第1の帰還回路と、インバータ89及びトランスミッションゲート90の直列回路からなる第2の帰還回路であってインバータ86に並列接続された第2の帰還回路とから構成されている。
なお、各段の単位回路70は、全て同じ構成の回路であってもよいし、一部の単位回路70が他の単位回路70と異なる構成の回路であってもよい。例えば、全ての単位回路70を図6及び図7に示す構成の回路で構成してもよいし、一部の単位回路70を図6及び図7に示す構成の回路で構成するとともに他の単位回路70を図8に示す構成の回路で構成してもよい。
本実施の形態では、図5に示すように、垂直シフトレジスタ回路14において、9段の単位回路70が、複数のブロックBV1〜BVjに分けられている。図5では、そのブロックの数jを3としているが、これに限定されるものではない。また、図5に示す例では、いずれのブロックBV1〜BVjも3段の単位回路70からなるが、各ブロックに属する単位回路70の数は1段以上の任意の数でよいし、ブロック毎に当該ブロックに属する単位回路70の数が異なっていてもよい。
本実施の形態では、垂直シフトレジスタ回路14は、図5に示すように、全てのブロックBV1〜BVjの各々に関して、当該ブロックの各段の単位回路70が行う動作モードを、他のブロックから独立して、制御信号CONV1〜CONVjに応じて前記第1及び第2の動作モードのいずれかに切り替えて設定する切替設定部を、備えている。
本実施の形態では、この切替設定部は、ブロックBV1〜BVjに対して1対1に設けられた個別切替設定部S1〜Sjで構成されている。各個別切替設定部S1〜Sjは、図5に示すように、オアゲート91,92及びノットゲート93,94で構成されている。これにより、各個別切替設定部S1〜Sjは、対応するブロックの各段の単位回路70を第1のモードに設定することをLレベルで示すとともに第2のモードに設定することをHレベルで示す制御信号(制御回路4からの制御信号CONV1〜CONVjのうちの対応する制御信号)を受け、この制御信号がLレベルの場合に、対応するブロックの各段の単位回路70のクロック入力部b,dに一方の相のクロック信号φV1及びその反転信号をそれぞれ入力させるとともに、対応するブロックの各段の単位回路70のクロック入力部c,eに他方の相のクロック信号φV2及びその反転信号をそれぞれ入力させ、前記制御信号がHレベルの場合に、クロック信号φV1,φV2と無関係に、クロック入力部b,cをHレベルにするとともにクロック入力部d,eをLレベルにするようになっている。
なお、図5において、ノットゲート93,94は、各ブロックBV1〜BVjに1組ずつ配置する構成となっている。しかし、この構成に限定される訳ではない。単位回路70については、b入力の反転信号をdに接続し、c入力の反転信号をeに接続する規則になっている。そのため、例えば単位回路70それぞれについて、ノットゲート93,94を1組ずつ配置する構成としても良い。この場合、必要なノットゲート数は増加するが、ノットゲート1つ当たりの駆動負荷は小さくて済むので、サイズも小さくて良い。図5の回路の様に、各ブロックごとにノットゲート93,94を1組ずつ(但し、多数の単位回路70を駆動する必要があるので、大サイズで駆動能力の高いノットゲートが必要)配置するか、単位回路70それぞれに対して小さなサイズのノットゲート93,94を配置するかは、レイアウトの都合により任意に選んで良い。
水平シフトレジスタ回路18の構成については図面に示していないが、水平シフトレジスタ回路18は、垂直シフトレジスタ回路14と同様に構成されている。水平シフトレジスタ回路18の構成については、垂直シフトレジスタ回路14に関する図5及びその説明において、垂直シフトレジスタ回路14を水平シフトレジスタ回路18と、垂直スタートパルスφSTVを水平スタートパルスφSTHと、クロック信号φV1、φV2をクロック信号φH1、φH2と、垂直シフトパルスφSV1〜φSVnを水平シフトパルスφSH1〜φSHmと、n段をm段と、ブロック数jをブロック数k、ブロックBV1〜BVjをブロックBH1〜BHk(図示せず)と、制御信号CONV1〜CONVjを制御信号CONH1〜CONHkと、それぞれ読み替えられたい。
次に、本実施の形態による固体撮像装置の動作例について、垂直シフトレジスタ回路14の動作を中心にして説明する。
図11は、通常の全画素読み出し時において垂直シフトレジスタ回路14に入出力される各信号を示すタイミングチャートである。
図11は、垂直シフトレジスタ回路14の構成が図5に示す段数(n=9)及びブロック数(j=3)であることを前提にしている。また、図11では、スタートパルスφSTVは、クロック信号φV1の立ち下がりで確定し、垂直シフトパルスφSV1〜φSVnはクロック信号φV2の立ち上がりで確定するものとしている。この点は、後述する図12及び図13についても同様である。
通常の全画素読み出し時においては、図11に示すように、全ての制御信号CONV1〜CONVjがLレベルにされる。その結果、垂直シフトレジスタ回路14の全てのブロックBV1〜BVjの各段の単位回路70がクロック信号φV1,φV2に従うシフト動作による第1の動作モードを行い、垂直シフトパルスφSV1〜φSVnが順次、行選択を示すHレベルとなる。また、通常の全画素読み出し時においては、同様に、全ての制御信号CONH1〜CONHjがLレベルにされる。その結果、水平シフトレジスタ回路18の全てのブロックBH1〜BHkの各段の単位回路70がクロック信号φH1,φH2に従うシフト動作による第1の動作モードを行い、水平シフトパルスφSH1〜φSHnが順次、列選択を示すHレベルとなる。なお、図面には示していないが、タイミングジェネレータ3からの各パルスは従来の固体撮像装置と同様のタイミングで供給される。この点は、全画素読み出し時のみならず部分読み出し時においても同様である。
したがって、通常の全画素読み出し時には、順次全画素11の読み出しが行われる。
図12は、部分読み出し時において垂直シフトレジスタ回路14に入出力される各信号の一例を示すタイミングチャートである。
部分読み出し時においては、例えば、図12に示すように、垂直シフトレジスタ回路14のブロックBV1〜BVjのうちの読み飛ばしを行う画素範囲に対応するブロックの制御信号(制御信号CONV1〜CONVjのうちの対応する制御信号)をHレベルにするとともに、読み出しを行う画素範囲に対応するブロックの制御信号(制御信号CONV1〜CONVjのうちの対応する制御信号)をLレベルとする。図12は、読み飛ばしを行う画素範囲が4行目〜6行目である例を示している。よって、図12では、4行目〜6行目に対応する2番目のブロックBV2の制御信号CONV2をHレベルとし、他の行に対応するブロックBV1,BV3の制御信号CONV1,CONV3をLレベルとしている。その結果、図12に示すように、垂直シフトレジスタ回路14の1番目及び3番目のブロックBV1,BV3の各段の単位回路70が前記第1の動作モードを行う一方、2番目のブロックBV2の各段の単位回路70が前記第2の動作モードを行うため、1番目のブロックBV1の最後の段の垂直シフトパルスφSV3から3番目のブロックBV3の最初の段の垂直シフトパルスφSV7へ飛び越す飛び越し動作が行われる。
また、部分読み出し時においては、水平シフトレジスタ回路18のブロックBH1〜BHk(図示せず)のうちの読み飛ばしを行う画素範囲に対応するブロックの制御信号(制御信号CONH1〜CONHkのうちの対応する制御信号)をHレベルにするとともに、読み出しを行う画素範囲に対応するブロックの制御信号(制御信号CONH1〜CONHkのうちの対応する制御信号)をLレベルとする。その結果、読み飛ばしを行う画素範囲に対応する水平シフトレジスタ回路18のブロックの各段の単位回路70が前記第1の動作モードを行う一方、他のブロックの各段の単位回路70が前記第2の動作モードを行うため、垂直シフトレジスタ回路14の場合と同様の飛び越し動作が行われる。
このようにして、クロック信号φV1,φV2及びクロック信号φH1,φH2の周波数を全画素読み出し時と同じにしたまま、読み出さない画素についての飛び越し走査が行われ、全ての画素のうちの一部の画素についてのみ読み出しが行われる。
ところで、図12に示すように、部分読み出し時の全期間に渡って、読み飛ばしを行う画素範囲に対応するブロックBV2の制御信号CONV2をHレベルにしてしまうと、対応するブロックBV2の各段の単位回路70の出力である垂直シフトパルスφSV4〜φSV6も、前段のブロックBV1の最終段の単位回路70の出力であるシフトパルスφSV3と同時にHレベルになってしまい、3行目の選択時に4行目〜6行目も同時に選択した状態となってしまう。したがって、図12に示すように制御信号CONV2を部分読み出し時の全期間に渡ってHレベルにしてしまうと、実際には、正常に画素を読み出すことができなくなってしまう。
そこで、これを防ぐために、実際には、読み飛ばしを行う画素範囲に対応するブロックの各段の単位回路70の出力である垂直シフトパルスが同時にHレベルとなっても、読み出しを行う画素の読み出しが正常に行われるように、読み飛ばしを行う画素範囲に対応するブロックの制御信号のHレベルのタイミングが設定される。具体的には、例えば、読み飛ばしを行う画素範囲に対応するブロックの制御信号は、当該読み飛ばしブロックの前側で最も近い読み出しブロックの最終段の単位回路70に対応する行の画素の読み出し期間はLレベルとし、その読み出し期間後の期間において当該読み飛ばしブロックの後側で最も近い読み出しブロックの最前段の単位回路70に信号(Hレベル)を伝達するのに必要な期間はHレベルとして、残りの期間はHレベル及びLレベルのいずれかにすればよい。
その例を図13に示す。図13では、読み飛ばしを行う画素範囲に対応するブロックB
V2の制御信号CONV2は、当該読み飛ばしブロックBV2の前側で最も近い読み出しブロックBV1の最終段の単位回路70に対応する3行目の画素の読み出し期間Pの開始時点t1より若干早い時点でLにされ、ブロックBV1の最終段の単位回路70に対応する3行目の画素のシフトパルスφSV3の立ち下がり時点と前記期間Pの終了時点との間の時点でHレベルにされ、シフトパルスφSV3の立ち下がり時点から若干遅い時点までHレベルのままにされている。その他の期間(図13中のハッチングを付した期間)は、Hレベル及びLレベルのいずれでもよい。
このように制御信号CONV2のHレベルのタイミングを設定すれば、読み飛ばしを行う画素範囲に対応するブロックBV2の各段の単位回路70の出力である垂直シフトパルスφSV4〜φSV6がHレベルになっても、その時点では、前段のブロックBV1の最終段の単位回路70に対応する3行目の画素の読み出しが終了しているので、その読み出しに何ら影響を与えることがなく、その読み出しを正常に行うことができる。
以上、垂直シフトレジスタ回路14の制御信号CONV1〜CONVjの実際のタイミングについて説明したが、水平シフトレジスタ回路18の制御信号CONH1〜CONHkの実際のタイミングについても同様である。
ここで、光電変換部10の各領域と、垂直シフトレジスタ回路14の単位回路70のブロック分割方法及び水平シフトレジスタ回路18の単位回路70のブロック分割方法との関係の一例を、図14に示す。
図14に示す例では、光電変換部10の画素11が2次元に配置された領域には、6個の焦点検出領域R1〜R6が予め設定されている。この焦点検出領域R1〜R6に対応する画素11は、通常の撮像用の画素に加えて、焦点検出用の画素を含んでいる。一方、焦点検出領域R1〜R6以外の領域に対応する画素11は、焦点検出用の画素を含まず、撮像用の画素のみによって構成されている。
焦点検出領域R3およびR4には、たとえば図15に示すような配列パターンにより、各画素11が配列されている。焦点検出領域R3において、左側の列には焦点検出用画素11aと撮像用画素11eが交互に配置されており、右側の列には撮像用画素11eと焦点検出用画素11bが交互に配置されている。
焦点検出用画素11aおよび11bには、マイクロレンズ110と開口部111がそれぞれ設けられている。開口部111は、各画素の受光面のうち一部分に対してのみ設けられている。これにより、撮影レンズから入射されてマイクロレンズ110により集光された入射光の一部が、開口部111を通過して受光面に到達する。なお、開口部111が設けられていない部分については遮光され、入射光が受光面に到達しない。
開口部111を通過した入射光は、各焦点検出用画素において光電変換され、受光信号として各焦点検出用画素から読み出し回路19へ出力される。ここで図15に示すように、焦点検出用画素11aと焦点検出用画素11bでは、開口部111の位置が上下逆になっている。したがって、それぞれの受光面において、互いに撮影レンズの異なる位置を通過した光束による一対の像が結像される。また、図15の配列において、左側の列にある各焦点検出用画素11aと、右側の列にある各焦点検出用画素11bとでは、ほとんど同一ラインとして近似の像がそれぞれ結像される。
したがって、撮影レンズのピント位置が光電変換部10の撮像面上に合っている場合は、左側の列にある各焦点検出用画素11aにおいて結像される像と、右側の列にある各焦点検出用画素11bにおいて結像される像とがほぼ一致するため、受光信号には位相差が生じない。しかし、ピント位置が撮像面よりも前方にある場合(前ピン)または後方にある場合(後ピン)では、左側の列にある各焦点検出用画素11aにおいて結像される像と、右側の列にある各焦点検出用画素11bにおいて結像される像との間にずれが生じる。このとき、前ピンの場合と後ピンの場合とでは、像のずれる方向が逆になる。この像ずれの量および方向を受光信号の位相差として検出することにより、撮影レンズの焦点調節状態が検出される。
一方、焦点検出領域R4では、上側の行に焦点検出用画素11cと撮像用画素11eが交互に配置されており、下側の列に撮像用画素11eと焦点検出用画素11dが交互に配置されている。焦点検出用画素11cと焦点検出用画素11dでは、開口部111の位置が左右逆になっている。これにより、上記で説明したのと同様に、撮影レンズの焦点調節状態が各焦点検出用画素11cおよび11dによる受光信号の位相差として検出される。
これ以外の焦点検出領域R1、R2、R5およびR6においても、上記の焦点検出画素R3またはR4と同様に、焦点検出用画素と撮像用画素とが交互に配列されており、撮影レンズの焦点調節状態が受光信号の位相差として検出される。
オートフォーカス時には、焦点検出領域R1〜R6のうちの1つ又は複数を選択し、選択した焦点検出領域に対応する画素を部分読み出しする。すなわち、垂直シフトレジスタ回路14および垂直駆動回路16により、R1〜R6のいずれかの焦点検出領域に対応する画素11の行を優先して選択する。これにより、当該行の各画素11から出力される受光信号が読み出し回路19によって読み出される。そして、水平シフトレジスタ回路18により、読み出し回路19によって読み出された各受光信号、すなわち上記のようにして選択された行の各画素11からの受光信号のうち、いずれかの受光信号を画素11の列に対応付けて選択する。こうして選択された受光信号が読み出し回路19から出力される。このような読み出し動作を選択した焦点検出領域の各画素11に対して順次行い、読み出された受光信号のうち焦点検出用画素からの受光信号における位相差を検出することにより、撮影レンズの焦点調節状態を検出し、その検出結果に応じて焦点調節を行うことができる。
図14に示す例では、垂直シフトレジスタ回路14における単位回路70のブロック分割は、図14中の各領域R1〜R6の垂直方向の境界で行う。すなわち、垂直シフトレジスタ回路14の単位回路70は、図14中のブロックBV1〜BV9に従って分ければよい。また、水平シフトレジスタ回路18における単位回路70のブロック分割は、図14中の各領域R1〜R6の水平方向の境界で行う。すなわち、水平シフトレジスタ回路18の単位回路70は、図14中のブロックBH1〜BH9に従って分ければよい。
上記のようにブロック分割を行うことで、R1〜R6のいずれかの焦点検出領域を任意に選択して部分読み出しすることができる。たとえば、焦点検出領域R1を部分読み出しする場合は、行方向についてブロックBV1〜BV3を読み飛ばすと共に、列方向についてブロックBH1を読み飛ばす。そして、ブロックBV4〜BV6と、ブロックBH2とによって特定される範囲の画素を順次選択して読み出す。
本実施の形態によれば、垂直シフトレジスタ回路14および垂直駆動回路16により、光電変換部10の画素11の行を選択し、選択された行の各画素から出力される信号を読み出し回路19により読み出す。そして、水平シフトレジスタ回路18により、読み出し回路19によって読み出された各信号のうち、いずれかの信号を画素11の列に対応付けて選択し、選択した信号を読み出し回路19から出力させる。このとき、垂直シフトレジスタ回路14および垂直駆動回路16により、焦点検出領域に対応する画素の行を優先して選択可能とし、さらに水平シフトレジスタ回路18により、焦点検出領域に対応する画素の列に対応する信号を優先して選択可能とした。したがって、当該画素からの信号を読み出し回路19により優先して読み出して出力することができる。このようにしたので、焦点検出領域に対応する画素からの信号を優先して固体撮像装置から出力することができる。
−第2の実施の形態−
図16は、本発明の第2の実施の形態による固体撮像装置の概略構成図である。図16において、図1に示した第1の実施の形態による固体撮像装置と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。なお、図16では、図1に示した信号線の一部を省略している。また、光電変換部10における画素11の配列を5行6列に省略しているが、実際には図1と同様に、多数の画素が2次元マトリクス状に配列されている。
本実施の形態による固体撮像装置は、図1の水平シフトレジスタ回路18と読み出し回路19に替えて、二つの水平シフトレジスタ回路18aおよび18bと、二つの読み出し回路19aおよび19bとを有している。さらに、読み出し回路19aまたは19bに接続する画素11の列をそれぞれ選択するための列選択スイッチ51aおよび51bと、この列選択スイッチ51a、51bによってオンオフ制御される列選択用トランジスタ53−1〜53−6および54−1〜54−6とを有している。なお、本実施形態による固体撮像装置では、水平シフトレジスタ回路18aおよび18bと、列選択スイッチ51aおよび51bと、列選択用トランジスタ53−1〜53−6および54−1〜54−6とにより、水平走査回路が構成される。
列選択スイッチ51aにより、たとえば列選択用トランジスタ53−1、53−3および53−5の各ゲートにHレベルの信号が印加されると、信号線32−1、32−3および32−5に接続されている画素11が、水平シフトレジスタ18aおよび読み出し回路19aと接続される。このとき、列選択用トランジスタ54−1、54−3および54−5の各ゲートには、列選択スイッチ51bによってLレベルの信号が印加される。これにより、当該画素11と水平シフトレジスタ18bおよび読み出し回路19bとは切断される。
また、列選択用トランジスタ53−2、53−4および53−6の各ゲートには、列選択スイッチ51aによってLレベルの信号が印加され、列選択用トランジスタ54−2、54−4および54−6の各ゲートには、列選択スイッチ51bによってHレベルの信号が印加される。これにより、信号線32−2、32−4および32−6に接続されている画素11と、水平シフトレジスタ18bおよび読み出し回路19bとが接続される。
上記のような接続状態のときに、垂直シフトレジスタ回路14、垂直駆動回路16および水平シフトレジスタ回路18a、18bにおいて第1の実施の形態で説明したのと同様の動作を行うと、いずれかの画素11の行が選択され、その行の各画素からの受光信号が読み出し回路19aおよび19bにより読み出される。このとき、水平シフトレジスタ回路18aにより、読み出し回路19aによって読み出された各受光信号、すなわち、垂直シフトレジスタ回路14および垂直駆動回路16によって選択された行の各画素11からの受光信号のうち、信号線32−1、32−3または32−5に接続されている画素11の列に対応する各受光信号のいずれかが選択され、読み出し回路19から出力される。また、水平シフトレジスタ回路18bにより、読み出し回路19bによって読み出された各受光信号、すなわち、垂直シフトレジスタ回路14および垂直駆動回路16によって選択された行の各画素11からの受光信号のうち、信号線32−2、32−4または32−6に接続されている画素11の列に対応する各受光信号のいずれかが選択され、読み出し回路19から出力される。なお、水平シフトレジスタ回路18aおよび18bによる二つの受光信号の選択は、同時に行うことができる。また、読み出し回路19aおよび19bによる受光信号の読み出しおよび出力も、同時に行うことができる。
以上説明したように、読み出し回路19aおよび19bは、垂直シフトレジスタ回路14および垂直駆動回路16によって選択された行の各画素11から出力される受光信号を、互いに異なる画素11の列についてそれぞれ読み出す。そして、水平シフトレジスタ回路18aおよび18bによってそれぞれ選択された画素11の異なる列に対応する受光信号を、それぞれ出力することができる。
なお、列選択スイッチ51aおよび51bから列選択用トランジスタ53−1〜53−6および54−1〜54−6の各ゲートにそれぞれ印加する信号のレベルを反転させると、上記とは逆の動作が行われる。このとき、水平シフトレジスタ回路18aにより、読み出し回路19aによって読み出された各受光信号、すなわち、垂直シフトレジスタ回路14および垂直駆動回路16によって選択された行の各画素11からの受光信号のうち、信号線32−2、32−4または32−6に接続されている画素11の列に対応する各受光信号のいずれかが選択され、読み出し回路19から出力される。また、水平シフトレジスタ回路18bにより、読み出し回路19bによって読み出された各受光信号、すなわち、垂直シフトレジスタ回路14および垂直駆動回路16によって選択された行の各画素11からの受光信号のうち、信号線32−1、32−3または32−5に接続されている画素11の列に対応する各受光信号のいずれかが選択され、読み出し回路19から出力される。こうした動作の切り替えは、画素11の行ごとに行うことができる。
本実施の形態による固体撮像装置では、垂直シフトレジスタ回路14および水平シフトレジスタ回路18a、18bにおいて、第1の実施の形態と同じように単位回路70のブロックを分割することができる。すなわち、たとえば図14に示したように、予め設定された焦点検出領域R1〜R6に対応してブロック分割を行う。
本実施形態において、画素11の行方向に並べて設定された一対の焦点検出領域R1およびR6には、たとえば図17に示すような配列パターンで各画素11がそれぞれ配列されている。焦点検出領域R1における配列は、図15に示す焦点検出領域R3における配列と同様である。すなわち、左側の列n1には焦点検出用画素11aと撮像用画素11eが交互に配置されており、右側の列n2には撮像用画素11eと焦点検出用画素11bが交互に配置されている。一方、焦点検出領域R6では、焦点検出領域R1における配列と反転するように画素11の配列パターンが構成されている。すなわち、左側の列n3には列n1と逆の順序で撮像用画素11eと焦点検出用画素11aが交互に配置されており、右側の列n4には列n2と逆の順序で焦点検出用画素11bと撮像用画素11eが交互に配置されている。
図17のような配列パターンの画素11から信号を読み出すときには、水平シフトレジスタ回路18aおよび18bと、列選択スイッチ51aおよび51bと、各列に対応する列選択用トランジスタとは、焦点検出領域R1とR6の各々に対応する、互いに配列が反転された画素11の二列に対応する二つの信号を、同時に選択する。
たとえば、行m1が選択されているときには、列選択スイッチ51aにより、列n1に対応する列選択用トランジスタをオンして列n2に対応する列選択用トランジスタをオフすると共に、列選択スイッチ51bにより、列n4に対応する列選択用トランジスタをオンして列n3に対応する列選択用トランジスタをオフする。そして、水平シフトレジスタ回路18aによって列n1に対応する受光信号を選択すると同時に、水平シフトレジスタ回路18bによって列n4に対応する受光信号を選択する。これにより、読み出し回路19aによって座標(m1,n1)に位置する焦点検出用画素11aからの受光信号が出力されると共に、読み出し回路19bによって座標(m1,n4)に位置する焦点検出用画素11bからの受光信号が出力される。
一方、行m2が選択されているときには、列選択スイッチ51aおよび51bからの信号レベルを反転させる。すなわち、列選択スイッチ51aにより、列n2に対応する列選択用トランジスタをオンして列n1に対応する列選択用トランジスタをオフすると共に、列選択スイッチ51bにより、列n3に対応する列選択用トランジスタをオンして列n4に対応する列選択用トランジスタをオフする。そして、水平シフトレジスタ回路18aによって列n2に対応する受光信号を選択すると同時に、水平シフトレジスタ回路18bによって列n3に対応する受光信号を選択する。これにより、読み出し回路19aによって座標(m2,n2)に位置する焦点検出用画素11bからの受光信号が出力されると共に、読み出し回路19bによって座標(m2,n3)に位置する焦点検出用画素11aからの受光信号が出力される。
以上説明したような動作を画素11の行ごとに交互に切り替えて行うことで、焦点検出領域R1およびR6にそれぞれ対応する各焦点検出用画素からの信号を、素早く読み出して出力することができる。したがって、カメラにおいて素早いオートフォーカス制御が可能となる。
また、焦点検出領域R2には、たとえば図18に示すような配列パターンで各画素11がそれぞれ配列されている。上側の行m11には、中心より左側の領域では焦点検出用画素11cと撮像用画素11eが交互に配置されており、中心より右側の領域では撮像用画素11eと焦点検出用画素11dが交互に配置されている。これとは反対に、下側の行m12には、中心より左側の領域では撮像用画素11eと焦点検出用画素11dが交互に配置されており、中心より右側の領域では焦点検出用画素11cと撮像用画素11eが交互に配置されている。このように、行方向に等分な位置で焦点検出領域R2を二つの領域に分割したときに、その各々の領域における焦点検出用画素と撮像用画素との配列が反転するように、画素11の配列パターンが構成されている。
図18のような配列パターンの画素11から信号を読み出すときには、画素11の行方向に等分な位置で、焦点検出領域R2を二つの領域に分割する。水平シフトレジスタ回路18aおよび18bと、列選択スイッチ51aおよび51bと、各列に対応する列選択用トランジスタとは、こうして分割された領域の各々に対応する、互いに配列が反転された画素11の二列に対応する二つの信号を、同時に選択する。
たとえば、行m11が選択されているときには、始めに列選択スイッチ51aにより、左側の領域では列n11に対応する列選択用トランジスタをオンして列n12に対応する列選択用トランジスタをオフすると共に、列選択スイッチ51bにより、右側の領域では列n22に対応する列選択用トランジスタをオンして列n21に対応する列選択用トランジスタをオフする。そして、水平シフトレジスタ回路18aによって列n11に対応する受光信号を選択すると同時に、水平シフトレジスタ回路18bによって列n22に対応する受光信号を選択する。これにより、読み出し回路19aによって座標(m11,n11)に位置する焦点検出用画素11cからの受光信号が出力されると共に、読み出し回路19bによって座標(m11,n22)に位置する焦点検出用画素11dからの受光信号が出力される。
これと同様の動作を画素11の各列に対して行うことにより、行m11では、焦点検出領域R2を左右二つに分割した左側の領域については、一列おきに配列された焦点検出用画素11cからの受光信号が読み出し回路19aによって読み出され、出力される。また、右側の領域については、一列おきに配列された焦点検出用画素11dからの受光信号が読み出し回路19bによって読み出され、出力される。
一方、行m12が選択されているときには、列選択スイッチ51aおよび51bからの信号レベルを反転させる。すなわち、始めに列選択スイッチ51aにより、左側の領域では列n12に対応する列選択用トランジスタをオンして列n11に対応する列選択用トランジスタをオフすると共に、列選択スイッチ51bにより、右側の領域では列n21に対応する列選択用トランジスタをオンして列n22に対応する列選択用トランジスタをオフする。そして、水平シフトレジスタ回路18aによって列n12に対応する受光信号を選択すると同時に、水平シフトレジスタ回路18bによって列n21に対応する受光信号を選択する。これにより、読み出し回路19aによって座標(m12,n12)に位置する焦点検出用画素11dからの受光信号が出力されると共に、読み出し回路19bによって座標(m12,n21)に位置する焦点検出用画素11cからの受光信号が出力される。
これと同様の動作を画素11の各列に対して行うことにより、行m12においても、焦点検出領域R2を左右二つに分割した左側の領域については、一列おきに配列された焦点検出用画素11dからの受光信号が読み出し回路19aによって読み出され、出力される。また、右側の領域については、一列おきに配列された焦点検出用画素11cからの受光信号が読み出し回路19bによって読み出され、出力される。
以上説明したような動作を行うことで、焦点検出領域R2に対応する各焦点検出用画素からの信号についても、素早く読み出して出力することができる。したがって、カメラにおいて素早いオートフォーカス制御が可能となる。
なお、焦点検出領域R2以外の焦点検出領域R1およびR3〜R6についても、上記と同様の方法を用いて各画素からの信号を読み出すことができる。このとき、焦点検出領域R2と同様に横長の形状を有する焦点検出領域R4およびR5だけでなく、縦長の形状を有する焦点検出領域R1、R3およびR5についても同様である。さらには、縦横の長さがほぼ等しい焦点検出領域であっても同様である。
あるいは、行方向に等分な位置で焦点検出用画素と撮像用画素との配列が反転するように画素11の配列パターンを構成する代わりに、列選択用トランジスタの動作を反転させるようにしてもよい。このようにしても、上記と同様に各画素からの信号を読み出すことができる。
本実施の形態によれば、次のような作用効果を奏する。
(1)読み出し回路19aおよび19bにより、垂直シフトレジスタ回路14および垂直駆動回路16によって選択された行の各画素11から出力される信号を互いに異なる列についてそれぞれ読み出す。水平シフトレジスタ回路18aおよび18bと、列選択スイッチ51aおよび51bと、列選択用トランジスタ53−1〜53−6および54−1〜54−6とは、読み出し回路19aおよび19bに対して、画素11の異なる列に対応する信号をそれぞれ選択して出力させることとしたので、信号の読み出しを素早く行うことができる。
(2)読み出し回路19aは、垂直シフトレジスタ回路14および垂直駆動回路16によって選択された行の各画素11から出力される信号を、一対の焦点検出領域R1、R6のうち一方の焦点検出領域R1に対応する画素を含む列n1、n2について読み出す。また、読み出し回路19bは、垂直シフトレジスタ回路14および垂直駆動回路16によって選択された行の各画素11から出力される信号を、他方の焦点検出領域R6に対応する画素を含む列n3、n4について読み出す。そして、水平シフトレジスタ回路18aおよび18bと、列選択スイッチ51aおよび51bと、列選択用トランジスタ53−1〜53−6および54−1〜54−6とにより、一対の焦点検出領域R1、R6にそれぞれ対応する画素11の二列に対応する二つの信号を同時に選択し、選択した信号を読み出し回路19aと読み出し回路19bからそれぞれ出力させることとした。このようにしたので、一対の焦点検出領域に対応する各画素からの信号を並行して読み出すことができる。したがって、カメラにおいて一対の焦点検出領域を用いてオートフォーカス制御を行うときなどに、素早い制御が可能となる。
(3)光電変換部10には、予め設定された焦点検出領域R1〜R6に対応して、焦点検出用画素と撮像用画素とが所定の配列パターンで配列されている。この配列パターンは、一対の焦点検出領域R1、R6の各々における焦点検出用画素と撮像用画素との配列が反転するように構成されている。この配列が反転された画素11の二列に対応する二つの信号を、水平シフトレジスタ回路18aおよび18bと、列選択スイッチ51aおよび51bと、列選択用トランジスタ53−1〜53−6および54−1〜54−6とにより、同時に選択することとした。このようにしたので、一対の焦点検出領域の各々について、焦点検出用画素からの信号のみをそれぞれ読み出すことができる。
(4)焦点検出領域R2に対応する画素11からの信号を読み出すときには、画素11の行方向に等分な位置で焦点検出領域R2を二つの領域に分割する。このとき、読み出し回路19aは、垂直シフトレジスタ回路14および垂直駆動回路16によって選択された行の各画素11から出力される信号を、上記の二つの領域のうち一方に対応する画素を含む列n11、n12等について読み出す。また、読み出し回路19bは、垂直シフトレジスタ回路14および垂直駆動回路16によって選択された行の各画素11から出力される信号を、上記の二つの領域のうち他方に対応する画素を含む列n21、n22等について読み出す。そして、水平シフトレジスタ回路18aおよび18bと、列選択スイッチ51aおよび51bと、列選択用トランジスタ53−1〜53−6および54−1〜54−6とにより、上記の二つの領域にそれぞれ対応する画素11の二列に対応する二つの信号を同時に選択し、選択した信号を読み出し回路19aと読み出し回路19bからそれぞれ出力させることとした。このようにしたので、一つの焦点検出領域に対応する各画素からの信号を素早く読み出すことができる。したがって、カメラにおいて素早いオートフォーカス制御が可能となる。
(5)光電変換部10には、予め設定された焦点検出領域R1〜R6に対応して、焦点検出用画素と撮像用画素とが所定の配列パターンで配列されている。この配列パターンは、焦点検出領域R2を二つに分割した領域の各々における焦点検出用画素と撮像用画素との配列が反転するように構成されている。この配列が反転された画素11の二列に対応する二つの信号を、水平シフトレジスタ回路18aおよび18bと、列選択スイッチ51aおよび51bと、列選択用トランジスタ53−1〜53−6および54−1〜54−6とにより、同時に選択することとした。このようにしたので、分割された領域の各々について、焦点検出用画素からの信号のみをそれぞれ読み出すことができる。
以上、本発明の各実施の形態及びその変形例について説明したが、本発明はこれらに限定されるものではない。例えば、前述した各実施の形態等では、単位回路70は2相駆動の回路であったが、本発明では、単位回路70として例えば1相駆動の回路を採用してもよい。また、上記の各実施の形態において、垂直走査回路と水平走査回路の動作を入れ替えてもよい。