JP7074072B2 - 撮像素子および電子カメラ - Google Patents
撮像素子および電子カメラ Download PDFInfo
- Publication number
- JP7074072B2 JP7074072B2 JP2018565627A JP2018565627A JP7074072B2 JP 7074072 B2 JP7074072 B2 JP 7074072B2 JP 2018565627 A JP2018565627 A JP 2018565627A JP 2018565627 A JP2018565627 A JP 2018565627A JP 7074072 B2 JP7074072 B2 JP 7074072B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplification transistor
- unit
- pixel
- image pickup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
Description
本発明の第2の態様によると、撮像素子は、光を光電変換して電荷を生成する第1の光電変換部及び第2の光電変換部と、少なくとも前記第1の光電変換部により生成された電荷に基づく信号を出力し、第1の信号線と接続される第1の増幅トランジスタと、少なくとも前記第2の光電変換部により生成された電荷に基づく信号を出力し、第2の信号線と接続される第2の増幅トランジスタと、前記第1の増幅トランジスタのソースと前記第2の増幅トランジスタのソースとを接続可能に配置された第1の接続部とを有する画素を備える。
本発明の第3の態様によると、電子カメラは、第1または第2の態様による撮像素子と、前記撮像素子から出力される信号に基づいて画像データを生成する画像生成部と、を備える。
図1は、第1の実施の形態に係る撮像装置の構成を示すブロック図である。図1では、第1の実施の形態に係る撮像装置の一例である電子カメラ1(以下、カメラ1と称する)の構成例を示す。カメラ1は、撮像光学系(結像光学系)2、撮像素子3、制御部4、メモリ5、表示部6、及び操作部7を備える。撮像光学系2は、焦点調節レンズ(フォーカスレンズ)を含む複数のレンズ及び絞りを有し、撮像素子3に被写体像を結像する。なお、撮像光学系2は、カメラ1から着脱可能にしてもよい。
(1)撮像素子3は、入射光を光電変換して電荷を生成する第1の光電変換部11a及び第2の光電変換部11bと、第1の光電変換部11aで生成された電荷を蓄積する第1蓄積部(第1のFD14a)と、第2の光電変換部11bで生成された電荷を蓄積する第2蓄積部(第2のFD14b)と、第1の光電変換部11aにより生成された電荷に基づく信号を生成し出力する第1の出力部(第1の増幅部15a及び第1の選択部16a)と、第2の光電変換部11bにより生成された電荷に基づく信号を生成し出力する第2の出力部(第2の増幅部15b及び第2の選択部16b)と、第1の出力部と第2の出力部との間に配置された第1の接続部(結合スイッチ部18)と、第1の光電変換部11aと第2の光電変換部11bとを電気的に接続切断する第2のスイッチを備えた第2の接続部(加算スイッチ部17)とを有する画素10と、第1の出力部と接続され、第1の出力部からの信号が出力される第1の信号線(第1の垂直信号線VLa)と、を備える。本実施の形態では、第1の増幅部15aと第2の増幅部15bとを結合スイッチ部18を介して接続することによって、第2の増幅部15bのゲート容量の変動を抑制する。このため、電荷電圧の変換ゲインの変動を抑制することができる。この結果、直線性が高い加算画素信号を得ることができる。
図8を参照して、第2の実施の形態に係る撮像素子を説明する。図8は、第2の実施の形態に係る撮像素子3の画素10の構成を示す回路図である。第1の実施の形態では、図2等に示したように、画素10には加算スイッチ部17が配置されている。第2の実施の形態では、図8に示すように、画素10は加算スイッチ部17を有しない構成となる。その他の構成は、第1の実施の形態と同一である。
図9を参照して、第3の実施の形態に係る撮像素子を説明する。図9は、第3の実施の形態に係る撮像素子3の画素の構成例を示す概念図である。第1の実施の形態では、画素10毎に複数の光電変換部が配置される例について説明した。第3の実施の形態では、図9に示すように、画素10は一つの光電変換部を有する構成となる。その他の構成は、第1の実施の形態と同一である。
上述した第3の実施の形態では、画素10に加算スイッチ部17が設けられる例について説明した。しかし、図13に示すように、画素の構成を、加算スイッチ部17を有しない構成としてもよい。この場合、第1の制御モードでは、結合スイッチ部18のトランジスタM8がオフとなり、第3の実施の形態の場合と同様の動作となる。また、第2の制御モードにおいては、結合スイッチ部18のトランジスタM8がオンとなり、各画素10の各々の増幅部15が互いに電気的に接続される。これにより、各画素10の増幅部15の信号の加算平均化された加算画素信号が垂直信号線VLに出力される。このように、変形例1では、複数の画素10の各々の増幅部15を結合スイッチ部18を介して互いに接続することによって、複数の光電変換部からの信号を加算して垂直信号線に出力することができる。なお、結合スイッチ部18は、画素10毎に配置されなくてもよい。結合スイッチ部18を、複数の画素毎に配置して、複数の画素で共有する構成としてもよい。また、加算スイッチ部17を、複数の画素毎に配置して、複数の画素で共有する構成としてもよい。
上述した第1の実施の形態では、1画素に2つの光電変換部を配置する例について説明したが、画素の構成はこれに限らない。画素の構成を、1画素あたり3つ以上の光電変換部を有する構成にしてもよい。この場合には、例えば、第1の制御モードでは複数の光電変換部からの信号を個別に読み出し、第2の制御モードでは複数の光電変換部のうち2つ以上の光電変換部からの信号を加算して読み出すようにしてもよい。
上述した実施の形態および変形例では、光電変換部としてフォトダイオードを用いる例について説明した。しかし、光電変換部として光電変換膜を用いるようにしてもよい。
上述の実施の形態および変形例で説明した撮像素子3は、カメラ、スマートフォン、タブレット、PCに内蔵のカメラ、車載カメラ、無人航空機(ドローン、ラジコン機等)に搭載されるカメラ等に適用されてもよい。
日本国特許出願2017年第16283号(2017年1月31日出願)
Claims (23)
- 光を光電変換して電荷を生成する第1の光電変換部および第2の光電変換部と、少なくとも前記第1の光電変換部で生成された電荷に基づく第1の信号を出力する第1の増幅トランジスタおよび少なくとも前記第2の光電変換部で生成された電荷に基づく第2の信号を出力する第2の増幅トランジスタと、前記第1の増幅トランジスタから前記第1の信号および前記第2の信号が出力されるとき、前記第1の増幅トランジスタのソースと前記第2の増幅トランジスタのソースとを接続することにより前記第2の増幅トランジスタの容量を調整する調整部と、を有する画素を備える撮像素子。
- 請求項1に記載の撮像素子において、
前記調整部は、前記第1の増幅トランジスタおよび前記第2の増幅トランジスタから前記第1の信号および前記第2の信号が出力されるときの前記第2の増幅トランジスタの容量と、前記第1の増幅トランジスタから前記第1の信号および前記第2の信号が出力されるときの前記第2の増幅トランジスタの容量とが同じになるよう前記第2の増幅トランジスタの容量を調整する撮像素子。 - 請求項2に記載の撮像素子において、
前記第1の増幅トランジスタのソースと前記第2の増幅トランジスタのソースとを接続可能な第1の接続部を有し、
前記調整部は、前記第1の接続部により前記第2の増幅トランジスタの容量を調整する撮像素子。 - 請求項3に記載の撮像素子において、
前記調整部は、前記第1の増幅トランジスタから前記第1の信号および前記第2の信号が出力されるとき、前記第1の接続部によって前記第1の増幅トランジスタのソースと前記第2の増幅トランジスタのソースとを接続する撮像素子。 - 請求項3に記載の撮像素子において、
前記第1の増幅トランジスタに接続され、少なくとも前記第1の信号が出力される第1の信号線と、
前記第2の増幅トランジスタに接続され、少なくとも前記第2の信号が出力される第2の信号線と、
前記第1の信号線を介して前記画素に接続され、少なくとも前記第1の増幅トランジスタに電流を供給する第1の電流源と、
前記第2の信号線を介して前記画素に接続され、少なくとも前記第2の増幅トランジスタに電流を供給する第2の電流源と、を備え、
前記調整部は、前記第1の増幅トランジスタから前記第1の信号および前記第2の信号が出力されるとき、前記第1の接続部によって前記第1の増幅トランジスタのソースと前記第2の増幅トランジスタのソースとを接続し、前記第1の電流源が前記第1の増幅トランジスタおよび前記第2の増幅トランジスタに電流を供給することにより前記第2の増幅トランジスタの容量を調整する撮像素子。 - 光を光電変換して電荷を生成する第1の光電変換部及び第2の光電変換部と、少なくとも前記第1の光電変換部により生成された電荷に基づく信号を出力し、第1の信号線と接続される第1の増幅トランジスタと、少なくとも前記第2の光電変換部により生成された電荷に基づく信号を出力し、第2の信号線と接続される第2の増幅トランジスタと、前記第1の増幅トランジスタのソースと前記第2の増幅トランジスタのソースとを接続可能に配置された第1の接続部とを有する画素を備える撮像素子。
- 請求項6に記載の撮像素子において、
前記第1の光電変換部により生成された電荷に基づく信号と前記第2の光電変換部により生成された電荷に基づく信号とが前記第1の信号線に出力されるとき、前記第1の接続部は前記第1の増幅トランジスタのソースと前記第2の増幅トランジスタのソースとを接続する撮像素子。 - 請求項6または請求項7に記載の撮像素子において、
前記第1の光電変換部により生成された電荷に基づく信号が前記第1の信号線に出力され、前記第2の光電変換部により生成された電荷に基づく信号が前記第2の信号線に出力されるとき、前記第1の接続部は前記第1の増幅トランジスタのソースと前記第2の増幅トランジスタのソースとを切断状態にする撮像素子。 - 請求項6から請求項8までのいずれか一項に記載の撮像素子において、
前記画素は、前記第1の光電変換部で生成された電荷を蓄積する第1の蓄積部と、前記第2の光電変換部で生成された電荷を蓄積する第2の蓄積部と、前記第1の蓄積部と前記第2の蓄積部とを接続する第2の接続部とを有する撮像素子。 - 請求項9に記載の撮像素子において、
前記第1の光電変換部により生成された電荷および前記第2の光電変換部により生成された電荷に基づく信号が前記第1の信号線に出力されるとき、前記第2の接続部は前記第1の蓄積部と前記第2の蓄積部とを切断する撮像素子。 - 請求項9または請求項10に記載の撮像素子において、
前記第1の接続部により前記第1の増幅トランジスタのソースと前記第2の増幅トランジスタのソースとが接続されるとき、前記第2の接続部は前記第1の蓄積部と前記第2の蓄積部とを切断する撮像素子。 - 請求項6から請求項11までのいずれか一項に記載の撮像素子において、
前記第1の増幅トランジスタは、第1の選択トランジスタを介して前記第1の信号線と接続され、
前記第2の増幅トランジスタは、第2の選択トランジスタを介して前記第2の信号線と接続され、
前記第1の接続部は、前記第1の増幅トランジスタと前記第1の選択トランジスタの間と、前記第2の増幅トランジスタと前記第2の選択トランジスタの間とを接続する撮像素子。 - 請求項12に記載の撮像素子において、
前記第1の光電変換部により生成された電荷に基づく第1の信号および前記第2の光電変換部により生成された電荷に基づく第2の信号が前記第1の信号線に出力されるとき、前記第1の接続部は、前記第1の増幅トランジスタと前記第1の選択トランジスタの間と、前記第2の増幅トランジスタと前記第2の選択トランジスタの間とを接続する撮像素子。 - 請求項12または請求項13に記載の撮像素子において、
前記第1の増幅トランジスタと前記第1の信号線とが第1の選択トランジスタにより接続され、前記第2の増幅トランジスタと前記第2の信号線とが第2の選択トランジスタにより接続されないとき、前記第1の接続部は、前記第1の増幅トランジスタと前記第1の選択トランジスタの間と、前記第2の増幅トランジスタと前記第2の選択トランジスタの間とを接続する撮像素子。 - 請求項12から請求項14までのいずれか一項に記載の撮像素子において、
前記第1の光電変換部により生成された電荷に基づく第1の信号が前記第1の信号線に出力され、前記第2の光電変換部により生成された電荷に基づく第2の信号が前記第2の信号線に出力されるとき、前記第1の接続部は、前記第1の増幅トランジスタと前記第1の選択トランジスタの間と、前記第2の増幅トランジスタと前記第2の選択トランジスタの間とを切断する撮像素子。 - 請求項12から請求項15までのいずれか一項に記載の撮像素子において、
前記第1の増幅トランジスタと前記第1の信号線とが第1の選択トランジスタにより接続され、前記第2の増幅トランジスタと前記第2の信号線とが第2の選択トランジスタにより接続されるとき、前記第1の接続部は、前記第1の増幅トランジスタと前記第1の選択トランジスタの間と、前記第2の増幅トランジスタと前記第2の選択トランジスタの間とを切断する撮像素子。 - 請求項6に記載の撮像素子において、
前記第1の信号線を介して前記画素に接続され、少なくとも前記第1の増幅トランジスタに電流を供給する第1の電流源と、
前記第2の信号線を介して前記画素に接続され、少なくとも前記第2の増幅トランジスタに電流を供給する第2の電流源と、を備え、
前記第1の接続部は、前記第1の増幅トランジスタのソースと前記第2の増幅トランジスタのソースとを接続することにより、前記第1の電流源が前記第1の増幅トランジスタおよび前記第2の増幅トランジスタに電流を供給する撮像素子。 - 請求項17に記載の撮像素子において、
前記第1の接続部は、前記第1の光電変換部により生成された電荷に基づく信号と前記第2の光電変換部により生成された電荷に基づく信号とが前記第1の信号線に出力されるとき、前記第1の増幅トランジスタのソースと前記第2の増幅トランジスタのソースとを接続することにより、前記第1の電流源が前記第1の増幅トランジスタおよび前記第2の増幅トランジスタに電流を供給する撮像素子。 - 請求項6から請求項18までのいずれか一項に記載の撮像素子において、
前記画素は第1方向に複数配置され、複数の前記画素は第1の画素と第2の画素とを有し、
前記第1の画素の前記第1及び第2の光電変換部により生成された電荷に基づく信号は前記第1の信号線に出力され、前記第2の画素の前記第1及び第2の光電変換部により生成された電荷に基づく信号は前記第2の信号線に出力される撮像素子。 - 請求項19に記載の撮像素子において、
前記第1の画素の前記第1及び第2の光電変換部により生成された電荷に基づく信号が前記第1の信号線に出力され、前記第2の画素の前記第1及び第2の光電変換部により生成された電荷に基づく信号が前記第2の信号線に出力される第1の動作、
および前記第1の画素の前記第1及び第2の光電変換部により生成された電荷に基づく信号と、前記第2の画素の前記第1及び第2の光電変換部により生成された電荷に基づく信号とが前記第1の信号線に出力される第2の動作を有する撮像素子。 - 請求項3から請求項20までのいずれか一項に記載の撮像素子において
前記第1の接続部は、前記第1の増幅トランジスタのソースと前記第2の増幅トランジスタのソースとを電気的に接続/切断するスイッチである撮像素子。 - 請求項21に記載の撮像素子において、
前記スイッチはトランジスタである撮像素子。 - 請求項1から請求項22までのいずれか一項に記載の撮像素子と、
前記撮像素子から出力される信号に基づいて画像データを生成する画像生成部と、
を備える電子カメラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022078719A JP7388476B2 (ja) | 2017-01-31 | 2022-05-12 | 撮像素子および撮像装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017016283 | 2017-01-31 | ||
JP2017016283 | 2017-01-31 | ||
PCT/JP2018/003301 WO2018143306A1 (ja) | 2017-01-31 | 2018-01-31 | 撮像素子および電子カメラ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022078719A Division JP7388476B2 (ja) | 2017-01-31 | 2022-05-12 | 撮像素子および撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018143306A1 JPWO2018143306A1 (ja) | 2019-11-14 |
JP7074072B2 true JP7074072B2 (ja) | 2022-05-24 |
Family
ID=63039792
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018565627A Active JP7074072B2 (ja) | 2017-01-31 | 2018-01-31 | 撮像素子および電子カメラ |
JP2022078719A Active JP7388476B2 (ja) | 2017-01-31 | 2022-05-12 | 撮像素子および撮像装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022078719A Active JP7388476B2 (ja) | 2017-01-31 | 2022-05-12 | 撮像素子および撮像装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US11509841B2 (ja) |
JP (2) | JP7074072B2 (ja) |
CN (2) | CN114500887A (ja) |
WO (1) | WO2018143306A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6929833B2 (ja) | 2016-03-29 | 2021-09-01 | 株式会社ニコン | 撮像素子および撮像装置 |
US11252367B2 (en) * | 2017-08-01 | 2022-02-15 | Sony Semiconductor Solutions Corporation | Solid-stage image sensor, imaging device, and method of controlling solid-state image sensor |
JPWO2022201839A1 (ja) * | 2021-03-24 | 2022-09-29 | ||
JP2022170557A (ja) * | 2021-04-28 | 2022-11-10 | キヤノン株式会社 | Ad変換回路の駆動方法、ad変換回路、光電変換装置、機器 |
KR20230062171A (ko) * | 2021-10-29 | 2023-05-09 | 삼성전자주식회사 | 이미지 센서, 이미지 센싱 방법 및 이를 포함하는 전자 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012216940A (ja) | 2011-03-31 | 2012-11-08 | Canon Inc | 撮像素子、および撮像装置 |
JP2015204469A (ja) | 2014-04-10 | 2015-11-16 | キヤノン株式会社 | 撮像素子及び撮像装置 |
JP2015211257A (ja) | 2014-04-24 | 2015-11-24 | 株式会社東芝 | 固体撮像装置 |
JP2016015680A (ja) | 2014-07-03 | 2016-01-28 | 株式会社ニコン | 固体撮像素子および撮像装置 |
JP2016139859A (ja) | 2015-01-26 | 2016-08-04 | キヤノン株式会社 | 撮像装置及びその制御方法、プログラム、記憶媒体 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1102323B1 (en) * | 1999-11-19 | 2012-08-15 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | Method for detecting electromagnetic radiation using an optoelectronic sensor |
US6958776B2 (en) * | 2000-07-12 | 2005-10-25 | Vanguard International Semiconductor Corp. | Method and apparatus of controlling a pixel reset level for reducing an image lag in a CMOS sensor |
US6914227B2 (en) * | 2001-06-25 | 2005-07-05 | Canon Kabushiki Kaisha | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system |
JP2004304012A (ja) * | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
JP4416753B2 (ja) * | 2006-03-31 | 2010-02-17 | キヤノン株式会社 | 固体撮像装置 |
CN111866416B (zh) | 2013-11-18 | 2023-12-05 | 株式会社尼康 | 固态成像元件及成像装置 |
JP6676393B2 (ja) * | 2015-03-11 | 2020-04-08 | キヤノン株式会社 | 固体撮像素子およびそれを備える撮像装置 |
JP5897752B1 (ja) | 2015-05-14 | 2016-03-30 | ブリルニクスジャパン株式会社 | 固体撮像装置およびその駆動方法、電子機器 |
JP6558998B2 (ja) * | 2015-07-28 | 2019-08-14 | キヤノン株式会社 | 撮像装置 |
CN113676680A (zh) | 2017-01-31 | 2021-11-19 | 株式会社尼康 | 摄像元件 |
-
2018
- 2018-01-31 JP JP2018565627A patent/JP7074072B2/ja active Active
- 2018-01-31 US US16/475,643 patent/US11509841B2/en active Active
- 2018-01-31 CN CN202210289091.XA patent/CN114500887A/zh active Pending
- 2018-01-31 WO PCT/JP2018/003301 patent/WO2018143306A1/ja active Application Filing
- 2018-01-31 CN CN201880009277.7A patent/CN110249623B/zh active Active
-
2022
- 2022-05-12 JP JP2022078719A patent/JP7388476B2/ja active Active
- 2022-10-14 US US17/965,954 patent/US11863887B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012216940A (ja) | 2011-03-31 | 2012-11-08 | Canon Inc | 撮像素子、および撮像装置 |
JP2015204469A (ja) | 2014-04-10 | 2015-11-16 | キヤノン株式会社 | 撮像素子及び撮像装置 |
JP2015211257A (ja) | 2014-04-24 | 2015-11-24 | 株式会社東芝 | 固体撮像装置 |
JP2016015680A (ja) | 2014-07-03 | 2016-01-28 | 株式会社ニコン | 固体撮像素子および撮像装置 |
JP2016139859A (ja) | 2015-01-26 | 2016-08-04 | キヤノン株式会社 | 撮像装置及びその制御方法、プログラム、記憶媒体 |
Also Published As
Publication number | Publication date |
---|---|
CN114500887A (zh) | 2022-05-13 |
CN110249623B (zh) | 2022-04-12 |
US20200389609A1 (en) | 2020-12-10 |
JPWO2018143306A1 (ja) | 2019-11-14 |
WO2018143306A1 (ja) | 2018-08-09 |
JP7388476B2 (ja) | 2023-11-29 |
US11509841B2 (en) | 2022-11-22 |
US11863887B2 (en) | 2024-01-02 |
CN110249623A (zh) | 2019-09-17 |
US20230036138A1 (en) | 2023-02-02 |
JP2022097687A (ja) | 2022-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7074072B2 (ja) | 撮像素子および電子カメラ | |
JP2022097684A (ja) | 撮像素子および撮像装置 | |
JP2007166486A (ja) | 固体撮像装置 | |
JP2006186467A (ja) | 物理情報取得方法および物理情報取得装置 | |
JP7160081B2 (ja) | 撮像素子および撮像装置 | |
JP5177198B2 (ja) | 物理情報取得方法および物理情報取得装置 | |
JP7167974B2 (ja) | 撮像素子および撮像装置 | |
US10623642B2 (en) | Image capturing apparatus and control method thereof with change, in exposure period for generating frame, of conversion efficiency | |
WO2020203799A1 (ja) | 撮像素子、及び、撮像装置 | |
JPWO2019189893A1 (ja) | 撮像素子および撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201022 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20210423 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210715 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7074072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |