JP2005109370A - 固体撮像装置 - Google Patents

Abstract

【課題】 ＡＦセンサや複眼式イメージセンサ等の撮像領域を複数有する固体撮像装置において、チップサイズ縮小と光学特性の改善を目的とする。
【解決手段】 複数ある撮像領域の内側にＯＢ画素を配置。ＯＢ画素と有効画素を独立制御し、ＯＢ出力は任意の期間に行う。
【選択図】 図１

Description

本発明は撮像領域を複数有する固体撮像装置に関するものであり、特に位相差検出型オートフォーカスセンサや、複眼撮像用エリアセンサに関する。

従来の位相差検出型オートフォーカスセンサの平面レイアウトを図１０に示す。同図において、９００はＳｉ半導体基板、９０１はＡＦ回路ブロック、９０２は信号増幅回路、９０３は電源回路、９０４はＡＧＣ回路、９０５はロジック回路、９０６はダミー画素、９０７は遮光（ＯＢ）画素、９０８は有効画素である。位相差検出型のオートフォーカスにおいては２つの被写体像の位相差の検出を行うために、Ａ像（基準部）とＢ像（参照部）の２つの撮像領域を必要とする。また、基準信号を得るための遮光（ＯＢ）画素が必要である。通常はＯＢ画素出力を有効画素出力の前に行う必要があるため、有効画素の先頭にＯＢ画素を配置することで、有効画素出力期間の前に読み出しすることを可能としている。このＯＢ画素信号と有効画素信号との差分信号を映像信号として、走査回路を用いて固体撮像装置から外部へシリアル出力を行う。

従来のＡＦセンサにおいて、遮光画素（ＯＢ画素）はＡ像の先頭領域に形成されている。なお、Ａ像とＢ像は連続して読み出されるため、Ｂ像専用のＯＢ画素は基本的には不要である（Ｂ像の基準出力はＡ像と兼用される）。

また、位相差検出型オートフォーカスセンサにおいて、２つの被写体像の位相差の検出を行うためのＡ像（基準部）とＢ像（参照部）の２つの撮像領域の間に、ＡＥセンサを同一基板上に設けたＡＥＡＦ一体型センサが開示されている（例えば特許文献１等参照）。
特開２００３−１４００３１号公報

しかしながら上記従来例では、ＯＢ画素が有効画素領域の先頭に構成されているため、撮像領域を複数有する固体撮像装置、特に光学設計から光電変換素子領域が決められる位相差検出型ＡＦセンサや複眼式エリアセンサにおいて、チップサイズを小さくできないという欠点を有していた。また、複眼撮像用固体撮像装置のひとつである４眼撮像用エリアセンサに適用すると図１１にようになり、半導体チップに無駄な領域（半導体素子が作成されない領域）が多くなり、チップサイズが更に大きくなるという欠点を有していた。

さらに上記従来例では、ＯＢ画素出力の光変動を低減するためにＯＢ画素の両側にダミー画素を設けると、チップサイズが大きくなるという欠点も有していた。反対に、チップサイズを優先してダミー画素を減らすと、超高輝度撮影時の測距能力が落ちるという欠点を有していた。

本出願に係わる第１の発明の目的は、チップサイズ縮小を可能とした固体撮像装置の実現である。

本出願に係わる第２の発明の目的は、チップサイズを拡大せずに高輝度状態でのＯＢ画素の出力変動を抑制した固体撮像装置の実現である。

また、従来と同じ読み出し方法を実現させ、新たな信号処理システムを不要とすることも目的とする。

上記目的を達成するため、本出願に係わる第１の発明は、複数ある撮像領域の内側の領域に暗時基準信号を出力するためのＯＢ画素が設けられた固体撮像装置であることを特徴とする。

本出願に係わる第２の発明は、ＯＢ画素と有効画素の間にダミー画素が配置されていることを特徴とする。

本出願に係わる第３の発明は、ＯＢ画素と有効画素を別制御することで、従来と同じ読み出し方法を可能としたことを特徴とする。ここで従来と同じ読み出し方法というのは、ＯＢ画素を読み出した後に有効画素を読み出すことを意味する。

上記第１の構成において、従来、外側に設けられていたＯＢ画素を、従来は有効に用いられていなかった撮像領域間の半導体領域に形成したため、チップサイズを縮小した固体撮像装置が実現できる。

上記第２の構成において、チップサイズの拡大を伴わずに、従来以上の数のダミー画素を設けることが可能となったため、有効画素からの光クロストークが抑制された固体撮像装置が可能となる。

上記第３の構成において、ＯＢ画素を読み出した後に有効画素を読み出す制御を行うことにより、従来と同じ信号読み出し方法が可能となる。

以上説明したように、本発明によれば、チップサイズを縮小した位相差検出型のＡＦセンサが可能となるため、本固体撮像装置を用いたオートフォーカスカメラにおいて、カメラの小型化、高性能化、低価格化が実現した。また、ディジタル、アナログ、一眼レフ、コンパクトを問わずに同様の効果を期待できる。

本発明によれば、チップサイズを縮小した複眼式エリアセンサが可能となるため、本固体撮像装置を用いたディジタルカメラにおいて、カメラの小型化、高性能化、低価格化が実現した。また、ディジタルカメラのみならず、携帯電話やＰＤＡなどのモバイル機器にも同様の効果を期待できる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。

図１は本発明の特徴を最もよく表す図面であり、本発明を施した固体撮像装置の概略的平面レイアウト図である。本実施例の固体撮像装置は測光機能を有したＡＦセンサについて示したものである。また、複数の位置に対する測距を行う多点ＡＦセンサである。図１において、１００はＳｉ半導体基板、１０１は測距を行うためのＡＦセンサブロック、１０２はＡＦセンサブロックからの信号を増幅するための信号増幅回路、１０３はアナログ回路を動作させるための電源回路、１０４はＡＦセンサの蓄積時間と信号出力回路のゲインを決めるためのＡＧＣ回路、１０５はセンサを駆動するためのロジック回路、１０６は測光を行うためのＡＥ用フォトダイオード、１０７はＡＥ用フォトダイオードの信号を対数圧縮出力するためのＡＥ回路、１０８はチップの温度を測るための温度計、１０９は各種のアナログ信号を選択して読み出すためのマルチプレクサ回路である。

１０１のＡＦセンサブロックは、位相差検出方式によるオートフォーカスを行うために、図３に示したリニアセンサ回路のペアで構成されている。それぞれのリニアセンサ上には結像レンズが設けられ、被写体像はそれぞれの結像レンズによりリニアセンサ上に結像される。そのリニアセンサ上の結像位置と結像レンズの焦点距離と結像レンズの間隔（基線長）により被写体までの距離が算出できる。

また、ＡＦセンサ回路中の１１０は開口ダミー画素、１１１は遮光ダミー画素、１１２はＯＢ画素、１１４は有効画素である。１１１の遮光ダミー画素と１１２のＯＢ画素の構造は同じである。また、１１０の開口ダミー画素と１１４の有効画素の構造も同じである。ＯＢ画素は有効画素のフォトダイオード上をＡＬ等で遮光したものである。従って、隣接画素からの迷光やクロストークがあるとＯＢ画素からの出力電位が変動してしまう。これを防ぐために通常はＯＢ画素と遮光画素の間にダミー画素を設けることが多い。

次に１０１のＡＦセンサ回路の具体的な回路図を図２に示す。ここに示したＣＭＯＳリニア型ＡＦセンサは、以前に本出願人により特開２０００−１８０７０６号等で提案した回路である。同図において、１は光電変換を行うｐｎ接合フォトダイオード、２はフォトダイオードの電位をＶＲＥＳにリセットするリセット用ＭＯＳトランジスタ、３は差動増幅器であり、１〜３によって増幅型光電変換素子を構成する。４はクランプ容量、５はクランプ電位を入力するためのＭＯＳスイッチであり、４と５でクランプ回路を構成している。６〜９はスイッチ用ＭＯＳトランジスタ、１０は最小値検出用差動増幅器、１１は最大値検出用差動増幅器であり、それぞれの差動増幅器は電圧フォロワ回路を構成している。１２は最小値出力用ＭＯＳスイッチ、１３は最大値出力用ＭＯＳスイッチ、１４はＯＲ回路、１５は走査回路、１６、１７は定電流用ＭＯＳトランジスタである。最小値検出回路用には最終段がＮＭＯＳのソースフォロワ回路、最大値検出回路用には最終段がＰＭＯＳのソースフォロワ回路となっている。１８は画素からの信号が出力される共通出力線である。本回路構成において、最大値検出回路と最小値検出回路の前段にフィードバック型のノイズクランプ回路を設けることにより、フォトダイオードで発生するリセットノイズと、センサアンプ、最大値検出回路、最小値検出回路で発生するＦＰＮの除去が可能となっている。また、最終出力段がソースフォロワ形式である電圧フォロワ回路を画素毎に構成し、最小値出力時には各電圧フォロワの出力段の定電流源をオフにして、定電流源に接続された出力線に共通接続することにより、映像信号の最大値を得ることができる。また、映像信号出力時には、各電圧フォロワの出力段の定電流源をオンにして、各電圧フォロワ回路を順次、出力線に接続させることにより、シリアルな映像信号を得ることができる。この動作により、最大値検出回路と信号出力回路が兼用となるため、チップの小型化が可能となる。

次に、本実施例の測光測距用固体撮像装置におけるＡＦ信号の出力順番について説明する。本実施例において、図１１に示したように、ＯＢ画素出力用の駆動パルスと有効画素を出力するための走査回路の駆動パルスが独立であるため、ＯＢ画素からの出力を任意の期間に行うことが可能となる。通常は以下の形態での出力を行う。

ＯＢ_１出力−＞Ａ像有効画素シリアル出力−＞Ｂ像有効画素シリアル出力
ＯＢ_２出力−＞Ａ像有効画素シリアル出力−＞Ｂ像有効画素シリアル出力
ＯＢ_３出力−＞Ａ像有効画素シリアル出力−＞Ｂ像有効画素シリアル出力
ＯＢパルスと走査回路パルスの順番の入れ替えにより、領域１、領域２、領域３の順番の変更は当然可能である。また、特定領域のみの出力も可能である。

図３に本実施例における測光測距用固体撮像装置の概略的な断面構造図を示す。説明のために画素数は減らして図示している。同図において、１２０はＮ型Ｓｉ基板、１２１はＮ⁻型エピタキシャル層、１２２はＰＷＬ、１２３はＮＷＬ、１２４はＮ^＋型不純物層であり、１２３のＰＷＬと１２４のＮ^＋型不純物層でＰＮ接合フォトダイオードを形成する。また、１２５はゲート酸化膜、１２６は素子分離領域である厚い酸化膜（ＬＯＣＯＳ）、１２７はＭＯＳトランジスタのゲートを兼ねるＰＯＬ配線、１２８は層間絶縁膜、１２９はＡＬ配線、１３０は遮光膜であるＡＬ膜、１３１は表面保護膜であるＳｉＯＮ膜である。フォトダイオード上に遮光膜が形成されている画素１３２がＯＢ画素となる。ＯＢ画素と有効画素の暗電流の振舞いを同じようにするためには、フォトダイオード構造を同一にすることと、高い位置に遮光膜を形成することが望ましい。

本発明において、ＯＢ画素をＡ像とＢ像の間の領域、本実施例においてはＡ像の最終画素側に設け、更に有効画素とＯＢ画素の間に十分な数のダミー画素群を設けることにより、チップサイズを拡大せずにＯＢ画素出力の変動を防ぐことが可能となった。実際の構成としては、有効画素の隣に有効画素と同じ開口ダミー画素を設け、その開口ダミー画素の隣にＯＢ画素と同じ遮光ダミー画素を数画素設けてＯＢ画素を設けることが望ましい。さらにＯＢ画素の後にも遮光ダミー画素を構成できればより好ましい。

本実施例により超高輝度状態でも測距可能となる小型の測距用固体撮像装置が実現できた。また、本発明はＣＭＯＳセンサのみならず、例えばＣＣＤ、ＢＡＳＩＳ、ＳＩＴ、ＣＭＤ、ＡＭＩ、ＶＭＩＳ等にも応用可能である。

図４に本発明を施した第２の実施形態における平面レイアウトを示す。本実施例において、中央がクロス測距（縦線検出と横線検出の同時測距）に対応した３点測距用ＡＦセンサに実施した場合を示す。同図において、１４０はＳｉ基板、１４１はＯＢ画素、１４２はダミー画素、１４３は有効画素である。本実施例においても、ＯＢ画素をＡ像とＢ像の間の領域に形成することで、チップ面積を縮小することが可能となった。本実施例では３点測距用ＡＦセンサとして説明したが、図５のように５点測距に対応した場合や、図６のように７点測距に対応した場合にも同様な構成が可能である。当然、１１点ＡＦといった更なる多点ＡＦにも対応可能である。

本実施例においても位相差検出を行う２つのリニアセンサの間にＯＢ画素を設けることにより、ＡＦセンサのチップ面積の縮小が可能となった。また、遮光層が形成出来ないチップ周辺領域に入射する光によるクロストークなどの悪影響も防ぐことも可能となった。

図７に本発明を施した第３の実施形態における平面レイアウトを示す。本実施例において、エリア型ＡＦセンサに適用した例を示す。このエリア型ＡＦセンサは本出願人により特開平１１−１９１８６７等で開示されたものである。実施例１と実施例２においてリニアセンサ対によって位相差検出型測距を行っていたが、本実施例ではエリアセンサ対によって位相差検出型測距を行うことを特徴とする。エリアセンサを使うことでより広い領域に対してのオートフォーカスが可能となる。本実施例においても位相差検出を行うために設けたエリアセンサの間の領域にＯＢ画素を設けることにより、エリア型ＡＦセンサのチップ面積の縮小が可能となった。また、同様に、遮光層が形成出来ないチップ周辺領域に入射する光による悪影響を防ぐことも可能となった。

図８に本発明を施した第４の実施形態における平面レイアウトを示す。本実施例において、複眼撮像用のエリアセンサに適用した例を示す。実際のエリアセンサの有効画素とＯＢ画素（水平、垂直）の画素数は非常に多いため、説明のために同図では画素数を減らして図示している。この複眼撮像用エリアセンサの光学配置は本出願人により、特開２００２−４３５５５、特開２００２−１４１４８８等で開示したものである。

図８において、１５０はＳｉ基板、１５１と１５２はＧ用撮像エリアセンサ、１５３はＲ用撮像エリアセンサ、１５４はＢ用撮像エリアセンサである。Ｇ用に、１５１と１５２の２面あるのは高解像度化のためと、従来のベイヤ−配列のカラーフィルタを用いたエリアセンサ用の画像処理システムを流用するためである。

本実施例において、Ｒ、Ｇ１、Ｂ、Ｇ２のＯＢ画素はそれぞれ４つの撮像エリアの内側に形成することで、チップサイズの縮小を可能としている。

先ず、Ｒ画素エリアに対応したＯＢ画素信号をロジック回路からのパルスにより出力する。その後、ＯＢ画素と同じ水平ラインの有効画素からの信号をＨＳＲの駆動によりシリアル出力する。以上の動作をＧ１、Ｇ２、Ｂに対しても行う。

ＯＢ_Ｒ、Ｒ、Ｒ、Ｒ、Ｒ−−−
ＯＢ_Ｇ１、Ｇ１、Ｇ１、Ｇ１、Ｇ１−−−
ＯＢ_Ｇ２、Ｇ２、Ｇ２、Ｇ２、Ｇ２−−−
ＯＢ_Ｂ、Ｂ、Ｂ、Ｂ、Ｂ−−−
本実施例の固体撮像装置はＸ−Ｙアドレス型の駆動方式を用いているため、様々な駆動方式が可能となる。従って、信号の出力は以上の形態にとらわれず、ベイヤ−配列のカラーフィルタに対応した読出し方法にしても良い。この場合、Ｒ画素のＯＢ信号とＧ１画素のＯＢ信号を読み出した後、ＲとＧ１のＨＳＲを交互に駆動することにより、
ＯＢ_Ｒ、ＯＢ_Ｇ１、Ｒ、Ｇ１、Ｒ、Ｇ１、Ｒ、Ｇ１−−−
ＯＢ_Ｇ２、ＯＢ_Ｂ、Ｇ２、Ｂ、Ｇ２、Ｂ、Ｇ２、Ｂ−−−
という出力が可能となる。また、インターレース走査、プログレッシブ走査どちらの走査方法でも可能である。

本実施例において、複数のエリアセンサの間にＯＢ画素を設けることにより、図１１に示した従来の複眼式エリアセンサと比較して、チップ面積の縮小が可能となった。

次に、第１〜第３の実施形態で説明した測距用固体撮像装置を用いた撮像装置について説明する。図９は第５の実施形態を説明するための固体撮像素子をレンズシャッタディジタルコンパクトカメラ（撮像装置）に用いた場合の一実施形態を示すブロック図である。同図において、２０１はレンズのプロテクトとメインスイッチを兼ねるバリア、２０２は被写体の光学像を固体撮像素子２０４に結像するレンズ、２０３はレンズ２０２を通った光量を可変するための絞り、２０４はレンズ２０２で結像された被写体を画像信号として取り込むための固体撮像素子である。

また、２０５は第１の実施形態で説明した測光測距用固体撮像装置である。２０６は固体撮像素子２０４からの信号を処理する撮像信号処理回路、２０７は画像信号、測光信号、測距信号をアナログ−ディジタル変換するＡ／Ｄ変換器、２０８はＡ／Ｄ変換器２０７より出力された画像データに各種の補正やデータを圧縮する信号処理部、２０９は固体撮像素子２０４、撮像信号処理回路２０６、Ａ／Ｄ変換器２０７、信号処理部２０８等に各種タイミング信号を出力するタイミング発生部、２１０は各種演算とカメラ全体を制御する全体制御・演算部、２１１は画像データを一時的に記憶するためのメモリー部である。

更に、２１２は記録媒体に記録または読み出しを行うためのインターフェース部、２１３は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体、２１４は外部コンピュータ等と通信するためのインターフェース部である。

次に、このようなレンズシャッタディジタルコンパクトカメラの撮影時の動作について説明する。バリア２０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器２０７等の撮像系回路の電源がオンされる。

固体撮像装置２０５のＡＦ回路ブロックから出力された信号をもとに三角測距法により被写体までの距離の演算を全体制御・演算部２１０で行う。その後、レンズ２０２の繰り出し量を算出し、レンズ２０２を所定の位置まで駆動して合焦させる。

次いで、露光量を制御するために、固体撮像装置２０５のＡＥセンサから出力された信号をＡ／Ｄ変換器２０７で変換した後、信号処理部２０８に入力し、そのデータを基に露出の演算を全体制御・演算部２１０で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部２１０は絞り２０３とシャッタスピードを調節する。

その後、露光条件が整った後に固体撮像素子２０４での本露光が始まる。露光が終了すると、固体撮像素子２０４から出力された画像信号はＡ／Ｄ変換器２０７でＡ／Ｄ変換され、信号処理部２０８を通り全体制御・演算部２１０によりメモリ部２１１に書き込まれる。その後、メモリ部２１１に蓄積されたデータは全体制御・演算部２１０の制御により記録媒体制御Ｉ／Ｆ部２１２を通り着脱可能な記録媒体２１３に記録される。また、外部Ｉ／Ｆ部２１４を通り直接コンピュータ等に入力してもよい。

特に外測式のＡＦセンサにおいては、入射する光量が大きく、センサ周辺からのクロストークによってＯＢ画素の出力変動が激しくなるため、本発明のようにチップ内側にＯＢ画素を設ける構造は絶大なる効果がある。なお、本発明の測光測距用固体撮像装置はディジタルコンパクトカメラだけでなく、銀塩カメラ等にも使用できる。また、一眼レフカメラに用いても同様の効果が得られる。

本発明の第１実施例の概略的センサレイアウト図 本発明の第１実施例のＡＦセンサ回路図 本発明の第１実施例にセンサ断面図 本発明の第２実施例の概略的センサレイアウト図 本発明の第２実施例の別形態 本発明の第２実施例の別形態 本発明の第３実施例の概略的センサレイアウト図 本発明の第４実施例の概略的センサレイアウト図 本発明の第５実施例の回路ブロック図 従来のＡＦセンサを説明する図 従来の複眼式エリアセンサを説明する図

符号の説明

１ ｐｎフォトダイオード
２ リセットＭＯＳトランジスタ
３ ＣＭＯＳ差動増幅器
４ クランプ容量
５、６、７、８、９ ＭＯＳスイッチ
１０ 最小値検出用差動増幅器
１１ 最大値検出用差動増幅器
１２、１３ ＭＯＳスイッチ
１４ ＯＲ回路
１５ 走査回路
１６、１７ 定電流ＭＯＳトランジスタ
１８ 共通出力線
１００、１２０、１４０、１５０、９００ Ｎ型Ｓｉ基板
１０１ ＡＦセンサブロック
１０２ 信号増幅回路
１０３ 電源回路
１０４ ＡＧＣ回路
１０５ ロジック回路
１０６ ＡＥセンサのフォトダイオード領域
１０７ ＡＥ信号処理回路
１０８ 温度計
１０９ マルチプレクサ回路
１１０ 開口ダミー画素
１１１、１４２ 遮光ダミー画素
１１２、１３２、１４１ ＯＢ画素
１１３、１４３ 有効画素
１２１ Ｎ型エピタキシャル層
１２２ ＰＷＬ
１２３ ＮＷＬ
１２４ Ｎ^＋不純物層
１２５ 薄い酸化膜
１２６ ＬＯＣＯＳ
１２７ ＰＯＬ配線
１２８ 層間絶縁膜
１２９ ＡＬ配線
１３０ 遮光膜
１３１ 保護膜
１５１、１５２ Ｇ用エリアセンサ
１５３ Ｒ用エリアセンサ
１５４ Ｂ用エリアセンサ
２０１ バリア
２０２ 撮影レンズ
２０３ 絞り
２０４ 固体撮像素子
２０５ 測光測距用固体撮像装置
２０６ 撮像信号処理回路
２０７ ＡＤコンバータ
２０８ 信号処理部
２０９ タイミング発生器
２１０ 全体制御・演算部
２１１ メモリー
２１２ 内部インターフェース
２１３ 記録媒体
２１４ 外部インターフェース

Claims (9)

1. 同一半導体基板上に所定距離を隔てて配置された２つの光電変換素子領域を設けた固体撮像装置において、暗時基準信号を出力する遮光画素が前記２つの光電変換素子領域の内側に設けられていることを特徴とする固体撮像装置。
2. 請求項１において、光電変換素子領域がリニアセンサであることを特徴とする固体撮像装置。
3. 請求項２において、位相差検出によるオートフォーカスを行うために所定距離を隔ててリニアセンサが配置されていることを特徴とする測距用固体撮像装置。
4. 位相差検出型の多点測距を行うために、所定距離を隔てて配置されているリニアセンサが複数設けられた測距用固体撮像装置において、リニアセンサの内側の領域に、それぞれのリニアセンサの暗時基準信号を出力するための遮光画素が隣接して配置されていることを特徴とする測距用固体撮像装置。
5. 請求項１において、光電変換素子領域がエリアセンサであることを特徴とする固体撮像装置。
6. 請求項５において、位相差検出によるエリア型オートフォーカスを行うために所定距離を隔ててエリアセンサを配置していることを特徴とする固体撮像装置。
7. 請求項５において、複眼撮像を行うためのエリアセンサであることを特徴とする複眼撮像用固体撮像装置。
8. ＯＢ画素の出力を有効画素の出力とは独立して任意の期間に出力できることを特徴とする請求項１から７までの固体撮像装置。
9. 請求項８において、有効画素列は走査回路によって信号が出力され、ＯＢ画素は独立の制御パルスで出力することを特徴とする固体撮像装置。
   

Images