CN102036019A - 光电转换装置和图像拾取系统 - Google Patents

Abstract

本发明涉及光电转换装置和图像拾取系统。所述光电转换装置被配置为包括多个像素、检测从多个像素输出的信号的最大值的第一输出单元、检测从多个像素输出的信号的最小值的第二输出单元、以及输出第一输出单元和第二输出单元的信号的信号输出线，使得当检测到最大值时，通过流过第一输出单元的拉电流使信号输出线充电，而当检测到最小值时，通过流过第二输出单元的灌电流使信号输出线放电。

Description

光电转换装置和图像拾取系统

技术领域

本发明涉及光电转换装置，更特别地，涉及被配置为检测从多个像素输出的信号的最大值或最小值的光电转换装置。

背景技术

下述这样的光电转换装置是已知的，该光电装换装置被用作照相机的自动聚焦传感器(以下称为AF传感器)并且具有检测从多个像素输出的信号的最大值和最小值的功能。在一行中的所有像素经由各像素的电压跟随器与输出线连接的配置中，如日本专利公开No.2000-050164所公开的那样，通过同时使一行中的所有电压跟随器与输出线连接来输出最大值或最小值是已知的。

在AF传感器中，在精度和操作速度方面需要更高的聚焦操作性能。为了满足对于更高的聚焦精度的需要，有在AF传感器中设置更多像素的趋势。但是，像素数量的增加导致输出线长度的增加以及与输出线连接的元件的数量的增加。这导致与输出线相关联的寄生阻抗的增加，从而导致输出线的充放电时间的增加。因此，出现信号输出的响应速度的降低。

发明内容

根据一个方面，本发明提供一种装置，该装置包括：多个像素输出单元，每个像素输出单元包含被配置为响应于入射光而输出信号的像素并包含第一输出单元和第二输出单元中的至少一个；输出线，所述输出线经由第一开关与多个第一输出单元连接并经由第二开关与多个第二输出单元连接；基准输出单元，被配置为向输出线输出基准信号；和控制单元，被配置为控制多个像素输出单元的操作和基准输出单元的操作，其中，每个第一输出单元包含第一晶体管，所述第一晶体管用于根据来自像素的输出而升高输出线的电势；并且，每个第二输出单元包含第二晶体管，所述第二晶体管用于根据来自像素的输出而降低输出线的电势，并且其中，控制单元控制操作以使得：基准信号从基准输出单元被输出，多个第一开关同时被接通以从第一晶体管输出电平比基准信号的电平高的信号；并且，然后，多个第二开关同时被接通，以从第二晶体管输出电平比从第一晶体管输出的信号的电平低的信号。

根据另一方面，本发明提供一种装置，该装置包括：多个像素输出单元，每个像素输出单元包含被配置为响应于入射光而输出信号的像素并包含第一输出单元和第二输出单元中的至少一个；输出线，所述输出线经由第一开关与多个第一输出单元连接并经由第二开关与多个第二输出单元连接；基准输出单元，所述基准输出单元被配置为向输出线输出基准信号；和控制单元，所述控制单元被配置为控制多个像素输出单元的操作和基准输出单元的操作，其中，每个第一输出单元包含用于根据来自像素的输出而升高输出线的电势的第一晶体管；并且，每个第二输出单元包含用于根据来自像素的输出而降低输出线的电势的第二晶体管，并且其中，控制单元控制操作以使得：基准信号从基准输出单元被输出，多个第二开关同时被接通以从第二晶体管输出电平比基准信号的电平低的信号；并且，然后，多个第一开关同时被接通，以从第一晶体管输出电平比从第二晶体管输出的信号的电平高的信号。

参照附图阅读示例性实施例的以下描述，本发明的其它特征将变得清晰。

附图说明

图1是根据本发明的实施例的光电转换装置的电路图。

图2是与根据本发明的实施例的光电转换装置相关联的时序图。

图3是根据本发明的实施例的光电转换装置的电路图。

图4是与根据本发明的实施例的光电转换装置相关联的时序图。

图5是根据本发明的实施例的光电转换装置的电路图。

图6是根据本发明的实施例的光电转换装置的电路图。

图7是与根据本发明的实施例的光电转换装置相关联的时序图。

图8是根据本发明的实施例的光电转换装置的电路图。

图9是与根据本发明的实施例的光电转换装置相关联的时序图。

图10是图解说明根据本发明的实施例的图像拾取系统的框图。

具体实施方式

第一实施例

以下参照图1和图2描述本发明的第一实施例。

光电转换装置100包括多个像素信号输出单元110、多个最大值检测开关117、多个最小值检测开关120、负载单元102和第三输出单元106。每个像素信号输出单元110包含像素101、第一输出单元103和第二输出单元104。光电转换装置100还包含控制单元(未示出)，所述控制单元控制像素信号输出单元110、用作第一开关的最大值检测开关117、用作第二开关的最小值检测开关120、以及负载单元102。

像素101成行地排列，并且，每个像素101包含光电转换元件113、复位开关112和差分放大器114。在本实施例中，光电二极管被用作各光电转换元件113。每个光电二极管被连接成使得其阴极与电源VDD连接，而其阳极经由复位开关112与复位电源VRES连接并且还与差分放大器114的非反相输入端子连接。虽然本实施例中使用差分放大器114作为电压源跟随器，但是，可以使用其它类型的放大器。

第一输出单元103包含差分放大器115和最大值检测NMOS晶体管116。差分放大器115被配置为使得从像素101输出的信号被输入到差分放大器115的非反相输入端子。差分放大器115的输出端子与最大值检测NMOS晶体管116的栅极端子连接。最大值检测NMOS晶体管116的漏极端子与电源VDD连接。最大值检测NMOS晶体管116的源极端子与差分放大器115的反相输入端子连接并且与最大值检测开关117连接。

第二输出单元104包含差分放大器118和最小值检测PMOS晶体管119。差分放大器118被配置为使得从像素101输出的信号被输入到差分放大器118的非反相输入端子。差分放大器118的输出端子与最小值检测PMOS晶体管119的栅极端子连接。最小值检测PMOS晶体管119的漏极端子与电源VDD连接。最小值检测PMOS晶体管119的源极端子与差分放大器118的反相输入端子连接，并且还与最小值检测开关120连接。

第一输出单元103经由最大值检测开关117与用作信号输出线的输出线141连接，并且，第二输出单元104经由最小值检测开关120与输出线141连接。

负载单元102包含负载电阻器142-1和142-2以及负载开关143和144。负载电阻器142-1的一端与地GND连接，其另一端经由负载开关143与输出线141和第三输出单元106连接。负载电阻器142-2的一端与电源VDD连接，其另一端经由负载开关144与输出线141和第三输出单元106连接。在本实施例中，负载单元102用作基准信号输出单元。

虽然在本实施例中，输出单元106被配置为使得差分放大器145用作电压跟随器，但是，可以按照不同的方式配置输出单元106。

下面，参照图2，描述光电转换装置100的操作。

在图2所示的时序图中，附图标记112、117、120、143和144表示向用图1所示的相同附图标记表示的开关施加的控制信号。注意，在本说明书中，只要不出现混淆，就使用相同的附图标记来表示控制信号和相对应的开关。各开关在被施加高电平控制信号时接通，而各开关响应于被施加的低电平控制信号而关断。在图2中，附图标记141表示图1所示的输出线141的电压。注意，在以下描述的操作中，假定对于一行的像素共同地控制开关112、117和120。

首先，在复位周期201中，开关112被接通，由此通过电源VRES将光电转换元件113的阳极(即，差分放大器114的非反相输入端子)复位。

在随后的累积周期202中，开关112被关断，而开关117、120、143和144均保持在关断状态。在该周期中，如果光电转换元件113接收光，那么作为由光电转换元件113执行的光电转换的结果，产生电荷。作为结果，光电转换元件113的阳极电势增大。

在基准信号检测周期203中，负载开关143被接通，由此经由负载开关143和负载电阻器142-1使输出线141与地GND连接。在该状态中，作为来自光电转换装置100的第三输出单元106的基准信号，输出线141的电势被输出。

接着，在最大值检测周期204中，最大值检测开关117被接通，而负载开关143保持在接通状态。在该周期中，最大值检测NMOS晶体管116和负载电阻器142-1形成共漏极放大器。在该状态中，一行的开关117均被接通，从而仅接通与一行的所有像素101之中电势最高的像素连接的第一输出单元103的最大值检测NMOS晶体管116。因此，在输出线141上出现从一行的像素101输出的信号的最大值。作为结果，从光电转换装置100的第三输出单元106输出这种状态下的输出线141上的电势作为最大值。

然后，在最小值检测周期205中，开关117和143被关断，开关120和144被接通。在该周期中，最小值检测PMOS晶体管119和负载电阻器142-2形成共漏极放大器。在这种状态中，一行的开关120均被接通，但是，只有与一行的所有像素101之中电势最低的像素连接的第二输出单元104的最小值检测PMOS晶体管119被接通。因此，在输出线141上出现从一行的像素101输出的信号的最小值。作为结果，从光电转换装置100的第三输出单元106输出这种状态下的输出线141上的电势作为最小值。

在光电转换装置100的上述操作中，输出线141如以下描述的那样通过电流被充放电。在本实施例中，输出线141在基准信号检测周期203期间被设为具有基准信号，该基准信号具有低电势。然后，在最大值检测周期204中，输出线141的电势上升。在随后的最小值检测周期205中，输出线141的电势下降。注意，在该操作中，在最大值检测周期204期间，输出线141通过流过最大值检测NMOS晶体管116的拉电流(source current)被充电。另一方面，在最小值检测周期205期间，输出线141通过流过最小值检测PMOS晶体管119的灌电流(sink current)被放电。

在光电转换装置中，可以高精度地检测信号是重要的。虽然图中没有示出，但是输出线141具有高的阻抗。因此，当输出电流高时，高阻抗和流过输出线141的高电流可产生高的电压降(voltage drop)，这可导致偏移电压，该偏移电压又可导致信号的检测精度降低。因此，为了在信号检测中实现足够高的精度，在从第三输出单元输出信号的安定(settled)状态(后面描述)中存在被允许流过输出线141的电流的上限。在光电转换装置中，使功耗最小化也是重要的。该条件会使得在安定状态中难以增大流过输出线141的电流。因此，负载电阻器142要具有足够高以满足上述条件的电阻。

出于上述的原因，与负载电阻器142相比，最大可允许电流对于最大值检测NMOS晶体管116或最小值检测PMOS晶体管119来说更大。这使得能够在最大值检测周期或最小值检测周期中通过使用流过晶体管116或119的电流对于输出线141快速地进行充放电。

作为使用负载电阻器142的替代，可以使用恒流源来实现本发明的益处。在光电转换装置在半导体基板上被形成的情况下，由于诸如基板的有限尺寸之类的各种限制，因此难以增加流过恒流源的电流，从而难以通过使用恒流源对输出线141快速地进行充放电。关于这一点，在本发明的本实施例中，能够通过用流过最大值检测晶体管或最小值检测晶体管的电流对输出线141进行充放电来提高信号输出的响应速度。

在上述实施例中，作为例子，假定最大值信号的电平比基准信号的高。但是，对于这些信号的相对电平没有限制。例如，在基准信号检测周期203期间接通开关144而不是开关143的情况下，基准信号的电势比最大值信号的电势高。在这种情况下，在基准信号检测周期之后执行最小值检测周期中的上述操作，然后执行最大值检测周期中的操作。即使当以这种次序执行操作时，也通过流过晶体管116或119的拉电流或灌电流对输出线141进行充放电，由此高速地执行输出线141的充放电。

第二实施例

以下参照图3和图4描述本发明的第二实施例。

根据第二实施例的光电转换装置100与图1所示的光电转换装置的不同之处在于：光电转换装置100另外具有遮光像素105和遮光像素输出单元107。用相同的附图标记表示与图1所示的元件相同的元件，并且，以下的解释将着眼于不同。

遮光像素105的等效电路与像素101相同。但是，在遮光像素105中，光电转换元件113被遮蔽，使得光不到达光电转换元件113。以与第二输出单元104类似的方式配置遮光像素输出单元107。在本实施例中，遮光像素输出单元107用作基准信号输出单元。

接着，下面参照图4来描述操作。在基准信号检测周期403中与根据第一的操作不同地执行操作。在根据第一实施例的操作中，在基准信号检测周期203中接通负载开关143，由此将输出线141设为基准电势。相反，在本实施例中，通过来自遮光像素输出单元107的输出将输出线141设为基准电势。为此，在基准信号检测周期403中接通开关131和144。

没有光入射到遮光像素105的光电转换元件113上，由此，遮光像素105的电势比最大值或最小值的电势低。因此，如图4所示，当以基准信号读取周期、最大值检测周期和最小值检测周期的次序执行操作时，不是通过负载电阻器而是通过流过晶体管116的拉电流或流过晶体管119的灌电流来对于输出线141进行充放电。作为结果，能够提高信号输出的响应速度。

除了其它的益处以外，本实施例还提供这样一种特有的益处，即，通过使用从遮光像素输出的信号作为基准信号，能够补偿在光电转换元件113中产生的暗电流。在这种情况下，基准信号包含暗电流成分，该暗电流成分抵消在最大值和最小值信号中包含的暗电流成分，从而能够提高使用光电转换装置作为AF传感器时的聚焦精度。

在图2或图4中，输出线141处于电势不安定状态，直到电势具有安定的值的基准信号检测周期开始。在本实施例中，如果不安定状态中的电势比被基准信号输出单元设定的基准信号电平高，那么通过遮光像素输出单元107中的PMOS晶体管119对输出线141进行放电，由此实现比第一实施例的操作速度高的操作速度。

如在第一实施例的情况下那样，可以用恒流源代替负载电阻器142。

第三实施例

以下参照图5描述本发明的第三实施例。

本实施例与第一实施例的不同之处在于：输出单元仅包含第一输出单元103的像素101和输出单元仅包含第二输出单元104的像素101被交替地布置。在该配置中，与输出线141连接的开关120的数量和开关117的数量为在第一实施例中所使用的数量的一半，这导致与输出线141相关联的寄生阻抗减小，这允许提高信号输出的响应速度。

虽然这里不给出进一步的详细描述，但是，光电转换装置500以与以上参照图2所示的时序图描述的方式相同的方式进行操作。注意，在本实施例中，从由每隔一个的像素获得的信号检测一行的最大值和最小值的近似值。

如上所述，在本实施例中，通过减少第一输出单元和第二输出单元的数量来减小寄生阻抗，由此实现信号输出的响应速度的进一步提高。而且，与第一实施例相比，对于第一输出单元和第二输出单元而言使用更小的占用面积，这允许减小光电转换装置的尺寸。

在本实施例中，如在第二实施例中那样，可以使用遮光像素来提供基准信号。

第四实施例

以下参照图6和图7描述本实施例的第四实施例。

在图6所示的光电转换装置600中，用相同的附图标记表示与图1所示的元件相同的元件，并且，以下的解释将着眼于不同。

在第一实施例中，所有的第一输出单元和第二输出单元与输出线141连接。相反，在本实施例中，设置最大值输出线601和最小值输出线602，并且只有各第一输出单元103与最大值输出线601连接，以及只有各第二输出单元104与最小值输出线602连接。而且，最大值输出单元611与最大值输出线601连接，而最小值输出单元612与最小值输出线602连接。负载电阻器142-1经由负载开关143与最大值输出线601连接，并且还经由输出值输出开关603与共用输出线605连接。负载电阻器142-2经由负载开关144与最小值输出线602连接，并且还经由最小值输出开关604与用作信号输出线的共用输出线605连接。

接着，参照图7描述光电转换装置600的操作。在图7中，附图标记112、117、120、143、144、603和604表示向用图6所示的相同附图标记表示的开关施加的控制信号。如第一实施例那样，从控制单元(图7中未示出)供给控制信号。各开关在被施加高电平控制信号时接通，而各开关在被施加低电平控制信号时关断。在图7中，附图标记605表示共用输出线605的电势。注意，在下面描述的操作中，假定对于一行的像素共同地控制开关112、117和120。

首先，在复位周期701中，接通开关112，由此通过电源VRES将光电转换元件113的阳极(即，差分放大器114的非反相输入端子)复位。

在随后的累积周期702中，开关112被关断，并且开关117、120、143和144被接通。在该周期中，如果光电转换元件113接收光，那么作为由光电转换元件113执行的光电转换的结果，产生电荷。作为结果，光电转换元件113的阳极电势增大。在该累积周期702中，开关117、120、143和144处于接通状态，因此只接通与一行的所有像素101之中电势最高的像素连接的第一输出单元103的最大值检测NMOS晶体管116。即，在累积周期702中，从最大值输出单元611实时地提供一行的像素101的最大值信号，而从最小值输出单元612实时地提供一行的像素101的最小值信号。

在基准信号检测周期703中，开关143保持在接通状态，而开关117、120和144被关断，并且开关603被接通。作为结果，第一输出单元103与最大值输出线601电气断开，并且，最大值输出线601经由负载开关143和负载电阻器142-1与地GND连接，并且还与共用输出线605连接。在该状态中，从光电转换装置600的第三输出单元106输出共用输出线605的电势作为基准信号。

在最大值检测周期704中，开关143和开关603保持在接通状态，并且开关117被接通。在该周期中，最大值检测NMOS晶体管116和负载电阻器142-1形成共漏极放大器。在该状态中，一行的开关117均被接通，但是，仅接通与一行的所有像素101之中电势最高的像素连接的第一输出单元103的最大值检测NMOS晶体管116。因此，在共用输出线605上出现从一行的像素101输出的信号的最大值。作为结果，从光电转换装置600的第三输出单元106输出这种状态下的共用输出线605上的电势作为最大值。

然后，在最小值检测周期705中，开关117、143和603被关断，而开关120、144和604被接通。在该周期中，最小值检测PMOS晶体管119和负载电阻器142-2形成共漏极放大器。在这种状态中，一行的开关120均被接通，但是，只有与一行的所有像素101之中电势最低的像素连接的第二输出单元104的最小值检测PMOS晶体管119被接通。因此，在共用输出线605上出现从一行的像素101输出的信号的最小值。在该最小值检测周期705中，开关604的接通导致光电转换装置600从第三输出单元106输出在这种状态下的共用输出线605上的电势作为最小值。

本实施例允许在累积周期中实时地监视最大值信号和最小值信号，由此能够基于最大值信号和最小值信号容易地确定累积时间，以及确定在最大值检测周期和最小值检测周期中检测的各信号的增益。

同样，在本实施例中，通过流过最大值检测NMOS晶体管116的拉电流或流过最小值检测PMOS晶体管119的灌电流来执行最大值检测周期或最小值检测周期中共用输出线605的充放电。这使得能够对于共用输出线605快速地进行充放电，并由此实现信号输出的响应速度的提高。

在根据本实施例的光电转换装置600中，如在第二实施例中那样，可以使用遮光像素来检测基准信号。

第五实施例

以下参照图8和图9描述本发明的第五实施例。

在图8所示的光电转换装置800中，用相同的附图标记表示与图1所示的元件相同的元件，并且，以下的解释将着眼于不同。

根据本实施例的光电转换装置800与根据第一实施例的光电转换装置100的不同之处在于：与差分放大器114的非反相输入端子和光电转换元件113的阳极连接的像素101不同，像素801被配置为使得光电转换元件811的阴极与差分放大器114的非反相输入端子连接。在该配置中，当光电转换元件811接收光时，差分放大器114的非反相输入端子的电势降低。

接着，参照图9，描述光电转换装置800的操作。以下的解释将着眼于与以上参照图2描述的操作的不同。主要不同在于：负载开关144在基准信号检测周期903期间处于接通状态，并且最小值检测周期904、然后最大值检测周期905跟随在基准信号检测周期903之后。同样，在本实施例中，在最小值检测周期904和最大值检测周期905中，通过流过晶体管116的拉电流和流过晶体管119的灌电流对用作信号输出线的输出线141进行充放电。因此，高速地执行输出线141的充放电。作为结果，能够提高信号输出的响应速度。

可以在后面将描述的图像拾取系统中使用该光电转换装置。在根据第一实施例的光电转换装置100与在下一级处设置的电路的输入范围的图像拾取系统不匹配的情况下，可以使用根据本实施例的光电转换装置800。即，能够在根据对于图像拾取系统的需求以灵活的方式配置光电转换装置的同时提高信号输出的响应速度。

同样，在根据本实施例的光电转换装置800中，如在第二实施例中那样，可以使用遮光像素来检测基准信号。

第六实施例

图10示出根据本发明的第六实施例的图像拾取系统的配置的例子。该图像拾取系统包含嵌入在数字照相机中的、根据上述的第一到第五实施例中的一个的光电转换装置。附图标记1001表示用作主开关并且还用作后面描述的透镜的保护装置的挡板。附图标记1002表示在固态图像拾取装置1004上形成被摄体的光学图像的透镜。附图标记1003表示用于调整穿过透镜的光的量的孔径。注意，固态图像拾取装置1004被配置为捕获经由透镜形成的光学图像的图像信号。附图标记1005表示焦点检测单元，该焦点检测单元包含根据本发明的第一到第五实施例中的一个的光电转换装置(用作AF传感器)。

附图标记1006表示图像信号处理装置，该图像信号处理装置被配置为处理从固态图像拾取装置1004或焦点检测单元1005接收的信号。附图标记1007表示模数转换器，该模数转换器被配置为将从图像信号处理单元1006输出的信号转换成数字信号。附图标记1008表示信号处理单元，该信号处理单元被配置为在各种校正、数据压缩等方面处理从模数转换器1007输出的图像数据。

附图标记1009表示用于暂时存储图像数据的存储器。附图标记1010表示用于与诸如计算机之类的外部设备进行通信的外部设备接口单元。附图标记1011表示被配置为向信号处理单元1008和其它单元输出各种定时信号的定时发生器。附图标记1012表示执行各种计算并控制整个照相机的整体处理/控制单元。附图标记1013表示存储介质控制接口单元。附图标记1014表示用于存储和读取数据的诸如半导体存储器之类的可移除存储介质。附图标记1015表示外部计算机。

接着，描述关于由数字照相机执行来拍摄图像的操作。如果挡板1001被打开，那么主电源被接通。随后，对于控制系统的电源被接通，然后，对于包含模数转换器1007等的图像捕获电路的电源被接通。然后，基于从焦点检测单元1005输出的信号，整体处理/控制单元1012通过使用如上面描述的相位差检测方案来计算到被摄体的距离。整体处理/控制单元1012然后驱动透镜1002并确定是否实现对焦状态。如果确定没有实现对焦状态，那么通过驱动透镜1002来继续自动聚焦操作。如果实现对焦状态，那么开始曝光操作。在完成曝光操作之后，从固态图像拾取装置1004输出的图像信号通过模数转换器1007被转换成数字数据，并被信号处理单元1008处理。得到的数字数据通过整体处理/控制单元1012被存储到存储器1009中。然后，在整体处理/控制单元1012的控制下，存储在存储器1009中的数据经由存储介质控制接口单元1010被存储在可移除存储介质1014中。可以经由外部设备接口单元1010向计算机等供给数据。

如上所述，根据本发明的本实施例的图像拾取系统包含根据第一到第五实施例中的一个的光电转换装置和用于处理从光电转换装置输出的信号的信号处理单元。

在上面描述的实施例中，作为例子，使用最大值检测NMOS晶体管116和最小值检测PMOS晶体管119。但是，在本发明中，晶体管不限于MOS晶体管。例如，作为最大值检测NMOS晶体管116的替代，可以使用NPN晶体管，并且，作为最小值检测PMOS晶体管119的替代，可以使用PNP晶体管。即，可使用共漏极MOS晶体管或共集电极双极型晶体管来配置第一输出单元和第二输出单元，使得通过流过这些晶体管的电流对信号输出线进行充放电，由此实现信号输出的响应速度的提高。

虽然已参照示例性实施例说明了本发明，但应理解，本发明不限于所公开的示例性实施例。所附权利要求的范围应被赋予最宽的解释以包含所有的变更方式以及等同的结构和功能。

Claims (10)

1.一种装置，包括：

多个像素输出单元，每个像素输出单元包含被配置为响应于入射光而输出信号的像素并包含第一输出单元和第二输出单元中的至少一个；

输出线，所述输出线经由第一开关与多个第一输出单元连接并经由第二开关与多个第二输出单元连接；

基准输出单元，所述基准输出单元被配置为向所述输出线输出基准信号；以及

控制单元，所述控制单元被配置为控制所述多个像素输出单元的操作和所述基准输出单元的操作；

其中，每个第一输出单元包含第一晶体管，所述第一晶体管用于根据来自像素的输出来升高所述输出线的电势；以及

每个第二输出单元包含第二晶体管，所述第二晶体管用于根据来自像素的输出来降低所述输出线的电势；

并且其中，所述控制单元控制操作以使得：

多个第一开关同时被接通，以从所述第一晶体管输出电平高于所述基准信号的信号；以及

然后，多个第二开关同时被接通，以从所述第二晶体管输出电平低于从第一晶体管输出的信号的信号。

2.根据权利要求1的装置，其中，所述第一晶体管或所述第二晶体管是共漏极MOS晶体管和共集电极双极型晶体管中的一个。

3.根据权利要求1的装置，其中，所述第一输出单元是共漏极MOS晶体管或共集电极双极型晶体管，所述第二晶体管是共漏极MOS晶体管或共集电极双极型晶体管。

4.根据权利要求1～3中的一项的装置，其中，所述基准输出单元包含被遮光的光电转换元件。

5.一种系统，包括：

根据权利要求1～3中的一项的装置；以及

被配置为处理从所述装置输出的信号的处理单元。

6.一种装置，包括：

多个像素输出单元，每个像素输出单元包含被配置为响应于入射光而输出信号的像素并包含第一输出单元和第二输出单元中的至少一个；

输出线，所述输出线经由第一开关与多个第一输出单元连接并经由第二开关与多个第二输出单元连接；

基准输出单元，所述基准输出单元被配置为向所述输出线输出基准信号；以及

控制单元，所述控制单元被配置为控制所述多个像素输出单元的操作和所述基准输出单元的操作；

其中，每个第一输出单元包含第一晶体管，所述第一晶体管用于根据来自像素的输出来升高所述输出线的电势；以及

每个第二输出单元包含第二晶体管，所述第二晶体管用于根据来自像素的输出来降低所述输出线的电势；

以及其中，所述控制单元控制操作以使得：

多个第二开关同时被接通，以从第二晶体管输出电平低于所述基准信号的信号；以及

然后，多个第一开关同时被接通，以从所述第一晶体管输出电平高于从所述第二晶体管输出的信号的信号。

7.根据权利要求6的装置，其中，所述第一晶体管或所述第二晶体管是共漏极MOS晶体管和共集电极双极型晶体管中的一个。

8.根据权利要求6的装置，其中，所述第一晶体管是共漏极MOS晶体管或共集电极双极型晶体管，所述第二晶体管是共漏极MOS晶体管或共集电极双极型晶体管。

9.根据权利要求6～8中的一项的装置，其中，所述基准输出单元包含被遮光的光电转换元件。

10.一种系统，包括：

根据权利要求6～8中的一项的装置；以及

被配置为处理从所述装置输出的信号的处理单元。

Images