CN114363537B - 像素结构和阵列、电路和方法、图像传感器、存储介质 - Google Patents
像素结构和阵列、电路和方法、图像传感器、存储介质 Download PDFInfo
- Publication number
- CN114363537B CN114363537B CN202210030590.7A CN202210030590A CN114363537B CN 114363537 B CN114363537 B CN 114363537B CN 202210030590 A CN202210030590 A CN 202210030590A CN 114363537 B CN114363537 B CN 114363537B
- Authority
- CN
- China
- Prior art keywords
- voltage
- unit
- exposure
- reset
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 title claims abstract description 154
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000006243 chemical reaction Methods 0.000 claims abstract description 153
- 230000005693 optoelectronics Effects 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims description 166
- 238000012546 transfer Methods 0.000 claims description 18
- 230000005540 biological transmission Effects 0.000 claims description 15
- 230000000875 corresponding effect Effects 0.000 claims description 15
- 230000002596 correlated effect Effects 0.000 claims description 5
- 230000001276 controlling effect Effects 0.000 claims description 3
- 238000004590 computer program Methods 0.000 claims 4
- 238000007599 discharging Methods 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 9
- 238000005070 sampling Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- MPLZNPZPPXERDA-UHFFFAOYSA-N [4-(diethylamino)-2-methylphenyl]azanium;chloride Chemical compound [Cl-].CC[NH+](CC)C1=CC=C(N)C(C)=C1 MPLZNPZPPXERDA-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003530 single readout Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
一种像素结构和阵列、电路和方法、图像传感器、存储介质。第一存储节点耦接所述第一复位管的源极、所述第一源跟随器的输入端和所述第一光电转换单元，所述第一存储节点适于将所述第一曝光电荷转换为第一曝光电压，并提供第一源输入电压至所述第一源跟随器的输入端。所述第一源跟随器的输出端耦接所述光电存储单元，所述第一源跟随器的输出端适于提供第一源跟随电压至所述光电存储单元，所述第一源跟随电压与所述第一源输入电压相关。所述第二光电转换单元，适于产生第二曝光电荷。所述第一电容单元，适于将所述第二曝光电荷转换为所述第二曝光电压，并基于所述第一源极跟随电压和所述第二曝光电压提供像素电压。
Description
技术领域
本发明涉及图像传感器技术领域，特别涉及一种像素结构和阵列、电路和方法、图像传感器、存储介质。
背景技术
图像传感器是组成数字摄像头的重要组成部分。根据元件的不同，图像传感器可分为CCD(Charge Coupled Device，电荷耦合元件)图像传感器和CMOS(ComplementaryMetal-Oxide Semiconductor，金属氧化物半导体元件)图像传感器两大类。由于CMOS图像传感器具有功耗小、成本低、易于在标准生产线上生产等诸多优点，在各个领域得到了广泛的应用。
根据曝光方式的不同，CMOS图像传感器可以分为逐行曝光的CMOS图像传感器和全局曝光的CMOS图像传感器。CMOS图像传感器的像素单元通常包含一个光电二极管和多个晶体管，根据CMOS图像传感器的像素单元包含晶体管的数目，CMOS图像传感器的像素单元可以分为3晶体管(3T)型、4晶体管(4T)型、5晶体管(5T)型、8晶体管(8T)型、9晶体管(9T)型。
图像传感器所产生的图像质量，取决于图像信号的信号噪声比SNR＝20log10(Vsignal/Vnoise)
其中，Vsignal指信号输出电压，Vnoise指噪声输出电压。
信号强度取决于光强，曝光时间，光电转化效率等；而噪声主要有两种类型：固形噪声和随机噪声。其中随机噪声包括散粒噪声，复位噪声等。
图像全局曝光指一帧图像里的所有像素，在某时刻同时开始曝光，在另一时刻同时结束曝光。广泛应用于CMOS图像传感器中的曝光方式是逐行曝光(Rolling Shutter)，由于各行曝光时间起始点不同，这种曝光方式存在运动图像的倾斜，扭曲等缺点。全局曝光可以消除逐行曝光的缺陷，并实现高帧率的图像输出。
由于全局曝光像素阵列产生的信号还是要逐行读取，所以像素单元中必须要有信号存储节点(Storage Node)来暂存信号，使得在读取时每行的信号可以逐行分时读出到后端电路。
光电二级管曝光后产生的信号暂存在像素信号存储节点，在读取时，这个存储节点同样可能受到小部分光照，从而产生寄生光感效应(Parasitic Light Sensitivity)。这个不良效应会导致信号存储节点漏电，使得逐行读取时，后读取的行的像素信号失真。
像素单元曝光之后，先读取FD点的复位信号，再读取FD点的曝光信号，两次信号相减即可得本次像素曝光的输出信号，由于两次采样产生的复位噪声是相关的，两次信号相减即可消除复位噪声。
图像传感器的动态范围是传感器所能量化的最亮的信号与最低噪声的比值。像素所能量化的最亮信号受限于满阱电子数(FWC)和存储节点(FD)电容，其中FD电容大小决定了像素的转换增益，FD将电荷信号转换为电压信号：Vfd＝Qpd/CFD，后续受到位线(bit-line)摆幅和FWC的双重限制。首先Vfd<Vblmax，其中Vblmax是bit-line的摆幅，而bit-line的摆幅受限于后端模拟读出电路的设计，一般在1V-1.5V左右，如果Vfd超过了bit-line所能读出的范围，那么将会失去信息。
其次，如果像素为了追求极低的暗电流通常也会选择低掺杂浓度的像素，那么FWC可能提前于bit-line限制像素所能接受的最多电子数，虽然bit-line可以量化Vfd电压，但光强超出了像素所能产生的最大电子数，那么光强信息也会失去。
FD电容的电容值CFD并非越大越好，后续的模拟读出电路是非理想的有噪声系统，假设后续的读出电路噪声为VRn，那么折算到FD节点的噪声电子数为QRn＝VRn/Gc＝VRn·CFD，其中Gc即为像素的转换增益，也就是单位电荷在FD节点产生的电压变化，Gc＝1/CFD。如果CFD取值较大，那么会导致图像传感器的等效噪声电子数很大，从而使图像传感器的底噪变得较大，不仅影响了图像传感器的暗场效果，也影响了图像传感器的动态范围。
基于电容型的全局曝光像素结构，无论是8T型还是9T型均无法达到高动态范围的目的，为了获得优秀的噪声性能，必须缩小FD节点的寄生电容，但为了获取高动态范围必须增大此电容。高动态范围往往需要提升几十倍，而扩充几十倍的寄生电容首先受限于像素的面积，其次受限于像素的FWC(由像素的掺杂浓度决定)。
发明内容
本发明解决的问题是如何提高现有图像传感器的动态范围。
为解决上述问题，本发明提供一种像素结构，包括：第一复位管、第一光电转换单元、第一存储节点、第一源跟随器和光电存储单元。
所述第一复位管的漏极适于输入电源电压，所述第一复位管的栅极适于输入控制信号。所述第一光电转换单元，适于产生第一曝光电荷。所述第一存储节点耦接所述第一复位管的源极、所述第一源跟随器的输入端和所述第一光电转换单元，所述第一存储节点适于将所述第一曝光电荷转换为第一曝光电压，并提供第一源输入电压至所述第一源跟随器的输入端，所述第一源输入电压与所述第一曝光电荷和所述控制信号相关。所述第一源跟随器的输出端耦接所述光电存储单元，所述第一源跟随器的输出端适于提供第一源跟随电压至所述光电存储单元，所述第一源跟随电压与所述第一源输入电压相关。所述光电存储单元包括：第二光电转换单元和第一电容单元。所述第二光电转换单元，适于产生第二曝光电荷。所述第一电容单元，适于将所述第二曝光电荷转换为所述第二曝光电压，并基于所述第一源极跟随电压和所述第二曝光电压提供像素电压。
本发明还提供一种像素阵列，包括：呈现阵列排布的像素单元，所述像素单元具有上述像素结构。
本发明还提供上述像素结构的控制电路，包括：
第一复位单元，适用在形成第N帧图像的过程中执行第一复位操作：对所述第一光电转换单元进行复位，对所述第二光电转换单元进行复位，N≥1；
曝光单元，适于在形成第N帧图像的过程中，所述第一复位操作之后，执行曝光操作：对所述第一光电转换单元进行曝光以产生所述第一曝光电荷，对所述第二光电转换单元进行曝光以产生所述第二曝光电荷；
第二复位单元，适于在形成第N帧图像的过程中，所述曝光操作之后，执行第二复位操作：将所述控制信号的电压设置为第一电压，以对所述第一存储节点进行复位；
模拟存储单元，适于在形成第N帧图像的过程中，所述第二复位操作之后，执行模拟存储操作：将所述控制信号的电压设置为第二电压，所述第二电压小于所述第一电压；
所述控制信号的电压为第二电压期间，先将所述第一曝光电荷转移至所述第一存储节点并对所述第一电容单元进行复位，然后将所述第一源跟随器提供的第一源跟随电压输入至所述第一电容单元，最后将所述第二曝光电荷转移至所述第一电容单元。
本发明还提供上述像素结构的控制电路，包括：
第一复位单元，适于在形成所述第N帧图像的过程中执行第一复位操作：对所述第一光电转换单元进行复位，对所述第二光电转换单元进行复位，N≥1；
曝光单元，适于在形成第N帧图像的过程中，所述第一复位操作之后，执行曝光操作：对所述第一光电转换单元进行曝光以产生所述第一曝光电荷，对所述第二光电转换单元进行曝光以产生所述第二曝光电荷；
第二复位单元，适于在形成第N帧图像的过程中，所述曝光操作之后，执行第二复位操作：将所述控制信号的电压设置为第一电压，以对所述第一存储节点进行复位；
模拟存储单元，适于在形成第N帧图像的过程中，所述第二复位操作之后，执行模拟存储操作：将所述控制信号的电压设置为第二电压，所述第二电压小于所述第一电压；
所述控制信号的电压为第二电压期间，先对所述第二电容单元进行复位，然后将所述第一源跟随器提供的第一源跟随电压输入至所述第二电容单元；之后，将所述第一曝光电荷转移至所述第一存储节点并对所述第一电容单元进行复位，然后再将所述第一源跟随器提供的第一源跟随电压输入至所述第一电容单元，最后将所述第二曝光电荷转移至所述第一电容单元。
本发明还提供一种图像传感器，包括上述像素结构以及上述控制电路。
本发明还提供上述像素结构的控制方法，包括：在形成第N帧图像的过程中，N≥1：
执行第一复位操作：对所述第一光电转换单元进行复位，对所述第二光电转换单元进行复位；
所述第一复位操作之后，执行曝光操作：对所述第一光电转换单元进行曝光以产生所述第一曝光电荷，对所述第二光电转换单元进行曝光以产生所述第二曝光电荷；
所述曝光操作之后，执行第二复位操作：将所述控制信号的电压设置为第一电压，以对所述第一存储节点进行复位；
所述第二复位操作之后，执行模拟存储操作：将所述控制信号的电压设置为第二电压，所述第二电压小于所述第一电压；
所述控制信号的电压为第二电压期间，先将所述第一曝光电荷转移至所述第一存储节点并对所述第一电容单元进行复位，然后将所述第一源跟随器提供的第一源跟随电压输入至所述第一电容单元，最后将所述第二曝光电荷转移至所述第一电容单元。
本发明还提供上述像素结构的控制方法，包括：在形成所述第N帧图像的过程中，N≥1：
执行第一复位操作：对所述第一光电转换单元进行复位，对所述第二光电转换单元进行复位；
所述第一复位操作之后，执行曝光操作：对所述第一光电转换单元进行曝光以产生所述第一曝光电荷，对所述第二光电转换单元进行曝光以产生所述第二曝光电荷；
所述曝光操作之后，执行第二复位操作：将所述控制信号的电压设置为第一电压，以对所述第一存储节点进行复位；
所述第二复位操作之后，执行模拟存储操作：将所述控制信号的电压设置为第二电压，所述第二电压小于所述第一电压；
所述控制信号的电压为第二电压期间，先对所述第二电容单元进行复位，然后将所述第一源跟随器提供的第一源跟随电压输入至所述第二电容单元；之后，将所述第一曝光电荷转移至所述第一存储节点并对所述第一电容单元进行复位，然后再将所述第一源跟随器提供的第一源跟随电压输入至所述第一电容单元，最后将所述第二曝光电荷转移至所述第一电容单元。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在现有结构基础上，增加了连接在第一源跟随器的输出端上的光电存储单元。第一光电转换单元和第二光电转换单元均具有产生曝光电荷的光电转换能力，这样可以获得更高感受强光能力，提高现有图像传感器的动态范围，且不影响折算的噪声电子数。而且，通过对两个具有光电转换能力的单元进行有针对性的优化，可以使得暗电流等性能得到提升。
附图说明
图1是本发明实施例提供的一像素结构示意图；
图2是本发明实施例提供的另一像素结构示意图；
图3是对应图1和2所示像素结构的控制方法时序图；
图4是本发明实施例提供的一像素结构示意图；
图5是本发明实施例提供的另一像素结构示意图；
图6是对应图4和5所示像素结构的控制方法时序图；
图7是本发明实施例提供的一像素结构示意图；
图8是本发明实施例提供的另一像素结构示意图；
图9是对应图7和8所示像素结构的控制方法时序图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
如图1所示，本实施例提供一种像素结构，包括：第一复位管RST、第一光电转换单元1、第一存储节点FD、第一源跟随器SF1和光电存储单元2。
第一复位管RST的漏极耦接电源端VDDpixel，电源端VDDpixel用于输入所述像素结构的电源电压，第一复位管RST的栅极适于输入控制信号。
第一光电转换单元1适于产生第一曝光电荷。
第一存储节点FD耦接第一复位管RST的源极、第一源跟随器SF1的输入端(栅极)和第一光电转换单1。所述第一存储节点FD适于将第一曝光电荷转换为第一曝光电压，并提供第一源输入电压至所述第一源跟随器SF1的输入端，所述第一源输入电压与所述第一曝光电荷和所述控制信号相关。
第一源跟随器SF1的输出端(源极)耦接光电存储单元2，第一源跟随器SF1的输出端适于提供第一源极跟随电压至所述光电存储单元2。根据源跟随器的工作原理可知，第一源跟随电压与第一源输入电压相关。
光电存储单元2可以包括：第二光电转换单元21和第一电容单元22。
所述第二光电转换单元21适于产生第二曝光电荷。
所述第一电容单元22适于将所述第二曝光电荷转换为所述第二曝光电压，并基于所述第一源极跟随电压和所述第二曝光电压提供像素电压。
在本实施例中，第一复位管RST、第一存储节点FD、第一光电转换单元1与第一源跟随器SF1组成的结构与现有5T型、8T型和9T型类似，现有结构一般将第一源跟随器SF1的输出端与第二源极跟随器SF2的输入端相连即可。
而本实施例在现有结构基础上，增加了连接在第一源跟随器SF1的输出端和第二源极跟随器SF2的输入端之间的光电存储单元2。第一光电转换单元1和第二光电转换单元21均具有产生曝光电荷的光电转换能力，这样可以获得更高感受强光能力，且不影响折算的噪声电子数。而且，通过对两个具有光电转换能力的单元进行有针对性的优化，可以使得暗电流等性能得到提升。
下面对本实施例的各个组成部分做详细说明。
所述第一光电转换单元1可以包括：第一光电二极管PPD1和第一传输管TX1。所述第一光电二极管PPD1的阴极耦接所述第一传输管TX1的源极，所述第一光电二极管的阳极接地。所述第一传输管TX1的漏极耦接所述第一存储节点FD、所述第一复位管RST的源极和所述第一源跟随器SF1的输入端。
当第一复位管RST导通且第一传输管TX1截至时，电源端VDDpixel输入的电源电压可以对第一存储节点FD进行复位。当第一复位管RST和第一传输管TX1均导通时，电源端VDDpixel输入的电源电压可以对第一光电二极管PPD1进行复位。
所述第二光电转换单元21可以包括：第二光电二极管PPD2和第二传输管TX2。
所述第二光电二极管PPD2的阴极耦接所述第二传输管TX2的漏极，所述第二光电二极管PPD2的阳极接地。所述第二传输管TX2的源极耦接所述第一源跟随器的输出端。本发明所述的“耦接”是指具有直接或间接的连接关系。对照图1，本实施例与所述第一源跟随器SF1的输出端通过第一电容单元22与所述第二传输管TX2的源极连接，即第一源跟随器SF1的输出端与第二光电转换单元21具有间接的连接关系。
光电二极管的感光能力取决于光电二极管的面积和遮光情况。假设第一光电二极管PPD1的感光能力与第二光电二极管PPD2的感光能力存在一个比值关系K1，则通过对面积大小和遮光情况的设计，可以使第一光电二极管PPD1的感光能力大于第二光电二极管PPD2，即K1≥1。
所述第二光电转换单元21还可以包括：第二复位管ABL。
所述第二复位管ABL的源极耦接所述第二光电二极管PPD2的阴极，所述第二复位管ABL的漏极耦接所述电源端VDDpixel。
如图2所示，所述第二光电转换单元21还可以包括：第三电容C3。
第二复位管ABL的源极耦接所述第二光电二极管PPD2的阴极和第三电容C3的第一端，所述第二复位管ABL的漏极耦接所述第一源跟随器SF1的输出端。所述第三电容C3的第二端接地。
当第二复位管ABL导通时，电源端VDDpixel提供的电源电压或第一源跟随器SF1的输出电压可以对第二光电二极管PPD2进行复位。
所述第一电容单元22可以包括：第一电容CS和第一充放管SWS。
所述第一电容CS的第一端S连接所述第一充放管SWS的漏极，所述第一电容CS的第二端接地。所述第一充放管SWS的源极耦接所述第一源跟随器SF1的输出端。
第一光电二极管PPD1与第二光电二极管PPD2可以同时曝光，也可以分开曝光，第一传输管TX1将第一光电二极管PPD1产生的第一曝光电荷传输到第一存储节点FD，第二传输管TX2将第二光电二极管PPD2产生的第二曝光电荷传输到第一电容CS的第一端S。第一存储节点FD是一个PN结，存在寄生电容。第一电容CS是设计电容，可以使用金属，金属氧化物半导体电容器(MOScap)等常规电容形式。
本实施例所述的像素结构还可以包括：复位放电管DC。
所述复位放电管DC的漏极SD耦接所述第一源跟随器SF1的输出端，所述复位放电管DC的源极接地。所述复位放电管DC在其栅极的输入信号dc为高电平时导通，低电平时关闭。第一充放管SWS是控制第一电容CS的开关，当第一充放管SWS导通时，可以对第一电容CS进行充放电。复位放电管DC用于对第一电容CS和复位放电管DC的漏极SD进行放电控制。
与现有技术类似的，本实施例所述的像素结构还可以包括：第二源跟随器SF2和行选管SEL。第二源跟随器SF2的输入端耦接所述第一源跟随器SF1的输出端，可以输入像素电压。第二源跟随器SF2的输出端耦接所述行选管SEL的漏极。所述行选管SEL的源极适于连接位线Bitline。行选管SEL在其栅极的输入信号sel为高电平时导通，低电平时关闭。当行选管SEL导通时，可以将一行像素结构的输出电压读取到位线Bitline上。
结合图3所示的时序图对图1所述像素结构的控制方法进行说明。在本发明提供的时序图中，标注global的电压表示对像素阵列中的所有像素结构同时操作，标注row的电压表示对像素阵列中的某一行像素结构同时操作。
形成第N帧图像的过程包括如下步骤，N≥1：
步骤S11，执行第一复位操作：对第一光电转换单元1进行复位，对第二光电转换单元21进行复位。
步骤S11之后执行步骤S12，曝光操作：对第一光电转换单元1进行曝光以产生所述第一曝光电荷，对第二光电转换单元21进行曝光以产生所述第二曝光电荷。
步骤S12之后执行步骤S13，第二复位操作：将控制信号rst的电压设置为第一电压，以对第一存储节点FD进行复位。
步骤S13之后执行步骤S14，模拟存储操作：将控制信号rst的电压设置为第二电压Vclamp，所述第二电压Vclamp小于所述第一电压。
控制信号rst的电压为第二电压Vclamp期间，先将第一曝光电荷转移至第一存储节点FD并对第一电容单元22进行复位，然后将第一源跟随器SF1提供的第一源跟随电压输入至第一电容单元22，最后将第二曝光电荷转移至第一电容单元22。
下面对步骤S11至S14进行详细说明。
在步骤S11中，对第一光电转换单元1进行复位包括：将电源电压输入至所述第一光电转换单元1。对第二光电转换单元21进行复位包括：将电源电压或第一源跟随电压输入至所述第二光电转换单元21。
具体来说，将第一复位管RST栅极输入的控制信号rst设置为第一电压(高电平脉冲)，将第一传输管TX1栅极的输入信号tx1和第二复位管ABL栅极的输入信号abl均设置为高电平(高电平脉冲)，将第二传输管TX2栅极的输入信号tx2和复位放电管DC栅极的输入信号dc均设置为低电平，使得第一复位管RST、第一传输管TX1、第二复位管ABL均导通，电源电压输入至第一光电转换单元1以对第一光电转换单元1进行复位，电源电压或第一源跟随电压输入第二光电转换单元21以对第二光电转换单元21进行复位。
在步骤S12中，可以同时对第一光电转换单元1和所述第二光电转换单元21进行曝光，也可以先后对所述第一光电转换单元和所述第二光电转换单元进行曝光。
在步骤S13中，将第一复位管RST栅极输入的控制信号rst设置为第一电压，将第一传输管TX1栅极的输入信号tx1、第二传输管TX2栅极的输入信号tx2、第二复位管ABL栅极的输入信号abl、复位放电管DC栅极的输入信号dc、第一充放管SWS栅极的输入信号sws以及行选管SEL栅极的输入信号sel均设置为低电平，使得第一复位管RST导通，电源电压输入至第一存储节点FD以对第一存储节点FD进行复位，第一源跟随器SF1可以根据电源电压在其输出端产生复位电压Vrst。源跟随器的特性是输出与输入的电压变化量基本一致，输出和输入相差一个接近于1的增益。
在步骤S14中，可以将模拟存储操作包括三个阶段：
第一阶段，将第一曝光电荷转移至第一存储节点FD，并对第一电容单元22进行复位；
第一阶段结束之后的第二阶段，将第一源跟随器SF1提供的第一源跟随电压输入至第一电容单元22；
第二阶段结束之后的第三阶段，将第二曝光电荷转移至第一电容单元22。
在步骤S14的第一阶段中，可以先将第一曝光电荷转移至所述第一存储节点FD之后，再对所述第一电容单元22进行复位；也可以将第一曝光电荷转移至所述第一存储节点FD的同时，对所述第一电容单元22进行复位；图3示出了两者同时进行的情况。
T11脉冲开始至T31脉冲结束期间为步骤S14的第一阶段。在第一阶段，第一曝光电荷通过导通的第一传输管TX1转移至所述第一存储节点FD，第一存储节点FD将第一曝光电荷转换为第一曝光电压，第一电容单元22通过导通的复位放电管DC和第一充放管SWS被拉至地电压以实现复位。
T31脉冲结束至T11脉冲结束期间为步骤S14的第二阶段。在第二阶段，第一源跟随电压通过导通的第一充放管SWS输入至第一电容CS。第一源跟随电压与第一源输入电压有关，而第一源输入电压与第一曝光电荷和控制信号相关。
具体的，由于控制信号rst的电压为第二电压Vclamp，则第一存储节点FD的最低电压被钳位在Vfdc。当第一光电二极管PPD1感受的光线较弱时，产生的第一曝光电荷(电子)较少，则第一存储节点FD的电压Vfd大于Vfdc，此时第一电容CS的电压为：
Vsignal1＝Vrst-(QL/CFD)Asf1
其中，QL为第一曝光电荷的电荷量，CFD为第一存储节点FD的等效电容值。Asf1为第一源跟随器SF1的增益，Asf1接近于1。
当第一光电二极管PPD1感受的光线较强时，产生的第一曝光电荷较多，第一存储节点FD的电压Vfd降低到低于Vfdc，则第一复位管RST会弱导通，将多余的电荷泄放到电源端VDDpixel，从而将第一存储节点FD的电压钳位在Vfdc，此时第一电容CS的电压为：
Vsignal1＝Vsclamp＝Vrst—(QLC/CFD)Asf1
其中，QLC为第一光电转换单元1被第二电压Vclamp钳位的最大电荷量。
T41脉冲结束后，T21脉冲期间为步骤S14的第三阶段，在第三阶段，第二曝光电荷通过导通的第二传输管TX2转移至第一电容CS，此时第一电容CS的电压为像素电压：
Vsignal2＝Vrst-(QL/CFD)Asf1—QS/CS (QL＜QLC)
＝Vsclamp-QS/CS (QL≥QLC)
Cs表示第一电容CS的电容值，Qs表示第一电容CS产生的第二曝光电荷量。
当第一光电二极管PPD1产生的第一曝光电荷小于QLC时，Vsignal2对于第一光电二极管PPD1产生的第一曝光电荷量转换出来的电压变化是(QL/CFD)Asf1，由于CFD很小，因此具有很大的转换增益。较大的转换增益可以抑制后续读出电路带来的噪声，具有很高的信噪比。
当第一光电二极管PPD1产生的第一曝光电荷大于QLC时，代表此处光强有一定强度，光存在散粒噪声(shot noise)，shot noise服从泊松分布，一般为入射光子数的方根。光强达到一定程度，shot noise远大于读出电路噪声，在这种情况下噪声不再关键。那么，此时输出的信号对第一光电二极管PPD1产生的第一曝光电荷不再有响应，仅对第二光电二极管PPD2产生的第二曝光电荷有所响应。第二光电二极管PPD2产生的第二曝光电荷带来的电压变化为QS/CS，第一电容CS的电容值Cs大于CFD，此时具有较小的转换增益。同时，第二光电二极管PPD2由于面积和遮光的因素，在相同的光强下，产生的光电荷小于第一光电二极管PPD1。
简单来说，在光线较暗时，有第一光电二极管PPD1和第二光电二极管PPD2产生的光信号共同获取光强信息，灵敏度高；光线较强时，仅由第二光电二极管PPD2获取光强信息，避免第一光电二极管PPD1产生大量的曝电荷导致位线bit-line摆幅饱和。
在形成第N帧图像的过程中，还可以执行：
步骤S15，第一获取操作：获取所述第一电容单元22输出的第一读出电压，所述第一读出电压与像素电压Vsignal2相等；
步骤S16，第二获取操作：对第一电容单元22进行复位，并将控制信号rst的电压设置为第一电压以对所述第一存储节点FD进行再次复位。其中，对第一存储节点FD进行再次复位期间，将所述第一源跟随器提供的第一源跟随电压输入至所述第一电容单元22；然后，读取所述第一电容单元22输出的第二读出电压。在后续过程中，基于所述第一读出电压和第二读出电压获得对应所述第N帧图像的实际感光电压
继续参考图3，T81脉冲开始后，执行步骤S15，导通一行像素结构中的行选管SEL，第一电容CS上保存着执行步骤S14之后的像素电压Vsignal2，所述像素电压Vsignal2通过导通的行选管SEL至位线Bitline。接着，T51脉冲、T71脉冲和T61脉冲开始，执行步骤S16，第一复位管RST、第一充放管SWS、复位放电管DC导通，导通的复位放电管DC将第一电容CS复位，导通的第一复位管RST对第一存储节点FD再次复位，电源电压输入至第一存储节点FD，第一源跟随器SF1根据电源电压在其输出端产生复位电压Vrst(此时第一跟随电压为复位电压Vrst)，第一电容CS保存复位电压Vrst，并将复位电压Vrst作为第二读出电压提供至位线Bitline。将复位电压Vrst减去像素电压Vsignal2可以获得对应第N帧图像的实际感光电压。
为了适应高帧率的需求，本实施例的像素结构可以在形成第N帧图像的过程中，将执行第一获取操作的结束时间，设置为不晚于在形成第N+1帧图像的过程中执行曝光操作的结束时间。也就是说，第N帧图像的步骤S15和S16可以与第N+1帧图像的步骤S11和S12同步进行。
如图4所示，本实施例所述的光电存储单元2还可以包括：第二电容单元23。
所述第二电容单元23包括：第二电容CR和第二充放管SWR。
所述第二电容CR的第一端连接所述第二充放管SWR的漏极，所述第二电容CR的第二端接地。所述第二充放管SWR的源极耦接所述第一源跟随器SF1的输出端。第二充放管SWR在其栅极的输入信号swr为高电平时导通，低电平时关闭。
其中，所述第二电容单元23与所述第一电容单元22串联的耦接在所述第一源跟随器SF1的输出端。具体的，第二充放管SWR的源极连接第一充放管SWS的漏极和第二传输管TX2的源极，第二充放管SWR的漏极连接第二电容CR的第一端和第二源跟随器SF2的输入端。
如图5所示，本实施例的第二光电转换单元21也可以包括第三电容C3。第二复位管ABL的源极耦接所述第二光电二极管PPD2的阴极和第三电容C3的第一端，所述第二复位管ABL的漏极耦接所述第一源跟随器SF1的输出端。所述第三电容C3的第二端接地。
第二复位管ABL漏极接第一源极跟随器SF1是为了解决第二光电二极管PPD2满阱电子数不足的问题。图4所示的结构扩展了很大的动态范围，但其依然会受限于第二光电二极管PPD2的满阱电子数。因为，当第二光电二极管PPD2面积做的比较小时，在某些应用条件下，它的满阱电子数会限制提升的动态范围。
为了进一步提升动态范围，本实施例在第二光电二极管PPD2上并联了第三电容C3，第二光电二极管PPD2感应出的曝光电荷不仅可以存储在第二光电二极管PPD2中，还可以存储在第三电容C3之上。
使用第三电容C3存储曝光电荷时，需要对第三电容C3进行复位操作。若使用电源电压对第三电容C3进行复位，则第三电容C3上的复位电压会远高于第二电容CR保存的复位电压，导致最终的量化出现负值，加重后续的处理负担。
并且，第二电容CR存储的复位电压包含了第一复位管RST的工艺偏差信息和电荷注入，后续可以通过第一电容CS存储的信号电平减去第二电容CR存储的复位电压消除工艺偏差和电荷注入(CDS)，但如果使用电源电压对新加入的采样电容(第三电容C3)进行复位就会导致失去CDS特性，从而导致固定模式噪声(FPN)的产生。因此本实施例将将第二复位管ABL的漏极耦接所述第一源跟随器SF1的输出端，使用第一源跟随器SF1的输出电压进行复位。
图4和图5是一种基于8T型的像素结构，其可以实现相关双采样。对应该结构，图6提供了一种对应的控制方法，与图1至3相同的部分不再赘述，下面仅对不同之处加以说明。
在步骤S14中，可以将模拟存储操作包括三个阶段：
第一阶段，对所述第一电容单元22和第二电容单元23进行复位，然后将所述第一源跟随器SF1提供的第一源跟随电压输入至所述第一电容单元22和第二电容单元23；
第一阶段结束之后的第二阶段，将所述第一曝光电荷转移至所述第一存储节点FD，对第一电容单元22进行复位，并将所述第一源跟随器SF1提供的第一源跟随电压输入至所述第一电容单元22；
第二阶段结束之后的第三阶段，将所述第二曝光电荷转移至所述第一电容单元22。
T92脉冲期间为步骤S14的第一阶段。在T92脉冲开始至T32结束期间，第一电容CS和第二电容CR通过导通的第一充放管SWS、第二充放管SWR和复位放电管DC被拉至地电压以实现复位。在T32脉冲结束至T92脉冲结束期间，第一源跟随电压通过导通的第一充放管SWS和第二充放管SWR输入至第一电容CS和第二电容CR，第一电容CS和第二电容CR上的电压相等。由于在步骤S13中，电源电压输入至第一存储节点FD，所以第一源跟随器SF1根据电源电压在其输出端产生复位电压Vrst，第一电容CS和第二电容CR保存该复位电压Vrst。
在步骤S14的第二阶段中，可以先将第一曝光电荷转移至所述第一存储节点FD之后，再对所述第一电容单元22进行复位；也可以将第一曝光电荷转移至所述第一存储节点FD的同时，对所述第一电容单元22进行复位；图6示出了先将第一曝光电荷转移至所述第一存储节点FD之后，再对所述第一电容单元22进行复位进行的情况。
T11脉冲开始至T41脉冲结束的期间为步骤S14的第二阶段。在第二阶段，第一曝光电荷通过导通的第一传输管TX1转移至所述第一存储节点FD，第一电容单元22通过导通的复位放电管DC和第一充放管SWS被拉至地电压以实现复位，第一源跟随电压通过导通的第一充放管SWS输入至第一电容CS，第一电容CS保存该第一源跟随电压，所述第一源跟随电压与第一曝光电荷和控制信号相关。
具体的，由于控制信号rst的电压为第二电压Vclamp，则第一存储节点FD的最低电压被钳位在Vfdc。当第一光电二极管PPD1感受的光线较弱时，产生的第一曝光电荷(电子)较少，则第一存储节点FD的电压Vfd大于Vfdc，此时第一电容CS的电压为：
Vsignal1＝Vrst-(QL/CFD)Asf1
其中，QL为第一曝光电荷的电荷量，CFD为第一存储节点FD的等效电容值，Asf1为第一源跟随器SF1的增益，Asf1接近于1。
当第一光电二极管PPD1感受的光线较强时，产生的第一曝光电荷较多，第一存储节点FD的电压Vfd降低到低于Vfdc，则第一复位管RST会弱导通，将多余的电荷泄放到电源端VDDpixel，从而将第一存储节点FD的电压钳位在Vfdc，此时第一电容CS的电压为：
Vsignal1＝Vsclamp＝Vrst—(QLC/CFD)Asf1
其中，QLC为第一光电转换单元1被第二电压Vclamp钳位的最大电荷量。
T41脉冲结束后，T21脉冲期间为步骤S14的第三阶段。在第三阶段，第二曝光电荷通过导通的第二传输管TX2转移至第一电容CS，此时第一电容CS的电压为像素电压：
Vsignal2＝Vrst-(QL/CFD)Asf1—QS/CS (QL＜QLC)
＝Vsclamp-QS/CS (QL≥QLC)
Cs表示第一电容CS的电容值，Qs表示第一电容CS产生的第二曝光电荷量。
对应图4和5，在形成第N帧图像的过程中，还可以执行：
步骤S17，执行第三获取操作：获取所述第二电容单元23输出的第三读出电压；
步骤S15，第一获取操作：获取所述第一电容单元22输出的第一读出电压，所述第一读出电压与像素电压相关。
继续参考图6，T81脉冲开始至T93脉冲开始期间执行步骤S17，导通一行像素结构中的行选管SEL，将第二电容CR保存复位电压Vrst作为第三读出电压提供至位线Bitline。
T93脉冲开始至T81脉冲结束期间执行步骤S15。在T93脉冲期间，第二充放管SWR导通，使第一电容CS和第二电容CR上的电压相等，在第一电容CS和第二电容CR电容值相等时，根据电荷分享效应，此时第一电容CS和第二电容CR上的电压将变成(Vrst–Vsignal2)/2，将该电压作为第一读出电压输出至位线Bitline。
在后续过程中，将执行步骤S17获得复位电压Vrst与执行步骤S15获得的(Vrst–Vsignal2)/2做相关双采样处理，可以得到实际感光信号(信号幅度衰减了一半)。
为了适应高帧率的需求，本实施例的像素结构可以在形成第N帧图像的过程中，将执行第一获取操作的结束时间，设置为不晚于在形成第N+1帧图像的过程中执行曝光操作的结束时间。也就是说，第N帧图像的步骤S17和S15可以与第N+1帧图像的步骤S11和S12同步进行。
如图7和图8所示，本实施例所述的像素结构还可以包括：存储开关管AMS。所述第一源跟随器SF1的输出端通过所述存储开关管AMS耦接所述光电存储单元2。存储开关管AMS在其栅极的输入信号ams为高电平时导通，低电平时关闭。
所述第二电容单元23还可以与所述第一电容单元22并联的耦接在所述第一源跟随器SF1的输出端。具体的，第二充放管SWR的源极连接第一充放管SWS的源极和复位放电管DC的漏极，第二充放管SWR的漏极连接第二电容CR的第一端和第二源跟随器SF2的输入端。
图7和图8是一种基于9T型的像素结构，其可以实现相关双采样。对应该结构，图9提供了一种对应的控制方法，与图1至3相同的部分不再赘述，下面仅对不同之处加以说明。
在步骤S14中，可以将模拟存储操作包括三个阶段：
第一阶段，对所述第二电容单元23进行复位，然后将所述第一源跟随器SF1提供的第一源跟随电压输入至所述第二电容单元23；
第一阶段结束之后的第二阶段，将所述第一曝光电荷转移至所述第一存储节点FD，对第一电容单元22进行复位，并将所述第一源跟随器SF1提供的第一源跟随电压输入至所述第一电容单元22；
第二阶段结束之后的第三阶段，将所述第二曝光电荷转移至所述第一电容单元22。
T92脉冲期间为步骤S14的第一阶段。在T92脉冲开始至T32结束期间，第二电容CR通过导通的第二充放管SWR和复位放电管DC被拉至地电压以实现复位。在T32脉冲结束至T92脉冲结束期间，第一源跟随电压通过导通的存储开关管AMS和第二充放管SWR输入至第二电容CR。由于在步骤S13中，电源电压输入至第一存储节点FD，所以第一源跟随器SF1根据电源电压在其输出端产生复位电压Vrst，第二电容CR保存该复位电压Vrst。
在步骤S14的第二阶段中，可以先将第一曝光电荷转移至所述第一存储节点FD之后，再对所述第一电容单元22进行复位；也可以将第一曝光电荷转移至所述第一存储节点FD的同时，对所述第一电容单元22进行复位；图9示出了先将第一曝光电荷转移至所述第一存储节点FD之后，再对所述第一电容单元22进行复位进行的情况。
T11脉冲开始至T42脉冲结束的期间为步骤S14的第二阶段。在第二阶段，第一曝光电荷通过导通的第一传输管TX1转移至所述第一存储节点FD，第一电容单元22通过导通的复位放电管DC和第一充放管SWS被拉至地电压以实现复位，第一源跟随电压通过导通的存储开关管AMS和第一充放管SWS输入至第一电容CS，第一电容CS保存该第一源跟随电压，所述第一源跟随电压与第一曝光电荷和控制信号相关。
具体的，由于控制信号rst的电压为第二电压Vclamp，则第一存储节点FD的最低电压被钳位在Vfdc。当第一光电二极管PPD1感受的光线较弱时，产生的第一曝光电荷(电子)较少，则第一存储节点FD的电压Vfd大于Vfdc，此时第一电容CS的电压为：
Vsignal1＝Vrst-(QL/CFD)Asf1
其中，QL为第一曝光电荷的电荷量，CFD为第一存储节点FD的等效电容值，Asf1为第一源跟随器SF1的增益，Asf1接近于1。
当第一光电二极管PPD1感受的光线较强时，产生的第一曝光电荷较多，第一存储节点FD的电压Vfd降低到低于Vfdc，则第一复位管RST会弱导通，将多余的电荷泄放到电源端VDDpixel，从而将第一存储节点FD的电压钳位在Vfdc，此时第一电容CS的电压为：
Vsignal1＝Vsclamp＝(QLC/CFD)Asf1
其中，QLC为第一光电转换单元1被第二电压Vclamp钳位的最大电荷量。
T42脉冲结束后，T21脉冲期间为步骤S14的第三阶段。在第三阶段，第二曝光电荷通过导通的第二传输管TX2转移至第一电容CS，此时第一电容CS的电压为像素电压：
Vsignal2＝(QL/CFD)Asf1-QS/CS (QL＜QLC)
＝Vsclamp-QS/CS (QL≥QLC)
Cs表示第一电容CS的电容值，Qs表示第一电容CS产生的第二曝光电荷量。
对应图7和8，在形成第N帧图像的过程中，还可以执行：
步骤S17，执行第三获取操作：获取所述第二电容单元23输出的第三读出电压；
步骤S15，第一获取操作：获取所述第一电容单元22输出的第一读出电压，所述第一读出电压与像素电压相关。
继续参考图9，T34脉冲开始至T35脉冲开始期间执行步骤S17，导通一行像素结构中的行选管SEL，T34脉冲期间对复位放电管DC漏极端进行复位，然后在T94脉冲期间将第二电容CR保存复位电压Vrst作为第三读出电压提供至位线Bitline。
T35脉冲开始至T81脉冲结束期间执行步骤S15。T35脉冲期间再次对复位放电管DC漏极端进行复位，然后在T43脉冲期间将第一电容CS保存的像素电压Vsignal2作为第三读出电压提供至位线Bitline。
在后续过程中，将执行步骤S17获得复位电压Vrst与执行步骤S15获得的Vsignal2做相关双采样处理，可以得到实际感光信号。
为了适应高帧率的需求，本实施例的像素结构可以在形成第N帧图像的过程中，将执行第一获取操作的结束时间，设置为不晚于在形成第N+1帧图像的过程中执行曝光操作的结束时间。也就是说，第N帧图像的步骤S17和S15可以与第N+1帧图像的步骤S11和S12同步进行。
假设图7和图8中的第一光电二极管PPD1感光能力是第二光电二极管PPD2感光能力的K1倍，第一电容CS的电容值与第一存储节点FD等效电容的电容值比例为K2，后续读出电路所能读出信号摆幅为1V(与电路设计有关)，此电压的读出范围即为像素电压Vsignal2电压的范围。
那么，可以通过调整第二电压Vclamp，使得像素电压Vsignal2在复位电压Vrst电压与Vsclamp电压之间相差0.5V左右，剩余的0.5V电压范围为第二曝光电荷可以的取值范围。
值得说明的是，此处提及的0.5V仅为举例说明动态范围的扩展，对于最终读出的信号Vsignal2来说，它可以分为两段，就如同计算公式里的分段描述一样。通过设置第二电压Vclamp电压来选择分段公式里的转折点，并不一定是0.5V这样的平分。
在进行动态范围扩展之前，在一个像素结构中的一个光电二极管所能够量化的最大电荷量为：
Qmax＝1V·CFD
其中，CFD为第一存储节点FD的等效电容。
而经过本发明实施例的动态范围扩展之后，第二光电二极管PPD2所能量化的最大电荷量为：
Qsmax＝0.5V·Cs
其中，Cs为第一电容的电容值。
由于第二光电二极管PPD2所能感受的光强是第一光电二极管PPD1的1/K1，因此二者相比，所能感受到的最强光强之比为：
K＝0.5·K1·K2
其中，K2为CS和CFD的比值，K2是第二光电二极管PPD2与第一光电二极管PPD1的转换增益之比。
转换增益意味着单位电子所能带来的电压变化，由于位线Bit-line的摆幅受限，转换增益越低，同样电荷导致的位线Bit-line摆幅就越小。因此相对于扩展之前的转换增益，动态范围相当于扩大了K2倍。
动态范围不仅仅由能感受到的最强光强所决定，还取决于噪底。由于光电二极管的特性，第一传输管TX1与第二传输管TX2管在开关过程中均不产生噪声，因此增加第二光电二极管相对于原本的结构不会产生额外的噪声，使其噪底不变。
并且，传统的高帧率(HDR)会读出两组数据，比如最基础的stager HDR，会读出一组长曝光数据，一组短曝光数据，这两组数据我们称之为两帧数据，每组数据包含一个复位电平(resetlevel)和一个信号电平(signallevel)。区别于传统的高帧率(HDR)像素，本实施例采用单次读出的方式获取量化结果，从而使其适用于超高帧率的应用。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (57)
1.一种像素结构的控制电路，其特征在于，所述像素结构包括：第一复位管、第一光电转换单元、第一存储节点、第一源跟随器和光电存储单元；所述第一复位管的漏极适于输入电源电压，所述第一复位管的栅极适于输入控制信号；所述第一光电转换单元，适于产生第一曝光电荷；所述第一存储节点耦接所述第一复位管的源极、所述第一源跟随器的输入端和所述第一光电转换单元，所述第一存储节点适于将所述第一曝光电荷转换为第一曝光电压，并提供第一源输入电压至所述第一源跟随器的输入端，所述第一源输入电压与所述第一曝光电荷和所述控制信号相关；所述第一源跟随器的输出端耦接所述光电存储单元，所述第一源跟随器的输出端适于提供第一源跟随电压至所述光电存储单元，所述第一源跟随电压与所述第一源输入电压相关；所述光电存储单元包括：第二光电转换单元和第一电容单元；所述第二光电转换单元，适于产生第二曝光电荷；所述第一电容单元，适于将所述第二曝光电荷转换为第二曝光电压，并基于所述第一源跟随电压和所述第二曝光电压提供像素电压；
所述控制电路包括：
第一复位单元，适用在形成第N帧图像的过程中执行第一复位操作：对所述第一光电转换单元进行复位，对所述第二光电转换单元进行复位，N≥1；
曝光单元，适于在形成第N帧图像的过程中，所述第一复位操作之后，执行曝光操作：对所述第一光电转换单元进行曝光以产生所述第一曝光电荷，对所述第二光电转换单元进行曝光以产生所述第二曝光电荷；
第二复位单元，适于在形成第N帧图像的过程中，所述曝光操作之后，执行第二复位操作：将所述控制信号的电压设置为第一电压，以对所述第一存储节点进行复位；
模拟存储单元，适于在形成第N帧图像的过程中，所述第二复位操作之后，执行模拟存储操作：将所述控制信号的电压设置为第二电压，所述第二电压小于所述第一电压；
所述控制信号的电压为第二电压期间，先将所述第一曝光电荷转移至所述第一存储节点并对所述第一电容单元进行复位，然后将所述第一源跟随器提供的第一源跟随电压输入至所述第一电容单元，最后将所述第二曝光电荷转移至所述第一电容单元。
2.如权利要求1所述的控制电路，其特征在于，
所述第一复位单元适于，将所述电源电压输入至所述第一光电转换单元，以对所述第一光电转换单元进行复位，将所述电源电压或所述第一源跟随电压输入至所述第二光电转换单元，以对所述第二光电转换单元进行复位。
3.如权利要求1所述的控制电路，其特征在于，所述曝光单元适于同时对所述第一光电转换单元和所述第二光电转换单元进行曝光，或先后对所述第一光电转换单元和所述第二光电转换单元进行曝光。
4.如权利要求1所述的控制电路，其特征在于，所述模拟存储单元适于，将所述第一曝光电荷转移至所述第一存储节点之后，再对所述第一电容单元进行复位；或者，将所述第一曝光电荷转移至所述第一存储节点的同时，对所述第一电容单元进行复位。
5.如权利要求1所述的控制电路，其特征在于，还包括：
第一获取单元，适于在形成所述第N帧图像的过程中，执行第一获取操作：获取所述第一电容单元输出的第一读出电压，所述第一读出电压与所述像素电压相关。
6.如权利要求5所述的控制电路，其特征在于，所述第一获取单元在形成第N帧图像的过程中执行第一获取操作的结束时间，不晚于所述曝光单元在形成第N+1帧图像的过程中执行曝光操作的结束时间。
7.如权利要求5所述的控制电路，其特征在于，还包括：
第二获取单元，适于在形成所述第N帧图像的过程中，所述第一获取操作之后，执行第二获取操作：对所述第一电容单元进行复位，并将所述控制信号的电压设置为所述第一电压以对所述第一存储节点进行再次复位，其中，对所述第一存储节点进行再次复位期间，将所述第一源跟随器提供的第一源跟随电压输入至所述第一电容单元；然后，读取所述第一电容单元输出的第二读出电压。
8.如权利要求7所述的控制电路，其特征在于，还包括：
感光电压获取单元，适于基于所述第一读出电压和第二读出电压获得对应所述第N帧图像的实际感光电压。
9.如权利要求7所述的控制电路，其特征在于，所述第二获取单元在形成第N帧图像的过程中，执行第二获取操作的结束时间，不晚于所述曝光单元在形成第N+1帧图像的过程中执行曝光操作的结束时间。
10.一种像素结构的控制电路，其特征在于，所述像素结构包括：第一复位管、第一光电转换单元、第一存储节点、第一源跟随器和光电存储单元；所述第一复位管的漏极适于输入电源电压，所述第一复位管的栅极适于输入控制信号；所述第一光电转换单元，适于产生第一曝光电荷；所述第一存储节点耦接所述第一复位管的源极、所述第一源跟随器的输入端和所述第一光电转换单元，所述第一存储节点适于将所述第一曝光电荷转换为第一曝光电压，并提供第一源输入电压至所述第一源跟随器的输入端，所述第一源输入电压与所述第一曝光电荷和所述控制信号相关；所述第一源跟随器的输出端耦接所述光电存储单元，所述第一源跟随器的输出端适于提供第一源跟随电压至所述光电存储单元，所述第一源跟随电压与所述第一源输入电压相关；所述光电存储单元包括：第二光电转换单元和第一电容单元；所述第二光电转换单元，适于产生第二曝光电荷；所述第一电容单元，适于将所述第二曝光电荷转换为第二曝光电压，并基于所述第一源跟随电压和所述第二曝光电压提供像素电压；所述光电存储单元还包括第二电容单元；所述第二电容单元包括：第二电容和第二充放管；所述第二电容的第一端连接所述第二充放管的漏极，所述第二电容的第二端接地；所述第二充放管的源极耦接所述第一源跟随器的输出端；
所述控制电路包括：
第一复位单元，适于在形成第N帧图像的过程中执行第一复位操作：对所述第一光电转换单元进行复位，对所述第二光电转换单元进行复位，N≥1；
曝光单元，适于在形成第N帧图像的过程中，所述第一复位操作之后，执行曝光操作：对所述第一光电转换单元进行曝光以产生所述第一曝光电荷，对所述第二光电转换单元进行曝光以产生所述第二曝光电荷；
第二复位单元，适于在形成第N帧图像的过程中，所述曝光操作之后，执行第二复位操作：将所述控制信号的电压设置为第一电压，以对所述第一存储节点进行复位；
模拟存储单元，适于在形成第N帧图像的过程中，所述第二复位操作之后，执行模拟存储操作：将所述控制信号的电压设置为第二电压，所述第二电压小于所述第一电压；
所述控制信号的电压为第二电压期间，先对所述第二电容单元进行复位，然后将所述第一源跟随器提供的第一源跟随电压输入至所述第二电容单元；之后，将所述第一曝光电荷转移至所述第一存储节点并对所述第一电容单元进行复位，然后再将所述第一源跟随器提供的第一源跟随电压输入至所述第一电容单元，最后将所述第二曝光电荷转移至所述第一电容单元。
11.如权利要求10所述的控制电路，其特征在于，
所述第一复位单元适于，将所述电源电压输入至所述第一光电转换单元，以对所述第一光电转换单元进行复位，将所述电源电压或所述第一源跟随电压输入至所述第二光电转换单元，以对所述第二光电转换单元进行复位。
12.如权利要求10所述的控制电路，其特征在于，所述曝光单元适于同时对所述第一光电转换单元和所述第二光电转换单元进行曝光，或先后对所述第一光电转换单元和所述第二光电转换单元进行曝光。
13.如权利要求10所述的控制电路，其特征在于，所述模拟存储单元适于，将所述第一曝光电荷转移至所述第一存储节点之后，再对所述第一电容单元进行复位；或者，将所述第一曝光电荷转移至所述第一存储节点的同时，对所述第一电容单元进行复位。
14.如权利要求10所述的控制电路，其特征在于，还包括：
第一获取单元，适于在形成所述第N帧图像的过程中，执行第一获取操作，获取所述第一电容单元输出的第一读出电压，所述第一读出电压与所述像素电压相关。
15.如权利要求14所述的控制电路，其特征在于，还包括：
第三获取单元，适于在形成所述第N帧图像的过程中，所述第一获取操作之前，执行第三获取操作：获取所述第二电容单元输出的第三读出电压。
16.如权利要求15所述的控制电路，其特征在于，还包括：
感光电压获取单元，基于所述第一读出电压和第三读出电压获得对应所述第N帧图像的实际感光电压。
17.如权利要求14或15所述的控制电路，其特征在于，所述第一获取单元在形成第N帧图像的过程中，执行第一获取操作的结束时间，不晚于所述曝光单元在形成第N+1帧图像的过程中执行曝光操作的结束时间。
18.一种图像传感器，其特征在于，包括像素结构，以及权利要求1至9任意一项权利要求所述的控制电路；其中，所述像素结构包括：第一复位管、第一光电转换单元、第一存储节点、第一源跟随器和光电存储单元；所述第一复位管的漏极适于输入电源电压，所述第一复位管的栅极适于输入控制信号；所述第一光电转换单元，适于产生第一曝光电荷；所述第一存储节点耦接所述第一复位管的源极、所述第一源跟随器的输入端和所述第一光电转换单元，所述第一存储节点适于将所述第一曝光电荷转换为第一曝光电压，并提供第一源输入电压至所述第一源跟随器的输入端，所述第一源输入电压与所述第一曝光电荷和所述控制信号相关；所述第一源跟随器的输出端耦接所述光电存储单元，所述第一源跟随器的输出端适于提供第一源跟随电压至所述光电存储单元，所述第一源跟随电压与所述第一源输入电压相关；所述光电存储单元包括：第二光电转换单元和第一电容单元；所述第二光电转换单元，适于产生第二曝光电荷；所述第一电容单元，适于将所述第二曝光电荷转换为所述第二曝光电压，并基于所述第一源跟随电压和所述第二曝光电压提供像素电压。
19.如权利要求18所述的图像传感器，其特征在于，所述第一光电转换单元包括：第一光电二极管和第一传输管；
所述第一光电二极管的阴极耦接所述第一传输管的源极，所述第一光电二极管的阳极接地；
所述第一传输管的漏极耦接所述第一存储节点、所述第一复位管的源极和所述第一源跟随器的输入端。
20.如权利要求18所述的图像传感器，其特征在于，所述第二光电转换单元包括：第二光电二极管和第二传输管；
所述第二光电二极管的阴极耦接所述第二传输管的漏极，所述第二光电二极管的阳极接地；
所述第二传输管的源极耦接所述第一源跟随器的输出端。
21.如权利要求20所述的图像传感器，其特征在于，所述第二光电转换单元还包括：第二复位管；
所述第二复位管的源极耦接所述第二光电二极管的阴极，所述第二复位管的漏极适于输入所述电源电压。
22.如权利要求20所述的图像传感器，其特征在于，所述第二光电转换单元还包括：第二复位管和第三电容；
所述第二复位管的源极耦接所述第二光电二极管的阴极和所述第三电容的第一端，所述第二复位管的漏极耦接所述第一源跟随器的输出端；
所述第三电容的第二端接地。
23.如权利要求18所述的图像传感器，其特征在于，所述第一电容单元包括：第一电容和第一充放管；
所述第一电容的第一端连接所述第一充放管的漏极，所述第一电容的第二端接地；
所述第一充放管的源极耦接所述第一源跟随器的输出端。
24.如权利要求23所述的图像传感器，其特征在于，所述光电存储单元还包括第二电容单元；
所述第二电容单元包括：第二电容和第二充放管；
所述第二电容的第一端连接所述第二充放管的漏极，所述第二电容的第二端接地；
所述第二充放管的源极耦接所述第一充放管的漏极或源极。
25.如权利要求18所述的图像传感器，其特征在于，所述光电存储单元还包括第二电容单元；
所述第二电容单元包括：第二电容和第二充放管；
所述第二电容的第一端连接所述第二充放管的漏极，所述第二电容的第二端接地；
所述第二充放管的源极耦接所述第一源跟随器的输出端。
26.如权利要求25所述的图像传感器，其特征在于，所述第二电容单元与所述第一电容单元串联的耦接在所述第一源跟随器的输出端。
27.如权利要求25所述的图像传感器，其特征在于，所述第二电容单元与所述第一电容单元并联的耦接在所述第一源跟随器的输出端。
28.如权利要求25或27所述的图像传感器，其特征在于，所述像素结构还包括：存储开关管；
所述第一源跟随器的输出端通过所述存储开关管耦接所述光电存储单元。
29.如权利要求25所述的图像传感器，其特征在于所述像素结构，还包括：复位放电管，
所述复位放电管的漏极耦接所述第二充放管的源极，所述复位放电管的源极接地。
30.如权利要求18所述的图像传感器，其特征在于，所述像素结构还包括：存储开关管；
所述第一源跟随器的输出端通过所述存储开关管耦接所述光电存储单元。
31.如权利要求18所述的图像传感器，其特征在于，所述像素结构还包括：复位放电管，
所述复位放电管的漏极耦接所述第一源跟随器的输出端，所述复位放电管的源极接地。
32.如权利要求18所述的图像传感器，其特征在于，所述像素结构还包括：第二源极跟随器，
所述第二源极跟随器的输入端适于输入所述像素电压，所述第二源极跟随器的输出端耦接位线。
33.如权利要求32所述的图像传感器，其特征在于，所述像素结构还包括：位线选择晶体管，
所述第二源极跟随器的输出端通过所述位线选择晶体管耦接所述位线。
34.一种图像传感器，其特征在于，包括像素结构，以及权利要求10至17任意一项权利要求所述的控制电路；
所述像素结构包括：第一复位管、第一光电转换单元、第一存储节点、第一源跟随器和光电存储单元；所述第一复位管的漏极适于输入电源电压，所述第一复位管的栅极适于输入控制信号；所述第一光电转换单元，适于产生第一曝光电荷；所述第一存储节点耦接所述第一复位管的源极、所述第一源跟随器的输入端和所述第一光电转换单元，所述第一存储节点适于将所述第一曝光电荷转换为第一曝光电压，并提供第一源输入电压至所述第一源跟随器的输入端，所述第一源输入电压与所述第一曝光电荷和所述控制信号相关；所述第一源跟随器的输出端耦接所述光电存储单元，所述第一源跟随器的输出端适于提供第一源跟随电压至所述光电存储单元，所述第一源跟随电压与所述第一源输入电压相关；所述光电存储单元包括：第二光电转换单元和第一电容单元；所述第二光电转换单元，适于产生第二曝光电荷；所述第一电容单元，适于将所述第二曝光电荷转换为所述第二曝光电压，并基于所述第一源跟随电压和所述第二曝光电压提供像素电压；所述光电存储单元还包括第二电容单元；所述第二电容单元包括：第二电容和第二充放管；所述第二电容的第一端连接所述第二充放管的漏极，所述第二电容的第二端接地；所述第二充放管的源极耦接所述第一源跟随器的输出端。
35.如权利要求34所述的图像传感器，其特征在于，所述第二电容单元与所述第一电容单元串联的耦接在所述第一源跟随器的输出端。
36.如权利要求34所述的图像传感器，其特征在于，所述第二电容单元与所述第一电容单元并联的耦接在所述第一源跟随器的输出端。
37.如权利要求35或36所述的图像传感器，其特征在于，所述像素结构还包括：存储开关管；
所述第一源跟随器的输出端通过所述存储开关管耦接所述光电存储单元。
38.如权利要求34所述的图像传感器，其特征在于，所述像素结构还包括：复位放电管，
所述复位放电管的漏极耦接所述第二充放管的源极，所述复位放电管的源极接地。
39.一种像素结构的控制方法，其特征在于，所述像素结构包括：第一复位管、第一光电转换单元、第一存储节点、第一源跟随器和光电存储单元；所述第一复位管的漏极适于输入电源电压，所述第一复位管的栅极适于输入控制信号；所述第一光电转换单元，适于产生第一曝光电荷；所述第一存储节点耦接所述第一复位管的源极、所述第一源跟随器的输入端和所述第一光电转换单元，所述第一存储节点适于将所述第一曝光电荷转换为第一曝光电压，并提供第一源输入电压至所述第一源跟随器的输入端，所述第一源输入电压与所述第一曝光电荷和所述控制信号相关；所述第一源跟随器的输出端耦接所述光电存储单元，所述第一源跟随器的输出端适于提供第一源跟随电压至所述光电存储单元，所述第一源跟随电压与所述第一源输入电压相关；所述光电存储单元包括：第二光电转换单元和第一电容单元；所述第二光电转换单元，适于产生第二曝光电荷；所述第一电容单元，适于将所述第二曝光电荷转换为第二曝光电压，并基于所述第一源跟随电压和所述第二曝光电压提供像素电压；
所述方法包括：在形成第N帧图像的过程中，N≥1：
执行第一复位操作：对所述第一光电转换单元进行复位，对所述第二光电转换单元进行复位；
所述第一复位操作之后，执行曝光操作：对所述第一光电转换单元进行曝光以产生所述第一曝光电荷，对所述第二光电转换单元进行曝光以产生所述第二曝光电荷；
所述曝光操作之后，执行第二复位操作：将所述控制信号的电压设置为第一电压，以对所述第一存储节点进行复位；
所述第二复位操作之后，执行模拟存储操作：将所述控制信号的电压设置为第二电压，所述第二电压小于所述第一电压；
所述控制信号的电压为第二电压期间，先将所述第一曝光电荷转移至所述第一存储节点并对所述第一电容单元进行复位，然后将所述第一源跟随器提供的第一源跟随电压输入至所述第一电容单元，最后将所述第二曝光电荷转移至所述第一电容单元。
40.如权利要求39所述的控制方法，其特征在于，
对所述第一光电转换单元进行复位包括：将所述电源电压输入至所述第一光电转换单元；
对所述第二光电转换单元进行复位包括：将所述电源电压或所述第一源跟随电压输入至所述第二光电转换单元。
41.如权利要求40所述的控制方法，其特征在于，同时对所述第一光电转换单元和所述第二光电转换单元进行曝光，或先后对所述第一光电转换单元和所述第二光电转换单元进行曝光。
42.如权利要求39所述的控制方法，其特征在于，所述先将所述第一曝光电荷转移至所述第一存储节点并对所述第一电容单元进行复位包括：
将所述第一曝光电荷转移至所述第一存储节点之后，再对所述第一电容单元进行复位；或者，
将所述第一曝光电荷转移至所述第一存储节点的同时，对所述第一电容单元进行复位。
43.如权利要求39所述的控制方法，其特征在于，还包括：在形成所述第N帧图像的过程中：
执行第一获取操作：获取所述第一电容单元输出的第一读出电压，所述第一读出电压与所述像素电压相关。
44.如权利要求43所述的控制方法，其特征在于，在形成第N帧图像的过程中，执行第一获取操作的结束时间，不晚于在形成第N+1帧图像的过程中执行曝光操作的结束时间。
45.如权利要求43所述的控制方法，其特征在于，还包括：在形成所述第N帧图像的过程中：
所述第一获取操作之后，执行第二获取操作：对所述第一电容单元进行复位，并将所述控制信号的电压设置为所述第一电压以对所述第一存储节点进行再次复位，其中，对所述第一存储节点进行再次复位期间，将所述第一源跟随器提供的第一源跟随电压输入至所述第一电容单元；然后，读取所述第一电容单元输出的第二读出电压。
46.如权利要求45所述的控制方法，其特征在于，还包括：
基于所述第一读出电压和第二读出电压获得对应所述第N帧图像的实际感光电压。
47.如权利要求45所述的控制方法，其特征在于，在形成第N帧图像的过程中，执行第二获取操作的结束时间，不晚于在形成第N+1帧图像的过程中执行曝光操作的结束时间。
48.一种像素结构的控制方法，其特征在于，所述像素结构包括：第一复位管、第一光电转换单元、第一存储节点、第一源跟随器和光电存储单元；所述第一复位管的漏极适于输入电源电压，所述第一复位管的栅极适于输入控制信号；所述第一光电转换单元，适于产生第一曝光电荷；所述第一存储节点耦接所述第一复位管的源极、所述第一源跟随器的输入端和所述第一光电转换单元，所述第一存储节点适于将所述第一曝光电荷转换为第一曝光电压，并提供第一源输入电压至所述第一源跟随器的输入端，所述第一源输入电压与所述第一曝光电荷和所述控制信号相关；所述第一源跟随器的输出端耦接所述光电存储单元，所述第一源跟随器的输出端适于提供第一源跟随电压至所述光电存储单元，所述第一源跟随电压与所述第一源输入电压相关；所述光电存储单元包括：第二光电转换单元和第一电容单元；所述第二光电转换单元，适于产生第二曝光电荷；所述第一电容单元，适于将所述第二曝光电荷转换为第二曝光电压，并基于所述第一源跟随电压和所述第二曝光电压提供像素电压；所述光电存储单元还包括第二电容单元；所述第二电容单元包括：第二电容和第二充放管；所述第二电容的第一端连接所述第二充放管的漏极，所述第二电容的第二端接地；所述第二充放管的源极耦接所述第一源跟随器的输出端；
所述方法包括：在形成第N帧图像的过程中，N≥1：
执行第一复位操作：对所述第一光电转换单元进行复位，对所述第二光电转换单元进行复位；
所述第一复位操作之后，执行曝光操作：对所述第一光电转换单元进行曝光以产生所述第一曝光电荷，对所述第二光电转换单元进行曝光以产生所述第二曝光电荷；
所述曝光操作之后，执行第二复位操作：将所述控制信号的电压设置为第一电压，以对所述第一存储节点进行复位；
所述第二复位操作之后，执行模拟存储操作：将所述控制信号的电压设置为第二电压，所述第二电压小于所述第一电压；
所述控制信号的电压为第二电压期间，先对所述第二电容单元进行复位，然后将所述第一源跟随器提供的第一源跟随电压输入至所述第二电容单元；之后，将所述第一曝光电荷转移至所述第一存储节点并对所述第一电容单元进行复位，然后再将所述第一源跟随器提供的第一源跟随电压输入至所述第一电容单元，最后将所述第二曝光电荷转移至所述第一电容单元。
49.如权利要求48所述的控制方法，其特征在于，
对所述第一光电转换单元进行复位包括：将所述电源电压输入至所述第一光电转换单元；
对所述第二光电转换单元进行复位包括：将所述电源电压或所述第一源跟随电压输入至所述第二光电转换单元。
50.如权利要求48所述的控制方法，其特征在于，同时对所述第一光电转换单元和所述第二光电转换单元进行曝光，或先后对所述第一光电转换单元和所述第二光电转换单元进行曝光。
51.如权利要求48所述的控制方法，其特征在于，所述将所述第一曝光电荷转移至所述第一存储节点并对所述第一电容单元进行复位包括：
将所述第一曝光电荷转移至所述第一存储节点之后，再对所述第一电容单元进行复位；或者，
将所述第一曝光电荷转移至所述第一存储节点的同时，对所述第一电容单元进行复位。
52.如权利要求51所述的控制方法，其特征在于，还包括：在形成所述第N帧图像的过程中：
执行第一获取操作，获取所述第一电容单元输出的第一读出电压，所述第一读出电压与所述像素电压相关。
53.如权利要求52所述的控制方法，其特征在于，还包括：在形成所述第N帧图像的过程中：
所述第一获取操作之前，执行第三获取操作：获取所述第二电容单元输出的第三读出电压。
54.如权利要求53所述的控制方法，其特征在于，还包括：
基于所述第一读出电压和第三读出电压获得对应所述第N帧图像的实际感光电压。
55.如权利要求52或53所述的控制方法，其特征在于，在形成第N帧图像的过程中，执行第一获取操作的结束时间，不晚于在形成第N+1帧图像的过程中执行曝光操作的结束时间。
56.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器运行，以实现权利要求39至47任一项所述方法的步骤。
57.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器运行，以实现权利要求48至55任一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210030590.7A CN114363537B (zh) | 2022-01-12 | 2022-01-12 | 像素结构和阵列、电路和方法、图像传感器、存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210030590.7A CN114363537B (zh) | 2022-01-12 | 2022-01-12 | 像素结构和阵列、电路和方法、图像传感器、存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114363537A CN114363537A (zh) | 2022-04-15 |
| CN114363537B true CN114363537B (zh) | 2024-04-26 |
Family
ID=81108923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210030590.7A Active CN114363537B (zh) | 2022-01-12 | 2022-01-12 | 像素结构和阵列、电路和方法、图像传感器、存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114363537B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013128831A1 (ja) * | 2012-02-29 | 2013-09-06 | コニカミノルタ株式会社 | 固体撮像装置 |
| CN108462841A (zh) * | 2018-03-21 | 2018-08-28 | 上海晔芯电子科技有限公司 | 像素阵列及图像传感器 |
| CN108470742A (zh) * | 2018-03-22 | 2018-08-31 | 上海晔芯电子科技有限公司 | Hdr图像传感器像素结构及成像系统 |
| CN110233979A (zh) * | 2019-06-06 | 2019-09-13 | 昆山锐芯微电子有限公司 | 图像传感器及其读出电路、像素结构 |
| CN110971846A (zh) * | 2019-12-25 | 2020-04-07 | 昆山锐芯微电子有限公司 | Cmos图像传感器像素电路及cmos图像传感器 |
| CN111918007A (zh) * | 2020-08-28 | 2020-11-10 | 锐芯微电子股份有限公司 | Cmos图像传感器、像素单元及其控制方法 |
| CN112004037A (zh) * | 2020-09-03 | 2020-11-27 | 锐芯微电子股份有限公司 | 图像传感器像素结构 |
| CN112004038A (zh) * | 2020-09-03 | 2020-11-27 | 锐芯微电子股份有限公司 | 图像传感器像素结构 |
| CN112351229A (zh) * | 2020-11-06 | 2021-02-09 | 锐芯微电子股份有限公司 | 像素存储电路、像素读出电路及其时序控制方法 |
| WO2021227022A1 (zh) * | 2020-05-15 | 2021-11-18 | 深圳市大疆创新科技有限公司 | 一种成像方法、成像装置、可移动平台和电子设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5721994B2 (ja) * | 2009-11-27 | 2015-05-20 | 株式会社ジャパンディスプレイ | 放射線撮像装置 |
| US11317038B2 (en) * | 2017-12-19 | 2022-04-26 | SmartSens Technology (HK) Co., Ltd. | Pixel unit with a design for half row reading, an imaging apparatus including the same, and an imaging method thereof |
| JP7374586B2 (ja) * | 2019-01-17 | 2023-11-07 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
-
2022
- 2022-01-12 CN CN202210030590.7A patent/CN114363537B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013128831A1 (ja) * | 2012-02-29 | 2013-09-06 | コニカミノルタ株式会社 | 固体撮像装置 |
| CN108462841A (zh) * | 2018-03-21 | 2018-08-28 | 上海晔芯电子科技有限公司 | 像素阵列及图像传感器 |
| CN108470742A (zh) * | 2018-03-22 | 2018-08-31 | 上海晔芯电子科技有限公司 | Hdr图像传感器像素结构及成像系统 |
| CN110233979A (zh) * | 2019-06-06 | 2019-09-13 | 昆山锐芯微电子有限公司 | 图像传感器及其读出电路、像素结构 |
| CN110971846A (zh) * | 2019-12-25 | 2020-04-07 | 昆山锐芯微电子有限公司 | Cmos图像传感器像素电路及cmos图像传感器 |
| WO2021227022A1 (zh) * | 2020-05-15 | 2021-11-18 | 深圳市大疆创新科技有限公司 | 一种成像方法、成像装置、可移动平台和电子设备 |
| CN111918007A (zh) * | 2020-08-28 | 2020-11-10 | 锐芯微电子股份有限公司 | Cmos图像传感器、像素单元及其控制方法 |
| CN112004037A (zh) * | 2020-09-03 | 2020-11-27 | 锐芯微电子股份有限公司 | 图像传感器像素结构 |
| CN112004038A (zh) * | 2020-09-03 | 2020-11-27 | 锐芯微电子股份有限公司 | 图像传感器像素结构 |
| CN112351229A (zh) * | 2020-11-06 | 2021-02-09 | 锐芯微电子股份有限公司 | 像素存储电路、像素读出电路及其时序控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114363537A (zh) | 2022-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107852473B (zh) | 用于控制有源像素图像传感器的方法 | |
| US8772695B2 (en) | Image sensor arrangement | |
| CN108419033B (zh) | 基于拐点的hdr图像传感器像素结构及成像系统 | |
| JP4743839B2 (ja) | 撮像装置 | |
| US20080291310A1 (en) | Imager and system utilizing pixel with internal reset control and method of operating same | |
| CN102215351A (zh) | 固态成像装置，固态成像装置的驱动方法和电子设备 | |
| US9826185B2 (en) | High signal to noise ratio of image based on signals with different sensitivities | |
| US9794497B2 (en) | Solid-state imaging device controlling read-out of signals from pixels in first and second areas | |
| CN109040633B (zh) | 具有增益补偿的hdr图像传感器、读出电路及方法 | |
| CN108419032B (zh) | 支持多种曝光模式的hdr图像传感器像素结构及成像系统 | |
| US10785430B2 (en) | Solid-state imaging device and imaging apparatus | |
| KR20080095176A (ko) | 고체 촬상장치, 고체 촬상장치의 신호 처리 방법, 및촬상장치 | |
| JP2018011272A (ja) | 固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器 | |
| US10116892B1 (en) | Bitline boost for fast settling with current source of adjustable bias | |
| US10051216B2 (en) | Imaging apparatus and imaging method thereof using correlated double sampling | |
| KR20120122165A (ko) | 광역 동적범위를 가지는 이미지 센서, 그 화소 회로 및 구동 방법 | |
| CN112351229B (zh) | 像素存储电路、像素读出电路及其时序控制方法 | |
| CN114363537B (zh) | 像素结构和阵列、电路和方法、图像传感器、存储介质 | |
| CN112399106B (zh) | 一种基于半浮栅的4t像素结构 | |
| US10880500B2 (en) | Pixel apparatus and CMOS image sensor using the same | |
| CN111935427A (zh) | Cmos图像传感器、像素单元及其控制方法 | |
| CN111866414A (zh) | 高动态图像传感器像素结构及时序控制方法 | |
| US20240147063A1 (en) | Image sensor supporting af function and method of operating the same | |
| CN216057243U (zh) | 像素电路及cmos图像传感器 | |
| US20240187751A1 (en) | Pixel Circuit Having Dynamically Controlled Conversion Gain |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |