CN112351229B - 像素存储电路、像素读出电路及其时序控制方法 - Google Patents
像素存储电路、像素读出电路及其时序控制方法 Download PDFInfo
- Publication number
- CN112351229B CN112351229B CN202011228304.5A CN202011228304A CN112351229B CN 112351229 B CN112351229 B CN 112351229B CN 202011228304 A CN202011228304 A CN 202011228304A CN 112351229 B CN112351229 B CN 112351229B
- Authority
- CN
- China
- Prior art keywords
- control signal
- pixel
- signal
- reset
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
一种像素存储电路、像素读出电路及其时序控制方法,像素存储电路包括:光电二极管,其一端接地;传输开关管,其栅极接入传输控制信号,其源极耦接所述光电二极管的另一端;浮动扩散节点,其第一输入端耦接所述传输开关管的漏极;复位开关管,其栅极接入复位控制信号,其漏极接入电源电压,其源极耦接所述浮动扩散节点的第二输入端;像素信号存储模块,其输入端耦接所述浮动扩散节点的输出端,用以存储像素信号;复位信号存储模块,其输入端耦接所述像素信号存储模块的输出端,用以存储复位信号。本发明技术方案能够提升读取的像素信号质量。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种像素存储电路、像素读出电路及其时序控制方法。
背景技术
图像传感器所产生的图像质量,取决于图像信号的信号噪声比。SNR=20log 10(Vsignal/Vnoise),其中,Vsignal指信号输出电压,Vnoise指噪声输出电压。信号强度取决于光强、曝光时间、光电转化效率等;而噪声主要有两种类型:固形噪声和随机噪声。其中随机噪声包括散粒噪声,复位噪声等。
图像全局曝光指一帧图像里的所有像素,在某时刻同时开始曝光,在另一时刻同时结束曝光。广泛应用于互补金属氧化物半导体(Complementary Metal OxideSemiconductor,CMOS)。图像传感器中的曝光方式是逐行曝光(Rolling Shutter),由于各行曝光时间起始点不同,这种曝光方式存在运动图像的倾斜,扭曲等缺点。全局曝光可以消除逐行曝光的缺陷,并实现高帧率的图像输出。由于全局曝光像素阵列产生的信号还是要逐行读取,所以像素单元中必须要有信号存储节点(Storage Node)来暂存信号,使得在读取时每行的信号可以逐行分时读出到后端电路。
现有的全局曝光技术可参照专利文献US6566697。如图1所示,首先将复位信号RST置为高,并打开Anti-Blooming管对全阵列的光电二极管(Pinned Photodiode,PPD)进行复位;关闭Anti-Blooming管,此时全阵列的像素开始全局曝光;在全局曝光结束之前,将复位信号RST置为低,浮动扩散(Floating Diffusion,FD)节点准备接收传输MOS管TX传输来的PPD电荷。打开传输MOS管TX,PPD里曝光所得信号转移到FD点;行选择信号SEL打开,读取FD点信号Vsignal;复位信号RST置为高,复位FD点,关闭复位信号RST后再读取FD点复位信号Vrst。Vrst减去Vsignal即为输出信号。
但是,在现有技术的像素读取电路中,光电二级管曝光后产生的信号暂存在FD节点,在读取时,这个节点同样可能受到小部分光照,从而产生寄生光感效应(ParasiticLight Sensitivity)。这个不良效应会导致信号存储节点漏电,使得逐行读取时,后读取的行的像素信号失真。图1所示全局曝光像素使用FD点为信号暂存节点,这个节点通常是PN结,上面覆盖金属用来减小寄生光感效应。这个节点临近PPD,如果覆盖过金属面积过大,会遮盖到正常感光的PPD上,从而影响PPD的感光效果。此外,现有技术先读取Vsignal再读取Vrst,这两次不是相关的采样,因此相减并不能消除掉复位噪声。从而使得输出图像的噪声很大。
发明内容
本发明解决的技术问题是如何提升读取的像素信号质量。
为解决上述技术问题,本发明实施例提供一种像素存储电路,所述像素存储电路包括:光电二极管,其一端接地;传输开关管,其栅极接入传输控制信号,其源极耦接所述光电二极管的另一端;浮动扩散节点,其第一输入端耦接所述传输开关管的漏极;复位开关管,其栅极接入复位控制信号,其漏极接入电源电压,其源极耦接所述浮动扩散节点的第二输入端;像素信号存储模块,其输入端耦接所述浮动扩散节点的输出端,用以存储像素信号;复位信号存储模块,其输入端耦接所述像素信号存储模块的输出端,用以存储复位信号。
可选的,所述复位信号存储模块包括:第一MOS管,其栅极接入第一控制信号,其漏极耦接所述像素信号存储模块的输出端;复位信号存储电容,其一端耦接所述第一MOS管的源极,其另一端接地。
可选的,所述像素信号存储模块包括:第一源跟随器,其栅极耦接所述浮动扩散节点的输出端,其漏极接入所述电源电压;尾电流偏置管,其栅极接入尾电流控制信号,其漏极耦接所述第一源跟随器的源极,其源极接地;第二MOS管,其栅极接入第二控制信号,其漏极耦接所述第一源跟随器的源极;像素信号存储电容,其一端耦接所述第二MOS管的源极,其另一端接地;第三MOS管,其栅极接入第三控制信号,其漏极耦接所述第二MOS管的源极,其源极作为所述像素信号存储模块的输出端。
可选的,所述像素信号存储模块包括:第一源跟随器,其栅极耦接所述浮动扩散节点的输出端,其漏极接入所述电源电压;第四MOS管,其栅极接入第二控制信号,其漏极耦接所述第一源跟随器的源极;像素信号存储电容,其一端耦接所述第四MOS管的源极,其另一端接地;第五MOS管,其栅极接入第三控制信号,其漏极耦接所述第四MOS管的源极,其源极作为所述像素信号存储模块的输出端;尾电流偏置管,其栅极接入尾电流控制信号,其漏极耦接所述第五MOS管的源极,其源极接地。
可选的,所述像素信号存储模块包括:第一源跟随器,其栅极耦接所述浮动扩散节点的输出端,其漏极接入所述电源电压;第六MOS管,其栅极接入第二控制信号,其漏极耦接所述第一源跟随器的源极;尾电流偏置管,其栅极接入尾电流控制信号,其漏极耦接所述第六MOS管的源极,其源极接地;像素信号存储电容,其一端耦接所述第六MOS管的源极,其另一端接地;第七MOS管,其栅极接入第三控制信号,其漏极耦接所述第六MOS管的源极,其源极作为所述像素信号存储模块的输出端。
为解决上述技术问题,本发明实施例还公开了一种像素读出电路,像素读出电路包括:所述像素存储电路;行选择模块,用以逐行读取所述复位信号存储模块存储的复位信号以及所述像素信号存储模块存储的像素信号。
可选的,所述行选择模块包括:第二源跟随器,其栅极接入跟随控制信号,其漏极接入所述电源电压;行选择开关,其栅极接入行选择信号,其漏极耦接所述第二源跟随器的源极,其源极耦接位线。
本发明实施例还公开了一种基于所述像素存储电路的时序控制方法,所述时序控制方法包括:利用所述传输控制信号和所述复位控制信号分别控制所述传输开关管和所述复位开关管导通,以对所述光电二极管进行全局曝光;利用所述传输控制信号和所述复位控制信号分别控制所述传输开关管和所述复位开关管关断,并利用所述第一控制信号、所述第二控制信号、所述第三控制信号和所述尾电流控制信号分别控制所述第一MOS管、所述第二MOS管、所述第三MOS管和所述尾电流偏置管导通,以在全局曝光结束后启动信号存储;利用所述复位控制信号控制所述复位开关管导通,以清空所述浮动扩散节点;利用所述第一控制信号控制所述第一MOS管关断,以使复位信号存储至所述复位信号存储电容;利用所述传输控制信号控制所述传输开关管导通,以使所述像素信号从所述光电二极管传输至所述浮动扩散节点;利用所述第二控制信号和所述第三控制信号分别控制所述第二MOS管和所述第三MOS管关断,将所述像素信号存储至所述像素信号存储电容;利用尾电流控制信号Bias控制所述尾电流偏置管关断。
本发明实施例还公开了一种基于所述像素存储电路的时序控制方法,所述时序控制方法包括:利用所述传输控制信号和所述复位控制信号分别控制所述传输开关管和所述复位开关管导通,以对所述光电二极管进行全局曝光;利用所述传输控制信号和所述复位控制信号分别控制所述传输开关管和所述复位开关管关断,并利用所述第一控制信号、所述第二控制信号、所述第三控制信号和所述尾电流控制信号分别控制所述第一MOS管、所述第六MOS管、所述第七MOS管和所述尾电流偏置管导通,以在全局曝光结束后启动信号存储;利用所述复位控制信号控制所述复位开关管导通,以清空所述浮动扩散节点;利用所述第一控制信号控制所述第一MOS管关断,以使复位信号存储至所述复位信号存储电容;利用所述传输控制信号控制所述传输开关管导通,以使所述像素信号从所述光电二极管传输至所述浮动扩散节点;利用所述第二控制信号、所述第三控制信号和所述尾电流控制信号分别控制所述第六MOS管、所述第七MOS管和所述尾电流偏置管关断,将所述像素信号存储至所述像素信号存储电容。
本发明实施例还公开了一种基于所述像素读出电路的时序控制方法,所述时序控制方法包括:利用所述行选择信号控制所述行选择开关导通,以进入行读取状态;利用时序控制信号控制所述复位信号存储模块输出所述复位信号;利用时序控制信号控制所述像素信号存储模块输出所述像素信号。
本发明实施例还公开了一种图像传感器,包括所述像素存储电路,或者所述像素读出电路。
本发明实施例还公开了一种存储介质,其上存储有计算机程序,其上存储有计算机程序,所述计算机程序被处理器运行时执行所述时序控制方法的步骤。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
本发明技术方案中,通过设置像素信号存储模块存储像素信号以及复位信号存储模块存储复位信号,能够实现像素信号和复位信号的相关双采样,相较于现有技术中使用FD节点存储像素信号,降低了寄生光感效应;此外,本发明技术方案还能够实现在读取过程中,无信号衰减。提高了信号噪声比从而达到提高图像质量的目的。
进一步地,像素单元曝光之后,先读取复位信号,再读取像素信号(也即曝光信号),两次信号相减即可得本次像素曝光的输出信号,由于两次采样产生的复位噪声是相关的,两次信号相减即可消除复位噪声。本发明技术方案通过相关双采样,降低寄生光感效应,进一步提升了读取的图像质量。
附图说明
图1是现有技术一种像素读出电路的结构示意图;
图2是本发明实施例一种像素读出电路的结构示意图;
图3是本发明实施例一种素读出电路的具体结构示意图;
图4是本发明实施例一种时序控制信号的示意图;
图5是本发明实施例另一种素读出电路的具体结构示意图;
图6是本发明实施例又一种素读出电路的具体结构示意图;
图7是本发明实施例另一种时序控制信号的示意图。
具体实施方式
如背景技术中所述,但是,在现有技术的像素读取电路中,光电二级管曝光后产生的信号暂存在FD节点,在读取时,这个节点同样可能受到小部分光照,从而产生寄生光感效应(Parasitic Light Sensitivity)。这个不良效应会导致信号存储节点漏电,使得逐行读取时,后读取的行的像素信号失真。图1所示全局曝光像素使用FD点为信号暂存节点,这个节点通常是PN结,上面覆盖金属用来减小寄生光感效应。这个节点临近PPD,如果覆盖过金属面积过大,会遮盖到正常感光的PPD上,从而影响PPD的感光效果。此外,现有技术先读取Vsignal再读取Vrst,这两次不是相关的采样,因此相减并不能消除掉复位噪声。从而使得输出图像的噪声很大。
本发明技术方案中,通过设置像素信号存储模块存储像素信号以及复位信号存储模块存储复位信号,能够实现像素信号和复位信号的相关双采样,相较于现有技术中使用FD节点存储像素信号,降低了寄生光感效应;此外,本发明技术方案还能够实现在读取过程中,无信号衰减。提高了信号噪声比从而达到提高图像质量的目的。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2是本发明实施例一种像素读出电路的结构示意图。
具体请参照图2,像素读出电路可以包括像素存储电路和行选择模块。其中,行选择模块用以逐行读取所述复位信号存储模块存储的复位信号以及所述像素信号存储模块存储的像素信号。
具体而言,行选择模块可以包括第二源跟随器SF2,其栅极接入跟随控制信号,其漏极接入所述电源电压VDD;行选择开关M1,其栅极接入行选择信号SEL,其漏极耦接所述第二源跟随器SF2的源极,其源极耦接位线Bitline。
像素存储电路可以包括光电二极管PPD、传输开关管M2、浮动扩散节点FD、复位开关管M3、像素信号存储模块201和复位信号存储模块202。
其中,光电二极管PPD一端接地;传输开关管M2的栅极接入传输控制信号TX,传输开关管M2的源极耦接所述光电二极管PPD的另一端;浮动扩散节点FD的第一输入端耦接所述传输开关管M2的漏极;复位开关管M3的栅极接入复位控制信号RST,复位开关管M3的漏极接入电源电压VDD,复位开关管M3的源极耦接所述浮动扩散节点FD的第二输入端;像素信号存储模块201的输入端耦接所述浮动扩散节点FD的输出端,用以存储像素信号Vsig;复位信号存储模块202的输入端耦接所述像素信号存储模块201的输出端,用以存储复位信号Vrst。
本领域技术人员应当理解的是,浮动扩散节点FD可以是PN结,存在寄生电容。
相较于现有技术中使用FD节点存储像素信号,本发明实施例使用像素信号存储模块201和复位信号存储模块202分别存储像素信号Vsig和复位信号Vrst,避免了扩散节点FD所产生的寄生光感效应,从而避免了读取的像素信号失真,提高了读取信号质量。
在一个非限制性的实施例中,请参照图3,图3示出了像素读出电路的具体结构。
本实施例中,图2所示的复位信号存储模块202可以包括第一MOS管M4和复位信号存储电容Cr。
其中,第一MOS管M4的栅极接入第一控制信号SWR,其漏极耦接所述像素信号存储模块的输出端(也即第三MOS管M7的源极);复位信号存储电容Cr的一端耦接所述第一MOS管M4的源极,其另一端接地。
本实施例中,图2所示的像素信号存储模块201可以包括第一源跟随器SF1、尾电流偏置管M5、第二MOS管M6、像素信号存储电容Cs和第三MOS管M7。
其中,第一源跟随器SF1的栅极耦接所述浮动扩散节点FD的输出端,第一源跟随器SF1的漏极接入所述电源电压VDD;尾电流偏置管M5的栅极接入尾电流控制信号Bias,尾电流偏置管M5的漏极耦接所述第一源跟随器SF1的源极,尾电流偏置管M5的源极接地;第二MOS管M6的栅极接入第二控制信号SW1,第二MOS管M6的漏极耦接所述第一源跟随器SF1的源极;像素信号存储电容Cs的一端耦接所述第二MOS管M6的源极,像素信号存储电容Cs的另一端接地;第三MOS管M7的栅极接入第三控制信号SWS,第三MOS管M7的漏极耦接所述第二MOS管M6的源极,第三MOS管M7的源极作为所述像素信号存储模块的输出端。
具体实施中,尾电流偏置管M5能够为第一源跟随器SF1提供偏置电流,保证第一源跟随器SF1的正常工作。第一源跟随器SF1的栅极电压和源极电压一致。
本实施例中,可以通过控制第一MOS管M4、尾电流偏置管M5、第二MOS管M6和第三MOS管M7的通断来控制将复位信号Vrst存储至复位信号存储电容Cr。通过控制第二MOS管M6和第三MOS管M7的通断来控制将像素信号Vsig存储至像素信号存储电容Cs。
进一步而言,可以结合图3和图4来说明像素存储电路的时序控制流程。
首先,利用所述传输控制信号TX和所述复位控制信号RST分别控制所述传输开关管M2和所述复位开关管M3导通,以对所述光电二极管PPD进行全局曝光;
利用所述传输控制信号TX和所述复位控制信号RST分别控制所述传输开关管M2和所述复位开关管M3关断,全局曝光结束。
在T1时刻利用所述第一控制信号SWR、所述第二控制信号SW1、所述第三控制信号SWS和所述尾电流控制信号Bias分别控制所述第一MOS管M4、所述第二MOS管M6、所述第三MOS管M7和所述尾电流偏置管M5导通,以在全局曝光结束后启动信号存储,也即进入图4所示的全局操作阶段;
在T2时刻,利用所述复位控制信号RST控制所述复位开关管M3导通,并在T3时刻利用所述复位控制信号RST控制所述复位开关管M3关断,以清空所述浮动扩散节点FD;
在T4时刻,利用所述第一控制信号SWR控制所述第一MOS管M4关断,以使复位信号Vrst存储至所述复位信号Vrst存储电容Cr;
在T5时刻利用所述传输控制信号Tx控制所述传输开关管M2导通,以使所述像素信号Vsig从所述光电二极管PPD传输至所述浮动扩散节点FD;并在T6时刻利用所述传输控制信号Tx控制所述传输开关管M2关断;
在T7时刻利用所述第二控制信号SW1和所述第三控制信号SWS分别控制所述第二MOS管M6和所述第三MOS管M7关断,将所述像素信号Vsig存储至所述像素信号存储电容Cs。并在T8时刻利用尾电流控制信号Bias控制所述尾电流偏置管M5关断。
至此,像素信号和复位信号的存储过程已完成。
本发明实施例通过控制所述传输开关管M2和所述复位开关管M3导通来复位光电二极管PPD,可以无需专门设置现有技术中的Anti-Blooming管来对PPD进行复位,降低电路复杂度。
在需要对信号进行读出时,在T10时刻利用行选择信号SEL控制行选择开关M1导通,以进入行读取状态。在此之前,也即在T9时刻,可以通过复位控制信号RST控制所述复位开关管M3导通。
在T11时刻,利用所述第一控制信号SWR控制所述第一MOS管M4导通,复位信号Vrst通过第一MOS管M4和第二源跟随器SF2传输到位线,在T12时刻利用所述第一控制信号SWR控制所述第一MOS管M4关断,后端电路采样到复位信号Vrst。
在T13时刻,利用所述第三控制信号SWS控制所述第三MOS管M7导通,像素信号通过第三MOS管M7和第二源跟随器SF2传输到位线,在T14时刻,利用所述第三控制信号SWS控制所述第三MOS管M7关断,后端电路采样到像素信号Vrst。
至此,后端电路通过减法操作(也即Vrst-Vsig)实现相关双采样,得到最终像素信号。
本发明实施例先采样复位信号,再采样像素信号,两次采样操作是相关操作,通过后端电路的减法操作能够消除复位噪声。此外,本发明实施例将复位信号Vrst存储至所述复位信号Vrst存储电容Cr,将所述像素信号Vsig存储至所述像素信号存储电容Cs,相对于现有技术中将像素信号存储至FD节点,电容值更大,存储过程中产生的复位噪声更小,进一步保证像素读取的质量。
在本发明另一个非限制性的实施例中,请参照图5,图5示出了另一种结构的像素存储电路。
与图3所示实施例不同的是,本发明实施例的尾电流偏置管M5的漏极耦接的是第五MOS管M7的源极。其他元件的连接关系与图3所示实施例一致。
其中,第一源跟随器SF1的栅极耦接所述浮动扩散节点FD的输出端,第一源跟随器SF1的漏极接入所述电源电压;第四MOS管M6的栅极接入第二控制信号SW1,第四MOS管M6的漏极耦接所述第一源跟随器SF1的源极;像素信号存储电容Cs的一端耦接所述第四MOS管M6的源极,像素信号存储电容Cs的另一端接地;第五MOS管M7的栅极接入第三控制信号SWS,第五MOS管M7的漏极耦接所述第四MOS管M6的源极,第五MOS管M7的源极作为所述像素信号存储模块的输出端。
图5所示像素读出电路的时序控制信号可参照图4,时序控制流程可参照前述实施例,此处不再赘述。
在本发明又一个非限制性的实施例中,请参照图6,图6示出了又一种结构的像素存储电路。
与图3和图5所示实施例不同的是,尾电流偏置管M5的漏极耦接所述第六MOS管M6的源极。其他元件的连接关系与图3和图5所示实施例一致。
其中,第一源跟随器SF1的栅极耦接所述浮动扩散节点FD的输出端,第一源跟随器SF1的漏极接入所述电源电压;第六MOS管M6的栅极接入第二控制信号SW1,第六MOS管M6的漏极耦接所述第一源跟随器SF1的源极;像素信号存储电容Cs的一端耦接所述第六MOS管M6的源极,像素信号存储电容Cs的另一端接地;第七MOS管M7的栅极接入第三控制信号SWS,第七MOS管M7的漏极耦接所述第六MOS管M6的源极,第七MOS管M7的源极作为所述像素信号存储模块的输出端。
图6所示像素读出电路的时序控制信号可参照图7,进一步而言,可以结合图6和图7来说明像素存储电路的时序控制流程。
首先,利用所述传输控制信号TX和所述复位控制信号RST分别控制所述传输开关管M2和所述复位开关管M3导通,以对所述光电二极管PPD进行全局曝光;
利用所述传输控制信号TX和所述复位控制信号RST分别控制所述传输开关管M2和所述复位开关管M3关断,全局曝光结束。
在T1时刻利用所述第一控制信号SWR、所述第二控制信号SW1、所述第三控制信号SWS和所述尾电流控制信号Bias分别控制所述第一MOS管M4、所述第六MOS管M6、所述第七MOS管M7和所述尾电流偏置管M5导通,以在全局曝光结束后启动信号存储,也即进入图7所示的全局操作阶段;
在T2时刻,利用所述复位控制信号RST控制所述复位开关管M3导通,并在T3时刻利用所述复位控制信号RST控制所述复位开关管M3关断,以清空所述浮动扩散节点FD;
在T4时刻,利用所述第一控制信号SWR控制所述第一MOS管M4关断,以使复位信号Vrst存储至所述复位信号Vrst存储电容Cr;
在T5时刻利用所述传输控制信号Tx控制所述传输开关管M2导通,以使所述像素信号Vsig从所述光电二极管PPD传输至所述浮动扩散节点FD;并在T6时刻利用所述传输控制信号Tx控制所述传输开关管M2关断,停止将像素信号Vsig从所述光电二极管PPD传输至所述浮动扩散节点FD;
在T7时刻利用所述第二控制信号SW1、所述第三控制信号SWS和尾电流控制信号Bias分别控制所述第六MOS管M6、所述第七MOS管M7和所述尾电流偏置管M5关断,以将所述像素信号Vsig存储至所述像素信号存储电容Cs。
至此,像素信号和复位信号的存储过程已完成。
与前述时序控制流程不同的是,本发明实施例中第六MOS管M6、所述第七MOS管M7和所述尾电流偏置管M5是同时关断的。控制时序的不同是由于尾电流偏置管M5的连接关系不同导致的。
在需要对信号进行读出时,在T10时刻利用行选择信号SEL控制行选择开关M1导通,以进入行读取状态。在此之前,也即在T9时刻,可以通过复位控制信号RST控制所述复位开关管M3导通。
在T11时刻,利用所述第一控制信号SWR控制所述第一MOS管M4导通,复位信号Vrst通过第一MOS管M4和第二源跟随器SF2传输到位线,在T12时刻利用所述第一控制信号SWR控制所述第一MOS管M4关断,后端电路采样到复位信号Vrst。
在T13时刻,利用所述第三控制信号SWS控制所述第七MOS管M7导通,像素信号通过第七MOS管M7和第二源跟随器SF2传输到位线,在T14时刻,利用所述第三控制信号SWS控制所述第七MOS管M7关断,后端电路采样到像素信号Vrst。
至此,后端电路通过减法操作(也即Vrst-Vsig)实现相关双采样,得到最终像素信号。
本发明实施例还公开了一种存储介质,所述存储介质为计算机可读存储介质,其上存储有计算机程序,所述计算机程序运行时可以执行所示时序控制方法的步骤。所述存储介质可以包括ROM、RAM、磁盘或光盘等。所述存储介质还可以包括非挥发性存储器(non-volatile)或者非瞬态(non-transitory)存储器等。
本发明实施例还公开了一种图像传感器,所述图像传感器可以包括像素存储电路或者所述像素读出电路。所述图像传感器可以设置于各种适当的终端设备中,例如于手机、计算机、平板电脑等终端设备,但不限于此。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (8)
1.一种像素存储电路,其特征在于,包括:
光电二极管,其一端接地;
传输开关管,其栅极接入传输控制信号,其源极耦接所述光电二极管的另一端;
浮动扩散节点,其第一输入端耦接所述传输开关管的漏极;
复位开关管,其栅极接入复位控制信号,其漏极接入电源电压,其源极耦接所述浮动扩散节点的第二输入端;
像素信号存储模块,其输入端耦接所述浮动扩散节点的输出端,用以存储像素信号;
复位信号存储模块,其输入端耦接所述像素信号存储模块的输出端,用以存储复位信号,所述复位信号存储模块包括:第一MOS管,其栅极接入第一控制信号,其漏极耦接所述像素信号存储模块的输出端;复位信号存储电容,其一端耦接所述第一MOS管的源极,其另一端接地;
所述像素信号存储模块包括:第一源跟随器,其栅极耦接所述浮动扩散节点的输出端,其漏极接入所述电源电压;尾电流偏置管,其栅极接入尾电流控制信号,其源极接地;像素信号存储电容,其一端接地;
所述像素信号存储模块还包括:第二MOS管,其栅极接入第二控制信号,其漏极耦接所述第一源跟随器的源极;第三MOS管,其栅极接入第三控制信号,其漏极耦接所述第二MOS管的源极,其源极作为所述像素信号存储模块的输出端,所述尾电流偏置管的漏极耦接所述第一源跟随器的源极,所述像素信号存储电容的另一端耦接所述第二MOS管的源极;
或者,所述像素信号存储模块还包括:第四MOS管,其栅极接入第二控制信号,其漏极耦接所述第一源跟随器的源极;第五MOS管,其栅极接入第三控制信号,其漏极耦接所述第四MOS管的源极,其源极作为所述像素信号存储模块的输出端;所述尾电流偏置管的漏极耦接所述第五MOS管的源极;所述像素信号存储电容的另一端耦接所述第四MOS管的源极;
或者,所述像素信号存储模块还包括:第六MOS管,其栅极接入第二控制信号,其漏极耦接所述第一源跟随器的源极;第七MOS管,其栅极接入第三控制信号,其漏极耦接所述第六MOS管的源极,其源极作为所述像素信号存储模块的输出端;所述尾电流偏置管的漏极耦接所述第六MOS管的源极,所述像素信号存储电容的另一端耦接所述第六MOS管的源极。
2.一种像素读出电路,其特征在于,包括:
权利要求1所述的像素存储电路;
行选择模块,用以逐行读取所述复位信号存储模块存储的复位信号以及所述像素信号存储模块存储的像素信号。
3.根据权利要求2所述的像素读出电路,其特征在于,所述行选择模块包括:
第二源跟随器,其栅极接入跟随控制信号,其漏极接入所述电源电压;
行选择开关,其栅极接入行选择信号,其漏极耦接所述第二源跟随器的源极,其源极耦接位线。
4.一种基于权利要求1所述像素存储电路的时序控制方法,其特征在于,包括:
利用所述传输控制信号和所述复位控制信号分别控制所述传输开关管和所述复位开关管导通,以对所述光电二极管进行全局曝光;
利用所述传输控制信号和所述复位控制信号分别控制所述传输开关管和所述复位开关管关断,并利用所述第一控制信号、所述第二控制信号、所述第三控制信号和所述尾电流控制信号分别控制所述第一MOS管、所述第二MOS管、所述第三MOS管和所述尾电流偏置管导通,以在全局曝光结束后启动信号存储;
利用所述复位控制信号控制所述复位开关管导通,以清空所述浮动扩散节点;
利用所述第一控制信号控制所述第一MOS管关断,以使复位信号存储至所述复位信号存储电容;
利用所述传输控制信号控制所述传输开关管导通,以使所述像素信号从所述光电二极管传输至所述浮动扩散节点;
利用所述第二控制信号和所述第三控制信号分别控制所述第二MOS管和所述第三MOS管关断,将所述像素信号存储至所述像素信号存储电容;
利用尾电流控制信号Bias控制所述尾电流偏置管关断。
5.一种基于权利要求1所述像素存储电路的时序控制方法,其特征在于,包括:
利用所述传输控制信号和所述复位控制信号分别控制所述传输开关管和所述复位开关管导通,以对所述光电二极管进行全局曝光;
利用所述传输控制信号和所述复位控制信号分别控制所述传输开关管和所述复位开关管关断,并利用所述第一控制信号、所述第二控制信号、所述第三控制信号和所述尾电流控制信号分别控制所述第一MOS管、所述第六MOS管、所述第七MOS管和所述尾电流偏置管导通,以在全局曝光结束后启动信号存储;
利用所述复位控制信号控制所述复位开关管导通,以清空所述浮动扩散节点;
利用所述第一控制信号控制所述第一MOS管关断,以使复位信号存储至所述复位信号存储电容;
利用所述传输控制信号控制所述传输开关管导通,以使所述像素信号从所述光电二极管传输至所述浮动扩散节点;
利用所述第二控制信号、所述第三控制信号和所述尾电流控制信号分别控制所述第六MOS管、所述第七MOS管和所述尾电流偏置管关断,将所述像素信号存储至所述像素信号存储电容。
6.一种基于权利要求3所述像素读出电路的时序控制方法,其特征在于,包括:
利用所述行选择信号控制所述行选择开关导通,以进入行读取状态;
利用时序控制信号控制所述复位信号存储模块输出所述复位信号;
利用时序控制信号控制所述像素信号存储模块输出所述像素信号。
7.一种图像传感器,其特征在于,包括权利要求1所述的像素存储电路,或者权利要求2或3所述的像素读出电路。
8.一种存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器运行时执行权利要求4至6中任一项所述时序控制方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011228304.5A CN112351229B (zh) | 2020-11-06 | 2020-11-06 | 像素存储电路、像素读出电路及其时序控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011228304.5A CN112351229B (zh) | 2020-11-06 | 2020-11-06 | 像素存储电路、像素读出电路及其时序控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112351229A CN112351229A (zh) | 2021-02-09 |
CN112351229B true CN112351229B (zh) | 2023-04-07 |
Family
ID=74429615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011228304.5A Active CN112351229B (zh) | 2020-11-06 | 2020-11-06 | 像素存储电路、像素读出电路及其时序控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112351229B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114363537B (zh) * | 2022-01-12 | 2024-04-26 | 锐芯微电子股份有限公司 | 像素结构和阵列、电路和方法、图像传感器、存储介质 |
CN116367007B (zh) * | 2023-06-01 | 2023-08-15 | 苏州洞悉科技有限公司 | 一种像素结构 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103259985B (zh) * | 2013-05-17 | 2016-08-17 | 昆山锐芯微电子有限公司 | Cmos图像传感器、像素单元及其控制方法 |
TW202005357A (zh) * | 2018-05-25 | 2020-01-16 | 原相科技股份有限公司 | 改善像素感測效率的電路 |
CN110611782B (zh) * | 2019-10-28 | 2024-06-18 | 思特威(上海)电子科技股份有限公司 | 全局曝光图像传感器 |
CN111416953B (zh) * | 2020-02-25 | 2022-12-09 | 深圳市南北微电子技术有限公司 | 全局快门图像传感器像素结构及其信号采样读取方法 |
-
2020
- 2020-11-06 CN CN202011228304.5A patent/CN112351229B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112351229A (zh) | 2021-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109390362B (zh) | 用于低暗电流浮动扩散区的设备及方法 | |
TWI424742B (zh) | 用於像素單元之高動態運作之方法及裝置 | |
TWI573460B (zh) | 針對雙轉換增益大動態範圍感測器的補償 | |
CN105681690B (zh) | 双转移栅高动态范围图像传感器像素的全局快门控制方法 | |
CN110611782B (zh) | 全局曝光图像传感器 | |
JP2011166726A (ja) | Cmosイメージセンサー | |
CN112004037B (zh) | 图像传感器像素结构 | |
CN112351229B (zh) | 像素存储电路、像素读出电路及其时序控制方法 | |
US20150062364A1 (en) | Imaging Systems and Methods for Image Signal Gain Adjustment | |
CN109040633B (zh) | 具有增益补偿的hdr图像传感器、读出电路及方法 | |
CN102523392B (zh) | 一种提高图像传感器动态范围的电路及其控制方法 | |
CN109151293B (zh) | 具有增益补偿的hdr图像传感器、读出电路及方法 | |
US10051216B2 (en) | Imaging apparatus and imaging method thereof using correlated double sampling | |
CN111757026A (zh) | 图像传感器像素结构 | |
JP2006217548A (ja) | 固体撮像装置 | |
CN111491119A (zh) | 一种支持全局曝光和卷帘曝光的像元结构 | |
CN111741244B (zh) | 图像传感器像素结构 | |
JP2015095874A (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
CN210958544U (zh) | 全局曝光图像传感器 | |
JP2006217421A (ja) | 固体撮像装置 | |
US9386242B2 (en) | Imaging device and method having a control circuit to shift charges of the photodiode of each pixel simultaneously to a first storage node or a second storage node for capturing a moving object without distortion and achieving a wide dynamic range | |
CN112004038B (zh) | 图像传感器像素结构 | |
CN111935427B (zh) | Cmos图像传感器、像素单元及其控制方法 | |
JP2008042347A (ja) | 撮像素子及びその制御方法、及び撮像装置 | |
CN114363537B (zh) | 像素结构和阵列、电路和方法、图像传感器、存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |